JP2006101022A

JP2006101022A - デジタルアンプ

Info

Publication number: JP2006101022A
Application number: JP2004282567A
Authority: JP
Inventors: Sukenori Takahashi; 佑規高橋
Original assignee: Denon Ltd
Current assignee: Denon Ltd
Priority date: 2004-09-28
Filing date: 2004-09-28
Publication date: 2006-04-13

Abstract

【課題】
デジタルアンプにおいてパルス波形の歪みによるオーディオ特性の悪化を簡易な構成で最小限に抑制する。
【解決手段】
入力オーディオ信号をＰＷＭ信号に変換するＰＷＭ変換器１１と、ＰＷＭ変換器の出力パルスの幅を調整するパルス幅調整回路１２と、パルス幅調整回路の出力を増幅する増幅段１４と、増幅段の出力を平滑してスピーカを駆動するローパスフィルタ１５とを備え、前記パルス幅調整回路１２は、ローパスフィルタ出力に基づいてパルス幅を負帰還制御する。
【選択図】図１

Description

本発明は、デジタルアンプに係り、特にスピーカ等の負荷を駆動するデジタルアンプに関する。

音響機器に用いられるパワーアンプは、出力増幅段にバイポーラトランジスタあるいはＭＯＳＦＥＴ(Metal-Oxide Semiconductor Field Efect Transistor)のような能動型の非線型素子を出力電流制御素子として用い、直流電源から与えられる直流電圧に基づいて入力信号に相似な増幅された波形を負荷であるスピーカに供給する。このとき、直流電源電圧と出力電流制御素子の出力電圧との差分及びスピーカ駆動電流とにより決定される電力が出力電流制御素子において発熱として消費される。

この消費電力を減少させるため、デジタルアンプにおいては入力信号をＰＷＭ(Pules Width Modulation)により１ビットのパルス信号に変換し、この１ビットパルス信号を入力として電力増幅を非線型素子の飽和領域で行う。即ち、非線形素子をスイッチング素子として使用し、更にスイッチング素子の出力をローパスフィルタにより平滑して入力信号に相似な波形を取り出す。この場合、理想的には直流電源電圧とスイッチング素子の出力電圧の差分は０であり、消費電力を低減することができる。

デジタルアンプにおける前記スイッチング素子としては、スイッチング速度が速いＭＯＳＦＥＴが使われることが多く、電力増幅量（出力音量）の制御は直流電源電圧もしくはＰＷＭ信号のデューティ比を制御することにより行うことができる。

図７は、従来のデジタルアンプの構成を示す図である。入力信号には光ディスクの記録再生に用いるＰＣＭ(Pulse Code Modulation)信号等のデジタル信号を入力とし、ＰＷＭ変換器７１によるデジタル信号処理によりＰＷＭ信号に変換する。ＰＷＭ変換器７１により生成したＰＷＭ信号はドライバ７２、電力増幅段７３により電力増幅する。電力増幅したＰＷＭ信号をローパスフィルタ７４により平滑し、スピーカ７５にオーディオ信号として供給する。

デジタルアンプはＰＣＭ信号等のデジタル信号をデジタル信号処理により直接ＰＷＭ信号に変換するため、外部からのノイズに対して強いというメリットがある。しかし、電力増幅段で発生するパルス波形の歪みによりオーディオ特性は悪化する。これらの課題に対する技術としては、ＭＯＳＦＥＴの応答遅れ時間に対する重みデータをＰＷＭ変換器に付加して電力増幅段で発生するパルス波形の歪みによるオーディオ特性の悪化を抑える技術（例えば特許文献１参照）が知られている。また、負荷を駆動する直前のＰＷＭ信号とＰＷＭ変換直後のパルス幅信号の幅を比較しデューティ比を補正する技術（例えば特許文献２参照）が知られている。
特開平０７−０１５２４８号公報特開平０６−１５２２６９号公報

一般に、ＭＯＳＦＥＴはバイポーラトランジスタのような電荷の蓄積効果が無いことから高速なスイッチングが可能である。また、入力抵抗が高いため、ゲート電流はほとんど流れないが、入力容量（ゲートソース間容量）が大きいため、瞬間的に高い値のゲート電流を必要とする。このため、オフ状態からオン状態、またはオン状態からオフ状態に遷移する際に入力容量に対する充放電時間が必要となる。この入力容量に対する充放電時間は、スイッチング遅延としてそのまま電力増幅段の出力に現れることになる。

また、電力増幅段を実装する際のＭＯＳＦＥＴのリード及び配線インダクタンス成分、及びＭＯＳＦＥＴ端子間の容量成分（ソースドレイン間容量）は無視できない。すなわち、これらの成分は、デジタルアンプにおいて必要とされる高速スイッチング回路における歪みの原因となる。

例えば、ＭＯＳＦＥＴがオン状態からオフ状態、あるいはオフ状態からオン状態に遷移する際、前記インダクタンス成分において起こる逆起電力、及びＭＯＳＦＥＴ端子間の容量成分の充放電は、サージ電圧あるいはリンギングを発生させる原因となる。これらのサージ電圧あるいはリンギングはスイッチングパルスの歪みとしてそのまま電力増幅段の出力に現れることになる。

デジタルアンプの電力増幅段において、パルス波形の歪みは、直接オーディオ特性における全高調波歪み率、及びＳ／Ｎ比に影響を与えるため最小限に抑えなければならない。

デジタルアンプにおいて、特許文献１に示すように電力増幅段で発生するスイッチングの遅延を、ＰＷＭ(Pulse Width Modulation)信号生成部でデジタル信号処理により先読み補正し、あるいはＤ／Ａコンバータを用いてフィードバック補正する場合には、高い分解能が要求され、また、大きなリソースを必要とするため現実的ではない。例えば、ＰＷＭ信号のキャリア周波数３８４ｋＨｚ、ＰＷＭ変調の分解能を８ｂｉｔとした場合（１／３８４ｋＨｚ／２^８＝）約１０ｎＳ単位の補正しかできない。

また、特許文献２に示すように負荷を駆動する直前のＰＷＭ信号とＰＷＭ変換直後のパルス幅信号の幅を比較しデューティ比をデジタル信号処理で補正する場合、１ｎＳのパルス補正をするためには、ＰＷＭ信号とＰＷＭ変換直後のパルス幅信号の幅の比較に対し１ＧＨｚのクロック信号が必要であり、実装が難しく、コストの面でも不利である。

さらに、デジタルアンプにおいては、オーディオ信号の振幅及び周波数の変化に伴いＰＷＭ信号のパルス幅及び出力負荷に供給する電流は連続的に変化する。電力増幅段で発生するスイッチング遅延も連続的に変化するためＭＯＳＦＥＴに対して一定の補正値を付加することでオーディオ特性の悪化を抑えることは困難である。

本発明はこれらの課題に鑑みてなされたもので、デジタルアンプにおいてパルス波形の歪みによるオーディオ特性の悪化を簡易な構成で最小限に抑制することのできるデジタルアンプを提供するものである。

本発明は上記課題を解決するため、次のような手段を採用した。

入力オーディオ信号をＰＷＭ信号に変換するＰＷＭ変換器と、前記ＰＷＭ変換器の出力パルスの幅を調整するパルス幅調整回路と、前記パルス幅調整回路の出力を増幅する増幅段と、前記増幅段の出力を平滑してスピーカを駆動するローパスフィルタとを備え、前記パルス幅調整回路は、前記ローパスフィルタの出力に基づいてパルス幅を負帰還制御する。

本発明は、以上の構成を備えるため、デジタルアンプにおいてパルス波形の歪みにおるオーディオ特性の悪化を簡易な構成で最小限に抑制することができる。

以下、最良の実施形態を添付図面を参照しながら説明する。図１は、本発明の実施形態にかかるデジタルアンプを説明する図である。図１において、１１はＣＤ等の光ディスクを再生して得られたＰＣＭ（Pulse Code Modulation）信号をＰＷＭ信号に変換するＰＷＭ変換器、１２は出力レベルに応じてＰＷＭ信号のパルスの幅を調整するパルス幅調整回路、１３は電力増幅段１４を駆動するためのドライバ、１４はＦＥＴ等のスイッチング素子で構成された電力増幅段、１５はローパスフィルタ、１６はスピーカ、１７は減衰器である。

例えば光ディスク再生装置で再生されたオーディオ信号であるＰＣＭ信号はＰＷＭ変換器１１において振幅に応じたデューティ比を有する１ビットのＰＷＭ信号に変換される。

パルス幅調整回路１２は、スピーカ１６へ出力するオーディオ信号のレベルに合わせてＰＷＭ変換器１１が生成したＰＷＭ信号のパルスの幅を調整する。出力レベルに合わせてパルス幅が調整されたＰＷＭ信号はドライバ１３を介して電力増幅段１４を駆動する。電力増幅段１４により電力増幅されたＰＷＭ信号はローパスフィルタ１５を介してオーディオ信号に変換されスピーカ１６に供給される。減衰器１７は、ローパスフィルタ１５から出力されたオーディオ信号をパルス幅調整回路１２へフィードバックできるように、オーディオ信号の電圧を数ボルトまで減衰する。

図２は、電力増幅段を説明する図である。図においてＶＤＤ，−ＶＤＤは直流電源、２１，２２は直流電源ＶＤＤ及び−ＶＤＤ間に直列に接続されたＦＥＴであり、それぞれハイサイドスイッチング素子、ローサイドスイッチング素子を構成する。電力増幅段１４に供給する駆動信号であるＰＷＭ信号はＰＷＭ変換器１１において生成し、パルス幅調整回路１２においてパルス幅を調整した後、電力増幅段１４を構成する２つのＦＥＴ２１、２２を独立に駆動する。この時、ハイサイドスイッチング素子２１、ローサイドスイッチング素子２２は交互にオンオフする。インバータ２３は、ハイサイドスイッチング素子２１、ローサイドスイッチング素子２２に対する双対の入力信号（ハイ及びロー）をＰＷＭ信号から生成するためのものである。

図３は、電力増幅段の動作を説明する図である。図３（ａ）に示すようにハイサイドスイッチング素子２１がオン状態の時、ローサイドスイッチング素子２２はオフ状態であり、出力端子ＯＵＴは直流電源電圧ＶＤＤとなる。このときの流れる電流はＩａである。その後、図３（ｂ）に示すようにハイサイドスイッチング素子２１がオフ状態、ローサイドスイッチング素子２２がオン状態に遷移すると、出力端子ＯＵＴは直流電源電圧−ＶＤＤとなる。このとき流れる電流はＩｂである。

これらの一連のスイッチング動作を繰り返すことによりＰＷＭ変換器が生成したＰＷＭ信号を電力増幅することができる。

図４は、出力レベルに応じてＰＷＭ信号のパルスを制御するパルス幅調整回路を説明する図であり、図４（ａ）パルス幅調整回路１２を示し、図４（ｂ）はその動作波形を示す図である。

図４（ａ）に示すように、減衰器１７により減衰されたオーディオ信号（フィードバック信号）はＦＥＴ４１のゲートに供給される。ＦＥＴ４１のドレイン・ソース間抵抗はこのフィードバック信号により制御される。

図４（ｂ）に示すように、ＰＷＭ変換器１１からの入力Ｖ１は、ＦＥＴ４１のドレイン・ソース間抵抗とコンデンサ４２とにより構成される時定数回路により遅延されて入力Ｖ２となる。オア回路４３は入力Ｖ１及び入力Ｖ２の論理和をとり、これを出力Ｖ３としてドライバ１３に供給する。

図５は、ＦＥＴ４１のドレイン・ソース間抵抗とコンデンサ４２とにより構成される時定数回路の特性を説明する図である。図において、横軸はフィードバック信号を示し、縦軸は時定数を示す。図に示すように、フィードバック量が大きく、ＦＥＴ４１のドレイン・ソース間抵抗が小さいとき、コンデンサ４２との時定数τ＝Ｒｄｓ×Ｃ（Ｒｄｓ：ＦＥＴのドレイン・ソース間抵抗、Ｃ：コンデンサの容量）が小さくなる。

このため、フィードバック量が大きい場合には、入力Ｖ１に対する入力Ｖ２の遅延が小さくなる。この結果入力Ｖ１のデューティ比に対する入力Ｖ２のデューティ比の増加分ｔｃが小さくなる。

図６は、スピーカ入力とパルス幅調整回路出力との関係を説明する図であり、図６（ａ）はスピーカ出力が負の場合、図６（ｂ）はスピーカ出力が零の場合、図６（ｃ）はスピーカ出力が正の場合を示す。図において、ｔａ，ｔｂ，ｔｃは、それぞれパルス幅調整回路におけるデューティ比の増加分であり、デューティ比の増加分ｔｂはｔａ、ｔｃ間の中間であり、図６（ｂ）のときパルス幅調整回路１２から出力されるＰＷＭ信号のデューティ比は５０％となる。

ローパスフィルタ１５から出力されるオーディオ信号の出力レベルが小さいとき、ＦＥＴ４１のゲートレベルは低くなり、ＦＥＴ４１のドレイン・ソース間抵抗は大きくなる。このとき、前述のように時定数τ＝Ｒｄｓ×Ｃが大きくなり、ＰＷＭ変換器１１からＦＥＴ４１を介してオア回路４３の入力に入力されるＰＷＭ信号Ｖ２の立ち上がり、立ち下がりの遅延が大きくなる。このため、オア回路４３は、図６（ａ）のようにデューティ比の増加分ｔａが最大となるＰＷＭ信号を出力する。

一方、ローパスタイル１５から出力されるオーディオ信号の出力レベルが大きいとき、ＦＥＴ４１のゲートレベルは高くなり、ＦＥＴ４１のドレイン・ソース間抵抗は小さくなる。このとき、時定数τ＝Ｒｄｓ×Ｃは小さくなり、ＰＷＭ変換器１１からＦＥＴ４１を介してオア回路４３に入力されるＰＷＭ信号Ｖ２の立ち上がり、立ち下がりの遅延が小さくなる。このため、オア回路４３は、図６（ｃ）のようにデューティ比の増加分ｔｃが最小となるＰＷＭ信号を出力する。

このため、外乱等により、ＰＷＭ信号の立ち上がり、あるいは立ち下がり遅延が発生し、ＰＷＭ信号のデューティ比が急に増加したり、減少した場合において波形の歪みを抑えることができる。

例えば、電力増幅段１４の出力においてＰＷＭ信号の立ち下がり遅延が生じた時、ＰＷＭ信号におけるデューティ比が大きくなるため、オーディオ信号の出力レベルは想定値より大きくなる。しかし、出力レベルが大きくなるとパルス幅調整回路１２の時定数τが小さくなり、これによりＰＷＭ信号のデューティ比の増加分を小さくするのでＰＷＭ信号の立ち上がり遅延による歪みを抑制することができる。

一方、電力増幅段１４の出力においてＰＷＭ信号の立ち上がり遅延が生じたとき、ＰＷＭ信号におけるデューティ比が小さくなるため、オーディオ信号の出力レベルは想定値より小さくなる。しかし、出力レベルが小さくなると、パルス幅調整回路１２の時定数τが大きくなり、これにより、ＰＷＭ信号のデューティ比の増加分を大きくするので、ＰＷＭ信号の立ち下がり遅延による歪みを抑制することができる。

これによりＰＷＭ信号の立ち上がり遅延、立ち下がり遅延により発生した歪みによるオーディオ特性（高周波歪み率，Ｓ／Ｎ比）の悪化を抑えることができる。また、スイッチング素子で発生したノイズ、直流電源の電圧変動により発生したノイズによるオーディオ特性の悪化も抑えることができる。

以上説明したように、本実施形態によれば、フィードバックするアナログオーディオ信号をデジタル信号に変換する処理を行うことなくパルス幅調整回路１２にフィードバックし、このフィードバックされたアナログオーディオ信号を用いてＰＷＭ変換器から出力されたＰＷＭ信号のパルス幅を連続的に調整している。これにより、スイッチング素子の遅延による歪みを複雑かつ高速なデジタル回路を用いることなく抑制することができ、高周波歪み率の悪化を抑制することができる。また、ローパスフィルタから出力されるアナログオーディオ信号をフィードバックするため、アナログオーディオ信号上に現れるスイッチング素子が原因で発生するノイズ、電源の電圧変動により発生するノイズ等を抑制してＳ／Ｎ比を向上することができる。

本発明の実施形態にかかるデジタルアンプを説明する図である。電力増幅段を説明する図である。電力増幅段の動作を説明する図である。出力レベルに応じてＰＷＭ信号のパルスを制御するパルス幅調整回路を説明する図である。ＦＥＴ４１のドレイン・ソース間抵抗とコンデンサ４２とにより構成される時定数回路の特性を説明する図である。スピーカ入力とパルス幅調整回路出力との関係を説明する図である。従来のデジタルアンプの構成を示す図である。

符号の説明

１１ＰＷＭ変換器
１２パルス幅調整回路
１３ドライバ
１４電力増幅段
１５ローパスフィルタ
１６スピーカ
１７減衰器
２１ハイサイドスイッチング素子
２２ローサイドスイッチング素子
２３インバータ
４１ＦＥＴ
４２コンデンサ
４３オアゲート

Claims

入力オーディオ信号をＰＷＭ信号に変換するＰＷＭ変換器と、
前記ＰＷＭ変換器の出力パルスの幅を調整するパルス幅調整回路と、
前記パルス幅調整回路の出力を増幅する増幅段と、
前記増幅段の出力を平滑してスピーカを駆動するローパスフィルタとを備え、
前記パルス幅調整回路は、前記ローパスフィルタの出力に基づいてパルス幅を負帰還制御することを特徴とするデジタルアンプ。
請求項１記載のデジタルアンプにおいて、
前記パルス幅調整回路は前記ＰＷＭ変換器の出力パルスと、該出力パルスを遅延させる時定数回路の出力の論理和をとるオア回路を備え、前記時定数回路の時定数を前記ローパスフィルタの出力に基づいて調整することを特徴とするデジタルアンプ。