JP3549042B2 - Δς変調を用いるスイッチング増幅器 - Google Patents
Δς変調を用いるスイッチング増幅器 Download PDFInfo
- Publication number
- JP3549042B2 JP3549042B2 JP11381499A JP11381499A JP3549042B2 JP 3549042 B2 JP3549042 B2 JP 3549042B2 JP 11381499 A JP11381499 A JP 11381499A JP 11381499 A JP11381499 A JP 11381499A JP 3549042 B2 JP3549042 B2 JP 3549042B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- switching
- pass filter
- modulation
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、音声信号に対して好適に実施され、該音声信号などのアナログ信号を高効率で増幅することができるΔΣ変調を用いるスイッチング増幅器に関する。
【０００２】
【従来の技術】
前記ΔΣ変調によって得られる１ビット信号は、後述する積分器や加算器の係数を適宜選択することによって、有効周波数帯域を広くしたり、またはダイナミックレンジを広くしたりするなどの、音源等に合わせた周波数特性を設定できるという優れた特徴を有している。このため、ＣＤ（コンパクトディスク）やＤＶＤ（デジタルビデオディスク）の新しい規格では、この１ビット信号が採用され、本年から製品化が始まろうとしている。
【０００３】
一方、前記ΔΣ変調によって得られる１ビット信号は、上述のような音声信号の記録や、機器間の伝送にあたって使用されるだけでなく、前記１ビット信号をそのまま半導体電力増幅素子に入力し、得られた大電圧のスイッチングパルスにローパスフィルタを通過させるだけで、電力増幅された復調アナログ音声信号を得ることもできる。しかも、前記半導体電力増幅素子は、従来の増幅器のように、その線形域（不飽和域）が使用されるのではなく、非線形域（飽和域）で使用されるので、このようなΔΣ変調を用いるスイッチング増幅器は、極めて高効率に電力増幅を行うことができるという利点を有しており、製品化が目前に迫っている。
【０００４】
図３は、典型的な従来技術のΔΣ変調を用いるスイッチング増幅器１の電気的構成を示すブロック図である。アナログ信号源２からのアナログの入力音声信号は、該スイッチング増幅器１に入力され、まず前記ΔΣ変調回路３によって、１ビットデジタル信号に変換される。
【０００５】
前記ΔΣ変調回路３は、たとえばこの図３で示すように、入力されたアナログ音声信号を順次積分してゆく縦続接続された高次の積分器と、各積分器からの出力を相互に加算する加算器とを備えて構成される積分器・加算器群４と、前記積分器・加算器群４の前記加算器からの出力を１ビット信号に量子化する量子化器５と、後述する定電圧スイッチ９からの大電圧のパルス信号を減衰する減衰器６と、減衰器６からフィードバックされるパルス信号を前記入力アナログ音声信号から減算する加算器８とを備えて構成されている。これによって、量子化器５からの１ビット信号が入力アナログ音声信号に対応したものとなるように、フィードバック制御が実現されている。
【０００６】
前記量子化器５からの１ビット信号は、定電圧スイッチ９に与えられ、作成された前記１ビット信号に対応した所定の定電圧のパルス信号は、ローパスフィルタ１０でアナログ音声信号に復調された後出力され、スピーカ１１によって音響化される。
【０００７】
このように構成されるスイッチング増幅器１は、従来の増幅器のように半導体電力増幅素子の線形域（不飽和域）を使用するのではなく、定電圧スイッチ９に使用される前記半導体電力増幅素子を非線形域（飽和域）で使用するので、極めて高効率に電力増幅を行うことができるという利点を有している。
【０００８】
【発明が解決しようとする課題】
上述のように構成されるスイッチング増幅器１において、前記入力アナログ音声信号は、たとえば図４（ａ）で示され、これに対応した前記１ビット信号は、図４（ｂ）で示される。したがって、前記ローパスフィルタ１０は、大振幅で、前記図４（ｂ）で示されるようなパルス信号を、前記図４（ａ）で示されるようなアナログ信号に復調および高調波除去する必要があり、たとえば図５で示されるように、多段のＬ（コイル）およびＣ（コンデンサ）で構成される。
【０００９】
しかしながら、ＬおよびＣでは、図５において破線で示されるように、電流量が大きくなる（波高値が高くなる）程、歪みが発生し易くなり、出力アナログ音声信号に誤差が含まれることになる。このため、１００〔ｄＢ〕を超えるようなダイナミックレンジを有するΔΣ変調信号が、アナログ復調されると、前記ダイナミックレンジが数十〔ｄＢ〕も狭くなってしまうことがある。
【００１０】
本発明の目的は、歪みを抑制することができるΔΣ変調を用いるスイッチング増幅器を提供することである。
【００１１】
【課題を解決するための手段】
本発明のΔΣ変調を用いる第１スイッチング増幅器は、アナログ入力信号をΔΣ変調し、その変調信号に応答して電源からの予め定める定電圧をスイッチングし、そのスイッチング出力をローパスフィルタによってアナログ変換して出力することで、前記アナログ入力信号を高効率に電力増幅するようにしたΔΣ変調を用いるスイッチング増幅器において、ΔΣ変調部分を、前記アナログ入力信号を高次積分し、各積分器の出力を相互に加算して出力する積分器・加算器群と、前記積分器・加算器群からの出力を量子化する量子化器と、前記量子化器の量子化結果に応答して前記定電圧をスイッチングする前記スイッチング回路と、前記スイッチング回路のスイッチング出力を前記積分器・加算器群の入力側へフィードバックする第１のフィードバックループとを含んで構成し、前記ローパスフィルタの出力を前記積分器・加算器群の入力側へフィードバックする第２のフィードバックループをさらに備えることを特徴とする。
【００１２】
上記の構成によれば、ΔΣ変調を用いるスイッチング増幅器において、スイッチング回路をΔΣ変調部分に含めて第１のフィードバックループを形成することによって、量子化誤差およびスイッチングによるノイズのフィードバックを実現し、さらにローパスフィルタの出力を第２のフィードバックループでフィードバックすることによって、ローパスフィルタのＬ，Ｃ成分による歪みのフィードバックも実現する。
【００１３】
したがって、ローパスフィルタによる歪みも補償することができる。
【００１４】
また、本発明のΔΣ変調を用いる第２スイッチング増幅器は、ΔΣ変調ループがアナログ入力信号をΔΣ変調し、その変調信号に応答してスイッチング回路が電源からの予め定める定電圧をスイッチングし、そのスイッチング出力をローパスフィルタによってアナログ変換して出力することで、前記アナログ入力信号を高効率に電力増幅するようにしたΔΣ変調を用いるスイッチング増幅器において、前記ΔΣ変調ループとは個別に、前記ローパスフィルタの出力を前記積分器・加算器群の入力側へフィードバックする第２のフィードバックループをさらに備えることを特徴とする。
【００１５】
上記の構成によれば、ΔΣ変調を用いるスイッチング増幅器において、ΔΣ変調ループによる量子化誤差のフィードバックループとともに、ローパスフィルタのＬ，Ｃ成分による歪みをフィードバックする第２のフィードバックループをさらに設ける。
【００１６】
したがって、ローパスフィルタによる歪みも補償することができる。
【００１７】
さらにまた、上記した第１および第２スイッチング増幅器では、前記第２のフィードバックループは、減衰器と、前記ローパスフィルタの位相特性を相殺する特性を有する位相補償回路とによって構成されていてもよい。
【００１８】
上記の構成によれば、第２のフィードバックループに、前記ローパスフィルタから出力される大振幅に増幅された出力の入力信号レベルへのマッチングを行う減衰器とともに、ローパスフィルタのＬ，Ｃ成分による位相シフトを相殺する位相補償回路を設ける。
【００１９】
したがって、前記位相シフトを補償した正確なフィードバックを行うことができる。
【００２０】
【発明の実施の形態】
本発明の実施の一形態について、図１および前記図５に基づいて説明すれば以下のとおりである。
【００２１】
図１は、本発明の実施の一形態のΔΣ変調を用いるスイッチング増幅器２１の電気的構成を示すブロック図である。アナログ信号源２２からの入力アナログ音声信号は、該スイッチング増幅器２１のΔΣ変調ループ２３内に入力されると、積分器・加算器群２４に与えられる。積分器・加算器群２４は、大略的に、たとえば７次の積分器と、各積分器からの出力を相互に加算する加算器となどを備えて構成され、該積分器・加算器群２４からの出力は、量子化器２５に入力される。量子化器２５は、前記積分器・加算器群２４からの出力を予め定める基準値でレベル弁別し、１ビット信号を作成する。前記１ビット信号は、定電圧スイッチ２６に入力され、作成された該１ビット信号に対応した所定の定電圧のパルス信号は、ローパスフィルタ２７でアナログ音声信号に復調された後出力され、スピーカ２８によって音響化される。前記定電圧スイッチ２６内の半導体電力増幅素子は飽和域で動作し、こうして該スイッチング増幅器２１は、入力アナログ音声信号を高効率に電力増幅する。
【００２２】
前記ΔΣ変調ループ２３内において、前記定電圧スイッチ２６の出力はまた、遅延器２９および大振幅の前記パルス信号を入力信号レベルにマッチングさせる減衰器３０とを備えて構成される第１のフィードバックループ３１を介して、前記積分器・加算器群２４の入力側に介在された加算器３２に与えられ、前記入力アナログ音声信号から減算される。
【００２３】
これによって、量子化器２５による量子化誤差および定電圧スイッチ２６のスイッチングによるノイズのフィードバックを実現し、前記量子化誤差およびスイッチングノイズの抑制が図られている。
【００２４】
さらに注目すべきは、本発明では、ローパスフィルタ２７の出力も、該ローパスフィルタ２７のＬ，Ｃ成分による位相シフトを相殺する特性を有する位相補償回路３３と、大振幅の前記ローパスフィルタ２７の出力を入力信号レベルにマッチングさせる減衰器３４とを備えて構成される第２のフィードバックループ３５を介して、前記積分器・加算器群２４の入力側に介在された加算器３６に与えられ、前記入力アナログ音声信号から減算される。
【００２５】
前記位相補償回路３３は、前記ローパスフィルタ２７の出力を直接フィードバックすると、該ローパスフィルタ２７の前記Ｌ，Ｃ成分によって信号が帯域制限される際に生じる前記位相シフト（遅れ）によって、全体の振幅周波数特性が乱れてしまうことを補償するために設けられ、たとえばオペアンプと、その非反転および反転のそれぞれの入力端に前記ローパスフィルタ２７の出力を与える２つの入力抵抗Ｒ１，Ｒ２と、出力を前記反転の入力端に帰還する帰還抵抗Ｒ３と、前記非反転の入力端を接地する位相補償用のコンデンサＣとを備えて構成することができる。
【００２６】
上記のように構成した場合、Ｒ２＝Ｒ３とすると、入力信号ｅｉと出力信号ｅｏとの間に、
ｅｏ＝｛（１−ｊωＣＲ１）／（１＋ｊωＣＲ１）｝ｅｉ
の関係を持たせることができる。
【００２７】
これによって、該ローパスフィルタ２７のＬ，Ｃ成分によって発生する前記図５において破線で示すような大振幅時の歪みのフィードバックも実現することができ、そのような歪みも補償することができる。また、そのような歪み補償のためのフィードバックにあたって、該ローパスフィルタ２７による位相シフトも位相補償回路３３で相殺することができ、該位相シフトを補償した正確なフィードバックを行うこともできる。
【００２８】
本発明の実施の他の形態について、図２に基づいて説明すれば以下のとおりである。
【００２９】
図２は、本発明の実施の他の形態のΔΣ変調を用いるスイッチング増幅器４１の電気的構成を示すブロック図である。このスイッチング増幅器４１は、前述のスイッチング増幅器２１に類似し、対応する部分には同一の参照符号を付してその説明を省略する。注目すべきは、このスイッチング増幅器４１では、定電圧スイッチ２６がΔΣ変調ループ４２から別体で設けられていることである。
【００３０】
したがって、前記ΔΣ変調ループ４２内では、量子化器２５からの出力が、遅延器２９を備えて構成される第１のフィードバックループ４３を介して、加算器３２から前記積分器・加算器群２４の入力側にフィードバックされている。
【００３１】
このように構成することによって、定電圧スイッチ２６をユーザの所望とするパワーに応じて選択可能にし、残余の構成を共用化することができる。
【００３２】
すなわち、本発明は、入力アナログ音声信号をΔΣ変調して得られた変調信号に応答して定電圧をスイッチングし、そのスイッチング出力をローパスフィルタ２７によってアナログ変換して出力するようにしたΔΣ変調を用いるスイッチング増幅器２１，４１において、ローパスフィルタ２７の出力を第２のフィードバックループ３５を介して、入力側にフィードバックすることによって、ローパスフィルタ２７に大振幅時に発生する歪みを補償するものであり、ΔΣ変調ループ２３，４２の構成に係わらず、広く実施することができる。したがって、また、量子化器２５も、２値量子化だけでなく、多値に量子化を行う構成であってもよいことは言うまでもない。
【００３３】
【発明の効果】
本発明のΔΣ変調を用いる第１スイッチング増幅器は、以上のように、ΔΣ変調を用いるスイッチング増幅器において、スイッチング回路をΔΣ変調部分に含めて第１のフィードバックループを形成することによって、量子化誤差およびスイッチングによるノイズのフィードバックを実現するとともに、さらにローパスフィルタの出力を第２のフィードバックループでフィードバックする。
【００３４】
それゆえ、ローパスフィルタのＬ，Ｃ成分による歪みも補償することができる。
【００３５】
また、本発明のΔΣ変調を用いる第２スイッチング増幅器は、以上のように、ΔΣ変調を用いるスイッチング増幅器において、ΔΣ変調ループによる量子化誤差のフィードバックループとともに、ローパスフィルタのＬ，Ｃ成分による歪みをフィードバックする第２のフィードバックループをさらに設ける。
【００３６】
それゆえ、ローパスフィルタのＬ，Ｃ成分によるによる歪みも補償することができる。
【００３７】
さらにまた、上記した第１および第２スイッチング増幅器は、前記第２のフィードバックループを、大振幅のローパスフィルタ出力を入力信号レベルにマッチングさせる減衰器と、前記ローパスフィルタのＬ，Ｃ成分による位相シフトを相殺する特性を有する位相補償回路とによって構成してもよい。
【００３８】
それゆえ、前記位相シフトを補償した正確なフィードバックを行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態のΔΣ変調を用いるスイッチング増幅器の電気的構成を示すブロック図である。
【図２】本発明の実施の他の形態のΔΣ変調を用いるスイッチング増幅器の電気的構成を示すブロック図である。
【図３】典型的な従来技術のΔΣ変調を用いるスイッチング増幅器の電気的構成を示すブロック図である。
【図４】ΔΣ変調を用いるスイッチング増幅器の動作を説明するための波形図である。
【図５】ΔΣ変調を用いるスイッチング増幅器におけるローパスフィルタの一構成例を示す電気回路図である。
【符号の説明】
２１，４１ スイッチング増幅器
２２ アナログ信号源
２３ ΔΣ変調ループ（ΔΣ変調部分）
２４ 積分器・加算器群
２５ 量子化器
２６ 定電圧スイッチ
２７ ローパスフィルタ
２８ スピーカ
２９ 遅延器
３０，３４ 減衰器
３１，４３ 第１のフィードバックループ
３２，３６ 加算器
３３ 位相補償回路
３５ 第２のフィードバックループ
４２ ΔΣ変調ループ
【発明の属する技術分野】
本発明は、音声信号に対して好適に実施され、該音声信号などのアナログ信号を高効率で増幅することができるΔΣ変調を用いるスイッチング増幅器に関する。
【０００２】
【従来の技術】
前記ΔΣ変調によって得られる１ビット信号は、後述する積分器や加算器の係数を適宜選択することによって、有効周波数帯域を広くしたり、またはダイナミックレンジを広くしたりするなどの、音源等に合わせた周波数特性を設定できるという優れた特徴を有している。このため、ＣＤ（コンパクトディスク）やＤＶＤ（デジタルビデオディスク）の新しい規格では、この１ビット信号が採用され、本年から製品化が始まろうとしている。
【０００３】
一方、前記ΔΣ変調によって得られる１ビット信号は、上述のような音声信号の記録や、機器間の伝送にあたって使用されるだけでなく、前記１ビット信号をそのまま半導体電力増幅素子に入力し、得られた大電圧のスイッチングパルスにローパスフィルタを通過させるだけで、電力増幅された復調アナログ音声信号を得ることもできる。しかも、前記半導体電力増幅素子は、従来の増幅器のように、その線形域（不飽和域）が使用されるのではなく、非線形域（飽和域）で使用されるので、このようなΔΣ変調を用いるスイッチング増幅器は、極めて高効率に電力増幅を行うことができるという利点を有しており、製品化が目前に迫っている。
【０００４】
図３は、典型的な従来技術のΔΣ変調を用いるスイッチング増幅器１の電気的構成を示すブロック図である。アナログ信号源２からのアナログの入力音声信号は、該スイッチング増幅器１に入力され、まず前記ΔΣ変調回路３によって、１ビットデジタル信号に変換される。
【０００５】
前記ΔΣ変調回路３は、たとえばこの図３で示すように、入力されたアナログ音声信号を順次積分してゆく縦続接続された高次の積分器と、各積分器からの出力を相互に加算する加算器とを備えて構成される積分器・加算器群４と、前記積分器・加算器群４の前記加算器からの出力を１ビット信号に量子化する量子化器５と、後述する定電圧スイッチ９からの大電圧のパルス信号を減衰する減衰器６と、減衰器６からフィードバックされるパルス信号を前記入力アナログ音声信号から減算する加算器８とを備えて構成されている。これによって、量子化器５からの１ビット信号が入力アナログ音声信号に対応したものとなるように、フィードバック制御が実現されている。
【０００６】
前記量子化器５からの１ビット信号は、定電圧スイッチ９に与えられ、作成された前記１ビット信号に対応した所定の定電圧のパルス信号は、ローパスフィルタ１０でアナログ音声信号に復調された後出力され、スピーカ１１によって音響化される。
【０００７】
このように構成されるスイッチング増幅器１は、従来の増幅器のように半導体電力増幅素子の線形域（不飽和域）を使用するのではなく、定電圧スイッチ９に使用される前記半導体電力増幅素子を非線形域（飽和域）で使用するので、極めて高効率に電力増幅を行うことができるという利点を有している。
【０００８】
【発明が解決しようとする課題】
上述のように構成されるスイッチング増幅器１において、前記入力アナログ音声信号は、たとえば図４（ａ）で示され、これに対応した前記１ビット信号は、図４（ｂ）で示される。したがって、前記ローパスフィルタ１０は、大振幅で、前記図４（ｂ）で示されるようなパルス信号を、前記図４（ａ）で示されるようなアナログ信号に復調および高調波除去する必要があり、たとえば図５で示されるように、多段のＬ（コイル）およびＣ（コンデンサ）で構成される。
【０００９】
しかしながら、ＬおよびＣでは、図５において破線で示されるように、電流量が大きくなる（波高値が高くなる）程、歪みが発生し易くなり、出力アナログ音声信号に誤差が含まれることになる。このため、１００〔ｄＢ〕を超えるようなダイナミックレンジを有するΔΣ変調信号が、アナログ復調されると、前記ダイナミックレンジが数十〔ｄＢ〕も狭くなってしまうことがある。
【００１０】
本発明の目的は、歪みを抑制することができるΔΣ変調を用いるスイッチング増幅器を提供することである。
【００１１】
【課題を解決するための手段】
本発明のΔΣ変調を用いる第１スイッチング増幅器は、アナログ入力信号をΔΣ変調し、その変調信号に応答して電源からの予め定める定電圧をスイッチングし、そのスイッチング出力をローパスフィルタによってアナログ変換して出力することで、前記アナログ入力信号を高効率に電力増幅するようにしたΔΣ変調を用いるスイッチング増幅器において、ΔΣ変調部分を、前記アナログ入力信号を高次積分し、各積分器の出力を相互に加算して出力する積分器・加算器群と、前記積分器・加算器群からの出力を量子化する量子化器と、前記量子化器の量子化結果に応答して前記定電圧をスイッチングする前記スイッチング回路と、前記スイッチング回路のスイッチング出力を前記積分器・加算器群の入力側へフィードバックする第１のフィードバックループとを含んで構成し、前記ローパスフィルタの出力を前記積分器・加算器群の入力側へフィードバックする第２のフィードバックループをさらに備えることを特徴とする。
【００１２】
上記の構成によれば、ΔΣ変調を用いるスイッチング増幅器において、スイッチング回路をΔΣ変調部分に含めて第１のフィードバックループを形成することによって、量子化誤差およびスイッチングによるノイズのフィードバックを実現し、さらにローパスフィルタの出力を第２のフィードバックループでフィードバックすることによって、ローパスフィルタのＬ，Ｃ成分による歪みのフィードバックも実現する。
【００１３】
したがって、ローパスフィルタによる歪みも補償することができる。
【００１４】
また、本発明のΔΣ変調を用いる第２スイッチング増幅器は、ΔΣ変調ループがアナログ入力信号をΔΣ変調し、その変調信号に応答してスイッチング回路が電源からの予め定める定電圧をスイッチングし、そのスイッチング出力をローパスフィルタによってアナログ変換して出力することで、前記アナログ入力信号を高効率に電力増幅するようにしたΔΣ変調を用いるスイッチング増幅器において、前記ΔΣ変調ループとは個別に、前記ローパスフィルタの出力を前記積分器・加算器群の入力側へフィードバックする第２のフィードバックループをさらに備えることを特徴とする。
【００１５】
上記の構成によれば、ΔΣ変調を用いるスイッチング増幅器において、ΔΣ変調ループによる量子化誤差のフィードバックループとともに、ローパスフィルタのＬ，Ｃ成分による歪みをフィードバックする第２のフィードバックループをさらに設ける。
【００１６】
したがって、ローパスフィルタによる歪みも補償することができる。
【００１７】
さらにまた、上記した第１および第２スイッチング増幅器では、前記第２のフィードバックループは、減衰器と、前記ローパスフィルタの位相特性を相殺する特性を有する位相補償回路とによって構成されていてもよい。
【００１８】
上記の構成によれば、第２のフィードバックループに、前記ローパスフィルタから出力される大振幅に増幅された出力の入力信号レベルへのマッチングを行う減衰器とともに、ローパスフィルタのＬ，Ｃ成分による位相シフトを相殺する位相補償回路を設ける。
【００１９】
したがって、前記位相シフトを補償した正確なフィードバックを行うことができる。
【００２０】
【発明の実施の形態】
本発明の実施の一形態について、図１および前記図５に基づいて説明すれば以下のとおりである。
【００２１】
図１は、本発明の実施の一形態のΔΣ変調を用いるスイッチング増幅器２１の電気的構成を示すブロック図である。アナログ信号源２２からの入力アナログ音声信号は、該スイッチング増幅器２１のΔΣ変調ループ２３内に入力されると、積分器・加算器群２４に与えられる。積分器・加算器群２４は、大略的に、たとえば７次の積分器と、各積分器からの出力を相互に加算する加算器となどを備えて構成され、該積分器・加算器群２４からの出力は、量子化器２５に入力される。量子化器２５は、前記積分器・加算器群２４からの出力を予め定める基準値でレベル弁別し、１ビット信号を作成する。前記１ビット信号は、定電圧スイッチ２６に入力され、作成された該１ビット信号に対応した所定の定電圧のパルス信号は、ローパスフィルタ２７でアナログ音声信号に復調された後出力され、スピーカ２８によって音響化される。前記定電圧スイッチ２６内の半導体電力増幅素子は飽和域で動作し、こうして該スイッチング増幅器２１は、入力アナログ音声信号を高効率に電力増幅する。
【００２２】
前記ΔΣ変調ループ２３内において、前記定電圧スイッチ２６の出力はまた、遅延器２９および大振幅の前記パルス信号を入力信号レベルにマッチングさせる減衰器３０とを備えて構成される第１のフィードバックループ３１を介して、前記積分器・加算器群２４の入力側に介在された加算器３２に与えられ、前記入力アナログ音声信号から減算される。
【００２３】
これによって、量子化器２５による量子化誤差および定電圧スイッチ２６のスイッチングによるノイズのフィードバックを実現し、前記量子化誤差およびスイッチングノイズの抑制が図られている。
【００２４】
さらに注目すべきは、本発明では、ローパスフィルタ２７の出力も、該ローパスフィルタ２７のＬ，Ｃ成分による位相シフトを相殺する特性を有する位相補償回路３３と、大振幅の前記ローパスフィルタ２７の出力を入力信号レベルにマッチングさせる減衰器３４とを備えて構成される第２のフィードバックループ３５を介して、前記積分器・加算器群２４の入力側に介在された加算器３６に与えられ、前記入力アナログ音声信号から減算される。
【００２５】
前記位相補償回路３３は、前記ローパスフィルタ２７の出力を直接フィードバックすると、該ローパスフィルタ２７の前記Ｌ，Ｃ成分によって信号が帯域制限される際に生じる前記位相シフト（遅れ）によって、全体の振幅周波数特性が乱れてしまうことを補償するために設けられ、たとえばオペアンプと、その非反転および反転のそれぞれの入力端に前記ローパスフィルタ２７の出力を与える２つの入力抵抗Ｒ１，Ｒ２と、出力を前記反転の入力端に帰還する帰還抵抗Ｒ３と、前記非反転の入力端を接地する位相補償用のコンデンサＣとを備えて構成することができる。
【００２６】
上記のように構成した場合、Ｒ２＝Ｒ３とすると、入力信号ｅｉと出力信号ｅｏとの間に、
ｅｏ＝｛（１−ｊωＣＲ１）／（１＋ｊωＣＲ１）｝ｅｉ
の関係を持たせることができる。
【００２７】
これによって、該ローパスフィルタ２７のＬ，Ｃ成分によって発生する前記図５において破線で示すような大振幅時の歪みのフィードバックも実現することができ、そのような歪みも補償することができる。また、そのような歪み補償のためのフィードバックにあたって、該ローパスフィルタ２７による位相シフトも位相補償回路３３で相殺することができ、該位相シフトを補償した正確なフィードバックを行うこともできる。
【００２８】
本発明の実施の他の形態について、図２に基づいて説明すれば以下のとおりである。
【００２９】
図２は、本発明の実施の他の形態のΔΣ変調を用いるスイッチング増幅器４１の電気的構成を示すブロック図である。このスイッチング増幅器４１は、前述のスイッチング増幅器２１に類似し、対応する部分には同一の参照符号を付してその説明を省略する。注目すべきは、このスイッチング増幅器４１では、定電圧スイッチ２６がΔΣ変調ループ４２から別体で設けられていることである。
【００３０】
したがって、前記ΔΣ変調ループ４２内では、量子化器２５からの出力が、遅延器２９を備えて構成される第１のフィードバックループ４３を介して、加算器３２から前記積分器・加算器群２４の入力側にフィードバックされている。
【００３１】
このように構成することによって、定電圧スイッチ２６をユーザの所望とするパワーに応じて選択可能にし、残余の構成を共用化することができる。
【００３２】
すなわち、本発明は、入力アナログ音声信号をΔΣ変調して得られた変調信号に応答して定電圧をスイッチングし、そのスイッチング出力をローパスフィルタ２７によってアナログ変換して出力するようにしたΔΣ変調を用いるスイッチング増幅器２１，４１において、ローパスフィルタ２７の出力を第２のフィードバックループ３５を介して、入力側にフィードバックすることによって、ローパスフィルタ２７に大振幅時に発生する歪みを補償するものであり、ΔΣ変調ループ２３，４２の構成に係わらず、広く実施することができる。したがって、また、量子化器２５も、２値量子化だけでなく、多値に量子化を行う構成であってもよいことは言うまでもない。
【００３３】
【発明の効果】
本発明のΔΣ変調を用いる第１スイッチング増幅器は、以上のように、ΔΣ変調を用いるスイッチング増幅器において、スイッチング回路をΔΣ変調部分に含めて第１のフィードバックループを形成することによって、量子化誤差およびスイッチングによるノイズのフィードバックを実現するとともに、さらにローパスフィルタの出力を第２のフィードバックループでフィードバックする。
【００３４】
それゆえ、ローパスフィルタのＬ，Ｃ成分による歪みも補償することができる。
【００３５】
また、本発明のΔΣ変調を用いる第２スイッチング増幅器は、以上のように、ΔΣ変調を用いるスイッチング増幅器において、ΔΣ変調ループによる量子化誤差のフィードバックループとともに、ローパスフィルタのＬ，Ｃ成分による歪みをフィードバックする第２のフィードバックループをさらに設ける。
【００３６】
それゆえ、ローパスフィルタのＬ，Ｃ成分によるによる歪みも補償することができる。
【００３７】
さらにまた、上記した第１および第２スイッチング増幅器は、前記第２のフィードバックループを、大振幅のローパスフィルタ出力を入力信号レベルにマッチングさせる減衰器と、前記ローパスフィルタのＬ，Ｃ成分による位相シフトを相殺する特性を有する位相補償回路とによって構成してもよい。
【００３８】
それゆえ、前記位相シフトを補償した正確なフィードバックを行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態のΔΣ変調を用いるスイッチング増幅器の電気的構成を示すブロック図である。
【図２】本発明の実施の他の形態のΔΣ変調を用いるスイッチング増幅器の電気的構成を示すブロック図である。
【図３】典型的な従来技術のΔΣ変調を用いるスイッチング増幅器の電気的構成を示すブロック図である。
【図４】ΔΣ変調を用いるスイッチング増幅器の動作を説明するための波形図である。
【図５】ΔΣ変調を用いるスイッチング増幅器におけるローパスフィルタの一構成例を示す電気回路図である。
【符号の説明】
２１，４１ スイッチング増幅器
２２ アナログ信号源
２３ ΔΣ変調ループ（ΔΣ変調部分）
２４ 積分器・加算器群
２５ 量子化器
２６ 定電圧スイッチ
２７ ローパスフィルタ
２８ スピーカ
２９ 遅延器
３０，３４ 減衰器
３１，４３ 第１のフィードバックループ
３２，３６ 加算器
３３ 位相補償回路
３５ 第２のフィードバックループ
４２ ΔΣ変調ループ
Claims (3)
- アナログ入力信号をΔΣ変調し、その変調信号に応答して電源からの予め定める定電圧をスイッチングし、そのスイッチング出力をローパスフィルタによってアナログ変換して出力することで、前記アナログ入力信号を高効率に電力増幅するようにしたΔΣ変調を用いるスイッチング増幅器において、
ΔΣ変調部分を、
前記アナログ入力信号を高次積分し、各積分器の出力を相互に加算して出力する積分器・加算器群と、
前記積分器・加算器群からの出力を量子化する量子化器と、
前記量子化器の量子化結果に応答して前記定電圧をスイッチングする前記スイッチング回路と、
前記スイッチング回路のスイッチング出力を前記積分器・加算器群の入力側へフィードバックし、量子化誤差およびスイッチングノイズを抑制するための第１のフィードバックループとを含んで構成し、
前記ローパスフィルタの出力を前記積分器・加算器群の入力側へフィードバックし、ローパスフィルタのＬ，Ｃ成分による出力波形の歪みを補償するための第２のフィードバックループをさらに備えることを特徴とするΔΣ変調を用いるスイッチング増幅器。 - 前記第２のフィードバックループは、減衰器と、前記ローパスフィルタの位相特性を相殺する特性を有する位相補償回路とによって構成されることを特徴とする請求項１に記載のΔΣ変調を用いるスイッチング増幅器。
- 前記位相補償回路は、
オペアンプと、
このオペアンプの非反転および反転のそれぞれの入力端に前記ローパスフィルタの出力を与える２つの入力抵抗と、
出力を前記反転の入力端に帰還する帰還抵抗と、
前記非反転の入力端を接地する位相補償用のコンデンサとを備えて構成されていることを特徴とする請求項２に記載のスイッチング増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11381499A JP3549042B2 (ja) | 1999-04-21 | 1999-04-21 | Δς変調を用いるスイッチング増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11381499A JP3549042B2 (ja) | 1999-04-21 | 1999-04-21 | Δς変調を用いるスイッチング増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000307359A JP2000307359A (ja) | 2000-11-02 |
| JP3549042B2 true JP3549042B2 (ja) | 2004-08-04 |
Family
ID=14621728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11381499A Expired - Lifetime JP3549042B2 (ja) | 1999-04-21 | 1999-04-21 | Δς変調を用いるスイッチング増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3549042B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1435686A3 (en) | 2001-03-08 | 2005-03-09 | Shindengen Electric Manufacturing Company, Limited | DC stabilised power supply |
| JPWO2003005570A1 (ja) * | 2001-07-03 | 2004-10-28 | 新潟精密株式会社 | 音声再生装置および方法、オーディオアンプ、オーディオアンプ用集積回路 |
| JP3956800B2 (ja) | 2002-08-22 | 2007-08-08 | 松下電器産業株式会社 | デジタル増幅装置 |
| EP1650864A4 (en) * | 2003-07-25 | 2006-06-28 | Matsushita Electric Ind Co Ltd | GAIN DEVICE |
| JP2005295534A (ja) * | 2004-03-11 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 送信変調装置 |
| WO2005104349A1 (ja) * | 2004-04-21 | 2005-11-03 | Rohm Co., Ltd | 信号出力回路、それを用いたオーディオ信号出力装置、電子機器 |
| JP2006121529A (ja) * | 2004-10-22 | 2006-05-11 | Pioneer Electronic Corp | Ｄ級増幅装置、増幅制御プログラム及び情報記録媒体 |
| JP4515926B2 (ja) * | 2005-01-24 | 2010-08-04 | 旭化成エレクトロニクス株式会社 | デジタルスイッチングアンプ |
| JP2006238293A (ja) * | 2005-02-28 | 2006-09-07 | Yamaha Corp | Ｄ級増幅器 |
| JP4549264B2 (ja) * | 2005-09-05 | 2010-09-22 | シャープ株式会社 | デルタシグマ変調回路及びそれを備えたスイッチングアンプ |
| CN101517891B (zh) * | 2006-09-28 | 2011-11-16 | 帕斯卡尔有限公司 | 受控功率转换器 |
| US7385443B1 (en) * | 2007-01-31 | 2008-06-10 | Medtronic, Inc. | Chopper-stabilized instrumentation amplifier |
| JP5491226B2 (ja) * | 2010-02-05 | 2014-05-14 | 旭化成エレクトロニクス株式会社 | ディジタルアナログ変換器 |
| JP5625437B2 (ja) * | 2010-03-30 | 2014-11-19 | セイコーエプソン株式会社 | 手術機器 |
| JP2012253944A (ja) * | 2011-06-03 | 2012-12-20 | Advantest Corp | ワイヤレス給電装置およびワイヤレス給電システム |
-
1999
- 1999-04-21 JP JP11381499A patent/JP3549042B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000307359A (ja) | 2000-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3549042B2 (ja) | Δς変調を用いるスイッチング増幅器 | |
| US7965140B2 (en) | Power amplifier | |
| US6300825B1 (en) | PWM amplifier with feedback loop integrator | |
| US8922277B2 (en) | Switching power amplifier and method of controlling the same | |
| JP2001502156A (ja) | ディジタル信号増幅装置 | |
| KR101079813B1 (ko) | 무선통신 시스템에서 전력증폭 장치 및 방법 | |
| US20100109767A1 (en) | Digital pulse width modulation for half bridge amplifiers | |
| US10404248B2 (en) | Calibration of a dual-path pulse width modulation system | |
| US8274415B2 (en) | Sigma-delta modulator apparatus and method of generating a modulated output signal | |
| JP3516878B2 (ja) | Δς変調を用いるスイッチング増幅器 | |
| JP4564912B2 (ja) | 信号再生装置 | |
| JP3527133B2 (ja) | １ビット信号再生装置 | |
| JP3842049B2 (ja) | スイッチング増幅回路 | |
| JP3445179B2 (ja) | Δς変調を用いるスイッチング増幅器 | |
| JP3763402B2 (ja) | スイッチング増幅器 | |
| JP3461263B2 (ja) | デルタシグマ変調増幅器 | |
| JP4143639B2 (ja) | スイッチング増幅器 | |
| JP2004229215A (ja) | デジタル・スイッチング増幅装置 | |
| US20200153396A1 (en) | Digital amplifier and output device | |
| US11190148B2 (en) | Minimizing idle channel noise in a class-D pulse width modulation amplifier | |
| JP3445177B2 (ja) | Δς変調を用いるスイッチング増幅器 | |
| JP3741962B2 (ja) | スイッチングアンプ | |
| JP4143640B2 (ja) | スイッチング増幅器 | |
| JP6670380B2 (ja) | デジタルアンプおよび出力装置 | |
| JPH0360222A (ja) | オーディオ増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040414 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |