JP3763402B2 - スイッチング増幅器 - Google Patents
スイッチング増幅器 Download PDFInfo
- Publication number
- JP3763402B2 JP3763402B2 JP2001155879A JP2001155879A JP3763402B2 JP 3763402 B2 JP3763402 B2 JP 3763402B2 JP 2001155879 A JP2001155879 A JP 2001155879A JP 2001155879 A JP2001155879 A JP 2001155879A JP 3763402 B2 JP3763402 B2 JP 3763402B2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- circuit
- switching
- delta
- sigma modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、音声信号等のアナログ信号あるいはマルチビット信号を１ビット変換した１ビットデジタル信号を高効率で増幅することができるデルタシグマ変調を用いるスイッチング増幅器に関する。
【０００２】
【従来の技術】
ＡＤ変換方式の一つであるデルタシグマ変調（ΔΣ変調）によって得られる１ビット信号は、後述する積分器や加算器の係数を適宜選択することによって、有効周波数帯域を広くしたり、またはダイナミックレンジを広くしたりするなど、音源等に合わせた周波数特性を設定できるという優れた特徴を有している。このため、ＳＡＣＤ（Super Audio Compact Disc：スーパーオーディオコンパクトディスク）における新しい規格では、音声信号をデルタシグマ変調することにより得られる１ビット信号が採用され、製品化が行われようとしている。
【０００３】
また、上記のデルタシグマ変調によって得られる１ビット信号は、音声信号の記録や、オーディオ機器間の伝送に使用されるだけではない。
【０００４】
すなわち、デルタシグマ変調を用いるスイッチング増幅器は、半導体電力増幅素子を備えている。そして、上記１ビット信号をそのまま半導体電力増幅素子に入力してスイッチングし、得られた大電圧のスイッチングパルスの高周波成分をローパスフィルタによって除去するだけで、電力増幅された復調アナログ信号を得ることもできる。
【０００５】
さらに、上記半導体電力増幅素子は、既存の増幅器のようにその線形域（不飽和域）が使用されるのではなく、非線形域（飽和域）で使用される。したがって、このようなデルタシグマ変調を用いるスイッチング増幅器は、極めて高効率に電力増幅を行うことができるという利点を有している。
【０００６】
図６に示すように、従来のデルタシグマ変調を用いるスイッチング増幅器１００は、入力端子２００と、入力信号処理回路３００と、デルタシグマ変調回路４００と、定電圧スイッチング回路５００と、ローパスフィルタ６００と、減衰調整器７００と、加算器８００と、出力端子９００とを備えている。
【０００７】
入力端子２００には、図示しない入力信号源からの入力音声信号が入力される。
【０００８】
入力信号処理回路３００は、入力端子２００から入力された音声信号の波高値を変化させたり、シングル入力信号をバッファアンプ（図示せず）により差動信号に変換したりして、デルタシグマ変調回路４００に出力する。
【０００９】
デルタシグマ変調回路４００は、入力端子２００に入力された音声信号を１ビットデジタル信号に変換する。より具体的には、デルタシグマ変調回路４００は、積分器群（図示せず）と、加算器（図示せず）と、量子化器（図示せず）とを備えている。
【００１０】
上記積分器群は、複数の積分器（図示せず）が縦続接続されており、入力された音声信号を順次積分することにより、高次の積分を行う。上記加算器は、上記積分器からの出力を相互に加算する。上記量子化器は、上記加算器からの出力を１ビット信号に量子化する。
【００１１】
定電圧スイッチング回路５００は、デルタシグマ変調回路４００からの１ビットデジタル信号で定電圧をスイッチングし、上記の１ビットデジタル信号に対応した大電圧のスイッチングパルスをローパスフィルタ６００に出力する。
【００１２】
ローパスフィルタ６００は、定電圧スイッチング回路５００からの大電圧のスイッチングパルスの高周波成分を除去し、アナログ音声信号に復調する。
【００１３】
減衰調整器７００は、定電圧スイッチング回路５００からの大電圧のスイッチングパルスを減衰させるように調整する。
【００１４】
加算器８００は、減衰調整器７００からフィードバックされるスイッチングパルスを入力端子２００への入力音声信号から減算する。
【００１５】
出力端子９００は、スピーカ等の音声出力機器（図示せず）に接続されており、ローパスフィルタ６００により、復調されたアナログ音声信号を上記音声出力機器に出力して音響化する。
【００１６】
このようにして、スイッチング増幅器１００は、デルタシグマ変調回路４００に備えられた量子化器（図示せず）からの１ビット信号が、入力音声信号に対応したものになるようにフィードバック制御を行う。
【００１７】
また、上記の入力信号処理回路３００と、デルタシグマ変調回路４００と、定電圧スイッチング回路５００と、ローパスフィルタ６００と、減衰調整器７００とは、共通するアース１１０により接地されている。
【００１８】
【発明が解決しようとする課題】
しかしながら、定電圧スイッチング回路５００においては、高電圧をスイッチングしており、高調波のスイッチングノイズが発生している。すなわち、このスイッチングノイズの影響により、デルタシグマ変調回路４００のアース１１０の接地点における電位が変化する。
【００１９】
このようにアース１１０の接地点における電位が変化すると、デルタシグマ変調回路４００が正常に動作しなかったり、減衰調整器７００からのスイッチングパルスがデルタシグマ変調回路４００に正確にフィードバックされなかったりし、スイッチング増幅器１００のオーディオ性能が著しく低下するという問題が生じる。
【００２０】
本発明は、スイッチングノイズの影響を低減し、オーディオ性能を向上することができるスイッチング増幅器を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明のスイッチング増幅器は、上記課題を解決するために、入力信号をデルタシグマ変調して量子化されたデジタル信号を出力するデルタシグマ変調回路と、上記デジタル信号に基づいて電源電圧をスイッチングしてスイッチングパルスを出力する定電圧スイッチング回路とを備えているスイッチング増幅器において、上記デルタシグマ変調回路においてアナログ信号を取り扱う回路を接地する第１のアースと、上記定電圧スイッチング回路を接地する第２のアースと、上記スイッチングパルスを減衰して上記デルタシグマ変調回路に帰還させる減衰調整器と、上記スイッチングパルスの高周波成分を除去するローパスフィルタとを備え、上記第１のアースと上記第２のアースとは分離して接地され、かつ上記第２のアースは、上記デルタシグマ変調回路においてデジタル信号を取り扱う回路と、上記減衰調整器と、上記ローパスフィルタとに接続されるように分岐していることを特徴としている。
【００２２】
本発明のスイッチング増幅器によれば、デルタシグマ変調回路において入力信号をデルタシグマ変調するとともに量子化し、定電圧スイッチング回路にデジタル信号を出力する。
【００２３】
そして、定電圧スイッチング回路において、上記のデジタル信号に基づいて電源電圧をスイッチングする。ここで、電源電圧は高電圧であるため、電源電圧をスイッチングすることにより高調波のスイッチングノイズが発生する。
【００２４】
このように発生する高調波のスイッチングノイズの影響により、デルタシグマ変調回路内のアナログ信号を取り扱う回路の接地点における基準電位が変化する場合がある。
【００２５】
そこで、本発明のスイッチング増幅器では、特に、デルタシグマ変調回路においてアナログ信号を取り扱う回路（以下、デルタシグマ変調回路内のアナログ回路とする）を接地する第１のアースと、定電圧スイッチング回路を接地する第２のアースとを備え、第１のアースと上記第２のアースとは分離して接地している。
【００２６】
すなわち、第１のアースにより設定されるデルタシグマ変調回路内のアナログ回路における電位の基準点と、第２のアースにより設定される定電圧スイッチング回路における電位の基準点とは、相互に独立したものとなっている。したがって、デルタシグマ変調回路内のアナログ回路における電位の基準点は、スイッチングノイズにより変化しない。
【００２７】
これにより、デルタシグマ変調回路内のアナログ回路は、スイッチングノイズの影響を受けることなく動作することができる。
【００２８】
それゆえ、スイッチングノイズの影響を低減し、オーディオ性能を向上することができるスイッチング増幅器を提供することができる。
【００２９】
また、本発明のスイッチング増幅器では、第２のアースは、デルタシグマ変調回路においてデジタル信号を取り扱う回路（以下、デルタシグマ変調回路内のデジタル回路とする）と、減衰調整器と、ローパスフィルタとを接地する。
【００３０】
すなわち、単一の第２のアースにより、定電圧スイッチング回路と、デルタシグマ変調回路内のデジタル回路と、減衰調整器と、ローパスフィルタとを接地することができる。
【００３１】
これにより、スイッチング増幅器の配線を簡略化し、低コスト化を図ることができる。
【００３２】
また、本発明のスイッチング増幅器は、上記課題を解決するために、入力信号をデルタシグマ変調して量子化されたデジタル信号を出力するデルタシグマ変調回路と、上記デジタル信号に基づいて電源電圧をスイッチングしてスイッチングパルスを出力する定電圧スイッチング回路とを備えているスイッチング増幅器において、上記デルタシグマ変調回路においてアナログ信号を取り扱う回路を接地する第１のアースと、上記定電圧スイッチング回路を接地する第２のアースと、上記スイッチングパルスを減衰して上記デルタシグマ変調回路に帰還させる減衰調整器と、上記減衰調整器を接地する第３のアースとを備え、上記第１のアースと上記第２のアースとは分離して接地され、かつ上記第２のアースと上記第３のアースとは分離して接地されていることを特徴としている。
【００３３】
上記の発明によれば、第２のアースにより設定される定電圧スイッチング回路における電位の基準点と、第３のアースにより設定される減衰調整器における電位の基準点とは相互に独立したものとなる。
【００３４】
これにより、スイッチングノイズが減衰調整器に影響を与えることを防止することができる。
【００３５】
また、本発明のスイッチング増幅器は、上記課題を解決するために、入力信号をデルタシグマ変調して量子化されたデジタル信号を出力するデルタシグマ変調回路と、上記デジタル信号に基づいて電源電圧をスイッチングしてスイッチングパルスを出力する定電圧スイッチング回路とを備えているスイッチング増幅器において、上記デルタシグマ変調回路においてアナログ信号を取り扱う回路を接地する第１のアースと、上記定電圧スイッチング回路を接地する第２のアースと、上記スイッチングパルスの高周波成分を除去するローパスフィルタと、上記ローパスフィルタを接地する第４のアースとを備え、上記第１のアースと上記第２のアースとは分離して接地され、かつ上記第２のアースと上記第４のアースとは相互に分離して接地されていることを特徴としている。
【００３６】
上記の発明によれば、第２のアースにより設定される定電圧スイッチング回路における電位の基準点と、第４のアースにより設定されるローパスフィルタにおける電位の基準点とは相互に独立したものとなる。
【００３７】
これにより、スイッチングノイズがローパスフィルタに影響を与えることを防止することができる。
【００３８】
また、本発明のスイッチング増幅器は、上記課題を解決するために、入力信号をデルタシグマ変調して量子化されたデジタル信号を出力するデルタシグマ変調回路と、上記デジタル信号に基づいて電源電圧をスイッチングしてスイッチングパルスを出力する定電圧スイッチング回路とを備えているスイッチング増幅器において、上記デルタシグマ変調回路においてアナログ信号を取り扱う回路を接地する第１のアースと、上記定電圧スイッチング回路を接地する第２のアースと、上記スイッチングパルスを減衰して上記デルタシグマ変調回路に帰還させる減衰調整器と、上記減衰調整器を接地する第３のアースと、上記スイッチングパルスの高周波成分を除去するローパスフィルタと、上記ローパスフィルタを接地する第４のアースとを備え、上記第１のアースと上記第２のアースとは分離して接地され、かつ上記第２のアースと上記第３のアースとは分離して接地され、さらに上記第２のアースと上記第４のアースとは相互に分離して接地されていることを特徴としている。
【００３９】
上記の発明によれば、第２のアースにより設定される定電圧スイッチング回路における電位の基準点と、第３のアースにより設定される減衰調整器における電位の基準点とは相互に独立したものとなる。
【００４０】
これにより、スイッチングノイズが減衰調整器に影響を与えることを防止することができる。
【００４１】
また、第２のアースにより設定される定電圧スイッチング回路における電位の基準点と、第４のアースにより設定されるローパスフィルタにおける電位の基準点とは相互に独立したものとなる。
【００４２】
これにより、スイッチングノイズがローパスフィルタに影響を与えることを防止することができる。
【００４３】
また、本発明のスイッチング増幅器は、上記課題を解決するために、入力信号をデルタシグマ変調して量子化されたデジタル信号を出力するデルタシグマ変調回路と、上記デジタル信号に基づいて電源電圧をスイッチングしてスイッチングパルスを出力する定電圧スイッチング回路とを備えているスイッチング増幅器において、上記デルタシグマ変調回路においてアナログ信号を取り扱う回路を接地する第１のアースと、上記定電圧スイッチング回路を接地する第２のアースと、上記スイッチングパルスを減衰して上記デルタシグマ変調回路にフィードバックする減衰調整器とを備え、上記第１のアースと上記第２のアースとは分離して接地され、かつ上記第２のアースは、上記減衰調整器に接続されるように分岐していることを特徴としている。
【００４４】
上記の発明によれば、第２のアースは定電圧スイッチング回路と減衰調整器とを接続している。すなわち、定電圧スイッチング回路からのスイッチングノイズは、減衰調整器により減衰されてデルタシグマ変調回路にフィードバックされる。
【００４５】
したがって、スイッチングノイズがデルタシグマ変調回路に与える影響をさらに低減することができる。
【００４６】
【発明の実施の形態】
本発明の実施の一形態について、図１ないし図５に基づいて説明すれば、以下の通りである。
【００４７】
図１に示すように、本実施の形態のスイッチング増幅器１は、入力端子２と、入力信号処理回路３と、デルタシグマ変調回路４と、定電圧スイッチング回路５と、ローパスフィルタ６と、減衰調整器７と、加算器８と、出力端子９と、アナログ回路用アース１０（第１のアース）と、デジタル回路用アース１１（第２のアース）とを備えている。
【００４８】
なお、アナログ回路用アース１０とデジタル回路用アース１１とを明瞭に区別するため、アナログ回路用アース１０については図１中太線で示し、デジタル回路用アース１１については図１中破線で示す。
【００４９】
入力端子２には、図示しない入力信号源からのアナログ音声信号が入力される。
【００５０】
入力信号処理回路３は、入力端子２から入力されたアナログ音声信号の波高値を変化させるか、あるいはシングル入力信号をバッファアンプ（図示せず）により差動信号に変換し、デルタシグマ変調回路４に出力する。
【００５１】
デルタシグマ変調回路４は、入力端子２に入力されたアナログ音声信号を１ビットのデジタル信号に変換する。より具体的には、デルタシグマ変調回路４は、アナログ音声信号を取り扱うオペアンプ群（図示せず）と、デジタル信号を取り扱う量子化器（図示せず）とを備えている。
【００５２】
オペアンプ群は、積分器群（図示せず）と、加算器（図示せず）とを備えている。積分器群は、入力されたアナログ音声信号を順次積分するものであり、複数の積分器（図示せず）が縦続接続されている。また、加算器は、積分器群から出力されたアナログ音声信号を相互に加算する。
【００５３】
また、量子化器は、加算器から出力されたアナログ音声信号を１ビットのデジタル信号に量子化する。量子化されたデジタル信号は、出力信号波形整形器（図示せず）により波形が整形されて、後述の定電圧スイッチング回路５に出力される。
【００５４】
定電圧スイッチング回路５は、デルタシグマ変調回路４からの１ビットデジタル信号で定電圧をスイッチングし、上記の１ビットデジタル信号に対応した大電圧のスイッチングパルスをローパスフィルタ６に出力する。
【００５５】
ローパスフィルタ６は、定電圧スイッチング回路５からの大電圧のスイッチングパルスの高周波成分を除去し、アナログ音声信号に復調する。
【００５６】
減衰調整器７は、定電圧スイッチング回路５からの大電圧のスイッチングパルスを、抵抗器等により振幅制限し、微小な振幅レベルの帰還パルス信号として加算器８にフィードバックする。
【００５７】
加算器８は、減衰調整器７からフィードバックされるスイッチングパルスを、入力信号処理回路３から出力されるアナログ音声信号から減算する。
【００５８】
出力端子９は、スピーカ等の音声出力機器（図示せず）に接続されており、ローパスフィルタ６により復調されたアナログ音声信号を上記の音声出力機器に出力する。
【００５９】
アナログ回路用アース１０は、アナログ信号を扱う回路における電圧の基準点を設定するためのものであり、分岐点１０ａにおいて分岐して、デルタシグマ変調回路４内のオペアンプ群と、入力信号処理回路３とを接地している。
【００６０】
デジタル回路用アース１１は、デジタル信号を扱う回路における電圧の基準点を設定するためのものであり、３つの分岐点１１ａ・１１ｂ・１１ｃにおいて分岐して、デルタシグマ変調回路４内の量子化器と、定電圧スイッチング回路５と、ローパスフィルタ６と、減衰調整器７とを接地している。
【００６１】
スイッチング増幅器１は、上記の構成により、デルタシグマ変調回路４から出力される１ビットのデジタル信号が、デルタシグマ変調回路４に入力されるアナログ音声信号に対応したものになるようにフィードバック制御を行う。さらに、スイッチング増幅器１は、その１ビットのデジタル信号を、ローパスフィルタ６によりアナログ音声信号に復調し、出力端子９に接続されたスピーカにより音響化する。
【００６２】
また、上記のように、デルタシグマ変調回路４内のオペアンプ群は、アナログ回路用アース１０により接地されており、定電圧スイッチング回路５は、デジタル回路用アース１１により接地されている。
【００６３】
ここで、図１に示すように、アナログ回路用アース１０と、デジタル回路用アース１１とは、それぞれの接地点が分離して設けられているとともに、相互に接続されていない。
【００６４】
すなわち、デルタシグマ変調回路４内のオペアンプ群における電位の基準点と、定電圧スイッチング回路５における電位の基準点とは、相互に独立している。したがって、デルタシグマ変調回路４内のオペアンプ群における電位の基準点は、定電圧スイッチング回路５において発生するスイッチングノイズにより変化しない。
【００６５】
それゆえ、デルタシグマ変調回路４内のオペアンプ群は、定電圧スイッチング回路５において発生する高調波のスイッチングノイズの影響を受けることなく動作することができる。
【００６６】
また、デジタル回路用アース１１は、３つの分岐点１１ａ〜１１ｃにおいて分岐して、デルタシグマ変調回路４内の量子化器と、定電圧スイッチング回路５と、ローパスフィルタ６と、減衰調整器７とを接地している。すなわち、単一のデジタル回路用アース１１によりこれらの回路を接地しているので、スイッチング増幅器１における配線を簡略化することができるとともに、スイッチング増幅器１の低コスト化を図ることができる。
【００６７】
なお、定電圧スイッチング回路５からのスイッチングノイズは、デジタル回路用アース１１を経由してデルタシグマ変調回路４内の量子化器に入力される。しかし、スイッチングノイズは、量子化器が行う２値のデジタル信号処理に影響を与える程振幅の大きなものではない。すなわち、スイッチングノイズが量子化器の動作に影響を与えることはない。
【００６８】
また、分岐点１０ａで分岐するアナログ回路用アース１０により、入力信号処理回路３とデルタシグマ変調回路４内のオペアンプ群とを接地しているが、何らこの構成に限定するものではない。すなわち、独立のアナログ回路用アースを用いて、入力信号処理回路３と、デルタシグマ変調回路４のオペアンプ群とを、互いに分離して接地する構成としてもよい。
【００６９】
また、デルタシグマ変調回路４内のオペアンプ群における電位の基準点と、定電圧スイッチング回路５における電位の基準点とを、相互に独立させるための構成は、上記のように分岐点１１ａ〜１１ｃにおいて分岐するデジタル回路用アース１１を用いる構成に限定されない。
【００７０】
例えば、図２に示すように、相互に独立したデジタル回路用アース１２…（第２のアース、第３のアース、第４のアース）により、デルタシグマ変調回路４内の量子化器と、定電圧スイッチング回路５と、ローパスフィルタ６と、減衰調整器７とのそれぞれの接地点を互いに分離する。さらに、分岐点１０ａにおいて分岐するアナログ回路用アース１０により、入力信号処理回路３と、デルタシグマ変調回路４内のオペアンプ群とを接地する。
【００７１】
ここで、アナログ回路用アース１０と、デジタル回路用アース１２…とは、それぞれの接地点が分離して設けられているとともに、相互に接続されていない。
【００７２】
すなわち、アナログ回路用アース１０により設定されるデルタシグマ変調回路４内のオペアンプ群における電位の基準点と、デジタル回路用アース１２により設定される定電圧スイッチング回路５における電位の基準点とを、相互に独立させることができる。
【００７３】
さらに、デジタル回路用アース１２…によりそれぞれ設定される、ローパスフィルタ６における電位の基準点と、減衰調整器７における電位の基準点と、定電圧スイッチング回路５における電位の基準点とを、相互に独立させることができる。
【００７４】
したがって、ローパスフィルタ６および減衰調整器７は、定電圧スイッチング回路５から発生するスイッチングノイズの影響を受けることなく動作することができる。
【００７５】
あるいは、図３に示すように、相互に独立したデジタル回路用アース１３・１３により、デルタシグマ変調回路４内の量子化器と、ローパスフィルタ６とのそれぞれの接地点を互いに分離するとともに、定電圧スイッチング回路５と減衰調整器７とを、分岐点１４ａにおいて分岐する共通のデジタル回路用アース１４（第２のアース）により接地する。さらに、分岐点１０ａにおいて分岐するアナログ回路用アース１０により、入力信号処理回路３と、デルタシグマ変調回路４内のオペアンプ群とを接地する。
【００７６】
ここで、アナログ回路用アース１０と、デジタル回路用アース１４とは、それぞれの接地点が分離して設けられているとともに、相互に接続されていない。
【００７７】
すなわち、上記の構成によっても、アナログ回路用アース１０により設定されるデルタシグマ変調回路４内のオペアンプ群における電位の基準点と、デジタル回路用アース１４により設定される定電圧スイッチング回路５における電位の基準点とを、相互に独立させることができる。
【００７８】
さらに、デジタル回路用アース１４は、定電圧スイッチング回路５と減衰調整器７とを接続している。すなわち、定電圧スイッチング回路５からのスイッチングノイズは、デジタル回路用アース１４を経由して、減衰調整器７に入力される。
【００７９】
このように減衰調整器７に入力されたスイッチングノイズは、定電圧スイッチング回路５から出力される大電圧のスイッチングパルスとともに減衰されて、デルタシグマ変調回路４にフィードバックされる。
【００８０】
したがって、デルタシグマ変調回路４は、スイッチングノイズの影響を殆ど受けることなく動作することができる。
【００８１】
また、分岐点１４ａの位置を移動させることにより、分岐点１４ａから定電圧スイッチング回路５までの距離と、分岐点１４ａから減衰調整器７までの距離を等しくすることが可能となる。
【００８２】
この場合、デジタル回路用アース１４の接地点から、定電圧スイッチング回路５までの距離と、減衰調整器７までの距離とが等しくなる。したがって、デジタル回路用アース１４における、接地点から定電圧スイッチング回路５までの部分に重畳する外来ノイズと、接地点から減衰調整器７までの部分に重畳する外来ノイズとが等しくなる。
【００８３】
これにより、定電圧スイッチング回路５における電位の基準と、減衰調整器７における電位の基準とをほぼ同じものとすることができる。
【００８４】
それゆえ、スイッチングノイズの電位の基準と、減衰調整器７の電位の基準とを同一とし、より効率よくスイッチングノイズを減衰調整器７により減衰してデルタシグマ変調回路４にフィードバックすることができる。
【００８５】
このように、本実施の形態のスイッチング増幅器１では、デルタシグマ変調回路４におけるオペアンプ群を接地するアナログ回路用アース１０と、定電圧スイッチング回路５を接地するデジタル回路用アース１１（１２，１４）とを備え、アナログ回路用アース１０とデジタル回路用アース１１（１２，１４）とは分離して接地されているものである。
【００８６】
本実施の形態のスイッチング増幅器１によれば、デルタシグマ変調回路４において入力信号をデルタシグマ変調するとともに量子化し、定電圧スイッチング回路５にデジタル信号を出力する。
【００８７】
そして、定電圧スイッチング回路５において、上記のデジタル信号に基づいて電源電圧をスイッチングする。ここで、電源電圧は高電圧であるため、電源電圧をスイッチングすることにより高調波のスイッチングノイズが発生する。
【００８８】
このように発生する高調波のスイッチングノイズの影響により、デルタシグマ変調回路４内のオペアンプ群の接地点における基準電位が変化する場合がある。
【００８９】
そこで、本実施の形態のスイッチング増幅器１では、特に、デルタシグマ変調回路におけるオペアンプ群を接地するアナログ回路用アース１０と、定電圧スイッチング回路５を接地するデジタル回路用アース１１（１２，１４）とを備え、アナログ回路用アース１０とデジタル回路用アース１１（１２，１４）とを分離して接地している。
【００９０】
すなわち、アナログ回路用アース１０により設定されるデルタシグマ変調回路４内のオペアンプ群における電位の基準点と、デジタル回路用アース１１（１２，１４）により設定される定電圧スイッチング回路５における電位の基準点とは、相互に独立したものとなっている。したがって、デルタシグマ変調回路４内のオペアンプ群における電位の基準点は、スイッチングノイズにより変化しない。
【００９１】
これにより、デルタシグマ変調回路４内のオペアンプ群は、スイッチングノイズの影響を受けることなく動作することができる。
【００９２】
それゆえ、スイッチングノイズの影響を低減し、オーディオ性能を向上することができるスイッチング増幅器１を提供することができる。
【００９３】
また、本実施の形態のスイッチング増幅器１においては、デジタル回路用アース１１は、デルタシグマ変調回路４における量子化器と、減衰調整器７と、ローパスフィルタ６とに接続されるように分岐している。
【００９４】
すなわち、デジタル回路用アース１１は、デルタシグマ変調回路４における量子化器と、減衰調整器７と、ローパスフィルタ６とを接地する。
【００９５】
すなわち、単一のデジタル回路用アース１１により、定電圧スイッチング回路５と、デルタシグマ変調回路４内の量子化器と、減衰調整器７と、ローパスフィルタ６とを接地することができる。
【００９６】
これにより、スイッチング増幅器１の配線を簡略化し、低コスト化を図ることができる。
【００９７】
また、本実施の形態のスイッチング増幅器１は、減衰調整器７を接地するデジタル回路用アース１２と、定電圧スイッチング回路５を接地するデジタル回路用アース１２とを分離して接地している。
【００９８】
すなわち、デジタル回路用アース１２により設定される定電圧スイッチング回路５における電位の基準点と、デジタル回路用アース１２により設定される減衰調整器７における電位の基準点とは相互に独立したものとなる。
【００９９】
これにより、スイッチングノイズが減衰調整器７に影響を与えることを防止することができる。
【０１００】
また、本実施の形態のスイッチング増幅器１においては、ローパスフィルタ６を接地するデジタル回路用アース１２と、定電圧スイッチング回路５を接地するデジタル回路用アース１２とは相互に分離して接地されている。
【０１０１】
すなわち、デジタル回路用アース１２により設定される定電圧スイッチング回路５における電位の基準点と、デジタル回路用アース１２により設定されるローパスフィルタ６における電位の基準点とは相互に独立したものとなる。
【０１０２】
これにより、スイッチングノイズがローパスフィルタ６に影響を与えることを防止することができる。
【０１０３】
また、本実施の形態のスイッチング増幅器１は、定電圧スイッチング回路５を接地するデジタル回路用アース１４は、減衰調整器７に接続されるように分岐している。
【０１０４】
すなわち、デジタル回路用アース１４は定電圧スイッチング回路５と減衰調整器７とを接続している。すなわち、定電圧スイッチング回路５からのスイッチングノイズは、減衰調整器７により減衰されてデルタシグマ変調回路４にフィードバックされる。
【０１０５】
したがって、スイッチングノイズがデルタシグマ変調回路４に与える影響をさらに低減することができる。
【０１０６】
また、本発明のスイッチング増幅器は、入力信号をデルタシグマ変調回路に入力するための入力信号処理回路と、入力信号をデルタシグマ変調するデルタシグマ変調回路と、その変調信号に応答して電源からの定電圧をスイッチングする定電圧スイッチング回路と、そのスイッチング出力をローパスフィルタによってアナログ変換して出力するローパスフィルタと、そのスイッチング出力を減衰調整する減衰調整器と、その減衰調整したパルス信号を入力信号と差分しデルタシグマ変調回路に入力する加算器とからなり、上記入力信号を効率よく電力増幅する、デルタシグマ変調を用いるスイッチング増幅器において、該デルタシグマ変調回路の回路アースをアナログ回路用アースとデジタル回路用アースに分離するとともに、入力信号処理回路と、デルタシグマ変調回路と、定電圧スイッチング回路と、ローパスフィルタと、減衰調整器の回路アースを纏めた後に、該アナログ回路用アースは入力信号処理回路の回路アースに接続し、該デジタル回路用アースは定電圧スイッチング回路と、ローパスフィルタと、減衰調整器の回路アースに接続する構成であってもよい。
【０１０７】
上記の構成によれば、デルタシグマ変調回路や、定電圧スイッチング回路からの大電圧のパルス信号を減衰調整器で減衰調整する。
【０１０８】
したがって、入力信号との差分を行う加算器までの帰還信号への高電圧を高周波数でスイッチングする定電圧スイッチング回路からのスイッチングノイズ等の影響を低減し、オーディオ性能を向上することができる。
【０１０９】
また、本発明のスイッチング増幅器は、入力信号をデルタシグマ変調回路に入力するための入力信号処理回路と、入力信号をデルタシグマ変調するデルタシグマ変調回路と、その変調信号に応答して電源からの定電圧をスイッチングする定電圧スイッチング回路と、そのスイッチング出力をローパスフィルタによってアナログ変換して出力するローパスフィルタと、そのスイッチング出力を減衰調整する減衰調整器と、その減衰調整したパルス信号を入力信号と差分しデルタシグマ変調回路に入力する加算器とからなり、上記入力信号を効率よく電力増幅する、デルタシグマ変調を用いるスイッチング増幅器であって、上記定電圧スイッチング回路と、ローパスフィルタと、減衰調整器との回路アースが分離されている構成であってもよい。
【０１１０】
上記の構成によれば、高電圧を高周波数でスイッチングする定電圧スイッチング回路からのスイッチングノイズが、回路アースを経由してローパスフィルタと、定電圧スイッチング回路からの大電圧のパルス信号を減衰調整する減衰調整器に直接影響を与えない。したがって、オーディオ性能を向上することができる。
【０１１１】
また、本発明のスイッチング増幅器は、入力信号をデルタシグマ変調回路に入力するための入力信号処理回路と、入力信号をデルタシグマ変調するデルタシグマ変調回路と、その変調信号に応答して電源からの定電圧をスイッチングする定電圧スイッチング回路と、そのスイッチング出力をローパスフィルタによってアナログ変換して出力するローパスフィルタと、そのスイッチング出力を減衰調整する減衰調整器と、その減衰調整したパルス信号を入力信号と差分しデルタシグマ変調回路に入力する加算器とからなり、上記入力信号を効率よく電力増幅する、デルタシグマ変調を用いるスイッチンク増幅器であって、上記定電圧スイッチング回路と減衰調整器の回路アースが共通化されている構成であってもよい。
【０１１２】
上記の構成によれば、高電圧を高周波数でスイッチングする定電圧スイッチング回路からのスイッチングノイズが、回路アースを経由して減衰調整器に入り、上記定電圧スイッチング回路からの大電圧パルス信号と共に減衰調整されて、デルタシグマ変調回路に帰還されるので、高電圧を高周波数でスイッチングする定電圧スイッチング回路からのスイッチングノイズの影響をキャンセルできる。したがって、オーディオ性能を向上することができる。
【０１１３】
【実施例】
本発明におけるスイッチング増幅器のオーディオ性能について評価を行ったので説明する。
【０１１４】
すなわち、本実施例においては、本実施の形態のスイッチング増幅器１について、無入力信号時、デルタシグマ変調回路４からの１ビット信号により、±３２Ｖの定電圧をスイッチングし、ローパスフィルタ６によりアナログ復調されて出力されるスイッチング増幅器１の出力残留ノイズを、ＦＦＴ解析した。
【０１１５】
なお、サンプリング周波数は５．６４４８ＭＨｚであり、ローパスフィルタ６としてカットオフ周波数１００ｋＨｚの４次バターワース型のものを用い、ＦＦＴ解析は５０Ｈｚ〜９６ｋＨｚ帯域で行った。また、バターワース型フィルタとは、一般的に信号通過域のゲインが最も平坦になるフィルタで、遮断周波数における傾斜が小さいフィルタである。
【０１１６】
その結果、図４に示すように、２０ｋＨｚ以下の可聴帯域において、−９６ｄＢＶ以下のノイズフロアが検出された。
【０１１７】
これに対し、図５には従来のスイッチング増幅器１００のノイズ性能を示す。従来のスイッチング増幅器１００についても、本実施の形態のスイッチング増幅器１と同様に、無入力信号時においてサンプリング周波数５．６４４８ＭＨｚとし、デルタシグマ変調回路４００からの１ビット信号により、±３２Ｖの定電圧をスイッチングし、カットオフ周波数１００ｋＨｚで４次バターワース型のローパスフィルタ６００によりアナログ復調されて出力されるスイッチング増幅器１００の出力残留ノイズを、５０Ｈｚ〜９６ｋＨｚ帯域でＦＦＴ解析した。
【０１１８】
その結果、図５に示すように、２０ｋＨｚ以下の可聴帯域において、−８２ｄＢＶ以下のノイズフロアが検出された。
【０１１９】
すなわち、２０ｋＨｚ以下の可聴帯域内において、本実施の形態のスイッチング増幅器１により、従来のスイッチング増幅器１００から残留ノイズが約１５ｄＢ低減された。
【０１２０】
【発明の効果】
本発明のスイッチング増幅器は、以上のように、上記デルタシグマ変調回路においてアナログ信号を取り扱う回路を接地する第１のアースと、上記定電圧スイッチング回路を接地する第２のアースとを備え、上記第１のアースと上記第２のアースとは分離して接地されているものである。
【０１２１】
すなわち、第１のアースにより設定されるデルタシグマ変調回路内のアナログ回路における電位の基準点と、第２のアースにより設定される定電圧スイッチング回路における電位の基準点とは、相互に独立したものとなっている。したがって、デルタシグマ変調回路内のアナログ回路における電位の基準点は、スイッチングノイズにより変化しない。
【０１２２】
それゆえ、スイッチングノイズの影響を低減し、オーディオ性能を向上することができるスイッチング増幅器を提供することができるという効果を奏する。
【０１２３】
また、本発明のスイッチング増幅器は、以上のように、上記スイッチングパルスを減衰して上記デルタシグマ変調回路に帰還させる減衰調整器と、上記スイッチングパルスの高周波成分を除去するローパスフィルタとをさらに備え、上記第２のアースは、上記デルタシグマ変調回路においてデジタル信号を取り扱う回路と、上記減衰調整器と、上記ローパスフィルタとに接続されるように分岐しているものである。
【０１２４】
すなわち、単一の第２のアースにより、定電圧スイッチング回路と、デルタシグマ変調回路内のデジタル回路と、減衰調整器と、ローパスフィルタとを接地することができる。
【０１２５】
それゆえ、スイッチング増幅器の配線を簡略化し、低コスト化を図ることができるという効果を奏する。
【０１２６】
また、本発明のスイッチング増幅器は、以上のように、上記スイッチングパルスを減衰して上記デルタシグマ変調回路に帰還させる減衰調整器と、上記減衰調整器を接地する第３のアースとを備え、上記第２のアースと、上記第３のアースとは分離して接地されているものである。
【０１２７】
すなわち、第２のアースにより設定される定電圧スイッチング回路における電位の基準点と、第３のアースにより設定される減衰調整器における電位の基準点とは相互に独立したものとなる。
【０１２８】
それゆえ、スイッチングノイズが減衰調整器に影響を与えることを防止することができるという効果を奏する。
【０１２９】
また、本発明のスイッチング増幅器は、以上のように、上記スイッチングパルスの高周波成分を除去するローパスフィルタと、上記ローパスフィルタを接地する第４のアースとを備え、上記第２のアースと、上記第４のアースとは相互に分離して接地されているものである。
【０１３０】
すなわち、第２のアースにより設定される定電圧スイッチング回路における電位の基準点と、第４のアースにより設定されるローパスフィルタにおける電位の基準点とは相互に独立したものとなる。
【０１３１】
それゆえ、スイッチングノイズがローパスフィルタに影響を与えることを防止することができるという効果を奏する。
【０１３２】
また、本発明のスイッチング増幅器は、以上のように、上記スイッチングパルスを減衰して上記デルタシグマ変調回路にフィードバックする減衰調整器をさらに備え、上記第２のアースは、上記減衰調整器に接続されるように分岐しているものである。
【０１３３】
すなわち、定電圧スイッチング回路からのスイッチングノイズは、減衰調整器により減衰されてデルタシグマ変調回路にフィードバックされる。
【０１３４】
それゆえ、スイッチングノイズがデルタシグマ変調回路に与える影響をさらに低減することができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明におけるスイッチング増幅器の実施の一形態の電気的構成を示すブロック図である。
【図２】 本発明におけるスイッチング増幅器の他の実施の形態の電気的構成を示すブロック図である。
【図３】 本発明におけるスイッチング増幅器のさらに他の実施の形態の電気的構成を示すブロック図である。
【図４】 本発明におけるスイッチング増幅器のオーディオ性能を示すグラフである。
【図５】 従来のスイッチング増幅器のオーディオ性能を示すグラフである。
【図６】 従来のスイッチング増幅器の電気的構成を示すブロック図である。
【符号の説明】
１ スイッチング増幅器
４ デルタシグマ変調回路
５ 定電圧スイッチング回路
６ ローパスフィルタ
７ 減衰調整器
１０ アナログ回路用アース（第１のアース）
１１ デジタル回路用アース（第２のアース）
１２ デジタル回路用アース（第２のアース、第３のアース、第４のアース）
１４ デジタル回路用アース（第２のアース）
【発明の属する技術分野】
本発明は、音声信号等のアナログ信号あるいはマルチビット信号を１ビット変換した１ビットデジタル信号を高効率で増幅することができるデルタシグマ変調を用いるスイッチング増幅器に関する。
【０００２】
【従来の技術】
ＡＤ変換方式の一つであるデルタシグマ変調（ΔΣ変調）によって得られる１ビット信号は、後述する積分器や加算器の係数を適宜選択することによって、有効周波数帯域を広くしたり、またはダイナミックレンジを広くしたりするなど、音源等に合わせた周波数特性を設定できるという優れた特徴を有している。このため、ＳＡＣＤ（Super Audio Compact Disc：スーパーオーディオコンパクトディスク）における新しい規格では、音声信号をデルタシグマ変調することにより得られる１ビット信号が採用され、製品化が行われようとしている。
【０００３】
また、上記のデルタシグマ変調によって得られる１ビット信号は、音声信号の記録や、オーディオ機器間の伝送に使用されるだけではない。
【０００４】
すなわち、デルタシグマ変調を用いるスイッチング増幅器は、半導体電力増幅素子を備えている。そして、上記１ビット信号をそのまま半導体電力増幅素子に入力してスイッチングし、得られた大電圧のスイッチングパルスの高周波成分をローパスフィルタによって除去するだけで、電力増幅された復調アナログ信号を得ることもできる。
【０００５】
さらに、上記半導体電力増幅素子は、既存の増幅器のようにその線形域（不飽和域）が使用されるのではなく、非線形域（飽和域）で使用される。したがって、このようなデルタシグマ変調を用いるスイッチング増幅器は、極めて高効率に電力増幅を行うことができるという利点を有している。
【０００６】
図６に示すように、従来のデルタシグマ変調を用いるスイッチング増幅器１００は、入力端子２００と、入力信号処理回路３００と、デルタシグマ変調回路４００と、定電圧スイッチング回路５００と、ローパスフィルタ６００と、減衰調整器７００と、加算器８００と、出力端子９００とを備えている。
【０００７】
入力端子２００には、図示しない入力信号源からの入力音声信号が入力される。
【０００８】
入力信号処理回路３００は、入力端子２００から入力された音声信号の波高値を変化させたり、シングル入力信号をバッファアンプ（図示せず）により差動信号に変換したりして、デルタシグマ変調回路４００に出力する。
【０００９】
デルタシグマ変調回路４００は、入力端子２００に入力された音声信号を１ビットデジタル信号に変換する。より具体的には、デルタシグマ変調回路４００は、積分器群（図示せず）と、加算器（図示せず）と、量子化器（図示せず）とを備えている。
【００１０】
上記積分器群は、複数の積分器（図示せず）が縦続接続されており、入力された音声信号を順次積分することにより、高次の積分を行う。上記加算器は、上記積分器からの出力を相互に加算する。上記量子化器は、上記加算器からの出力を１ビット信号に量子化する。
【００１１】
定電圧スイッチング回路５００は、デルタシグマ変調回路４００からの１ビットデジタル信号で定電圧をスイッチングし、上記の１ビットデジタル信号に対応した大電圧のスイッチングパルスをローパスフィルタ６００に出力する。
【００１２】
ローパスフィルタ６００は、定電圧スイッチング回路５００からの大電圧のスイッチングパルスの高周波成分を除去し、アナログ音声信号に復調する。
【００１３】
減衰調整器７００は、定電圧スイッチング回路５００からの大電圧のスイッチングパルスを減衰させるように調整する。
【００１４】
加算器８００は、減衰調整器７００からフィードバックされるスイッチングパルスを入力端子２００への入力音声信号から減算する。
【００１５】
出力端子９００は、スピーカ等の音声出力機器（図示せず）に接続されており、ローパスフィルタ６００により、復調されたアナログ音声信号を上記音声出力機器に出力して音響化する。
【００１６】
このようにして、スイッチング増幅器１００は、デルタシグマ変調回路４００に備えられた量子化器（図示せず）からの１ビット信号が、入力音声信号に対応したものになるようにフィードバック制御を行う。
【００１７】
また、上記の入力信号処理回路３００と、デルタシグマ変調回路４００と、定電圧スイッチング回路５００と、ローパスフィルタ６００と、減衰調整器７００とは、共通するアース１１０により接地されている。
【００１８】
【発明が解決しようとする課題】
しかしながら、定電圧スイッチング回路５００においては、高電圧をスイッチングしており、高調波のスイッチングノイズが発生している。すなわち、このスイッチングノイズの影響により、デルタシグマ変調回路４００のアース１１０の接地点における電位が変化する。
【００１９】
このようにアース１１０の接地点における電位が変化すると、デルタシグマ変調回路４００が正常に動作しなかったり、減衰調整器７００からのスイッチングパルスがデルタシグマ変調回路４００に正確にフィードバックされなかったりし、スイッチング増幅器１００のオーディオ性能が著しく低下するという問題が生じる。
【００２０】
本発明は、スイッチングノイズの影響を低減し、オーディオ性能を向上することができるスイッチング増幅器を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明のスイッチング増幅器は、上記課題を解決するために、入力信号をデルタシグマ変調して量子化されたデジタル信号を出力するデルタシグマ変調回路と、上記デジタル信号に基づいて電源電圧をスイッチングしてスイッチングパルスを出力する定電圧スイッチング回路とを備えているスイッチング増幅器において、上記デルタシグマ変調回路においてアナログ信号を取り扱う回路を接地する第１のアースと、上記定電圧スイッチング回路を接地する第２のアースと、上記スイッチングパルスを減衰して上記デルタシグマ変調回路に帰還させる減衰調整器と、上記スイッチングパルスの高周波成分を除去するローパスフィルタとを備え、上記第１のアースと上記第２のアースとは分離して接地され、かつ上記第２のアースは、上記デルタシグマ変調回路においてデジタル信号を取り扱う回路と、上記減衰調整器と、上記ローパスフィルタとに接続されるように分岐していることを特徴としている。
【００２２】
本発明のスイッチング増幅器によれば、デルタシグマ変調回路において入力信号をデルタシグマ変調するとともに量子化し、定電圧スイッチング回路にデジタル信号を出力する。
【００２３】
そして、定電圧スイッチング回路において、上記のデジタル信号に基づいて電源電圧をスイッチングする。ここで、電源電圧は高電圧であるため、電源電圧をスイッチングすることにより高調波のスイッチングノイズが発生する。
【００２４】
このように発生する高調波のスイッチングノイズの影響により、デルタシグマ変調回路内のアナログ信号を取り扱う回路の接地点における基準電位が変化する場合がある。
【００２５】
そこで、本発明のスイッチング増幅器では、特に、デルタシグマ変調回路においてアナログ信号を取り扱う回路（以下、デルタシグマ変調回路内のアナログ回路とする）を接地する第１のアースと、定電圧スイッチング回路を接地する第２のアースとを備え、第１のアースと上記第２のアースとは分離して接地している。
【００２６】
すなわち、第１のアースにより設定されるデルタシグマ変調回路内のアナログ回路における電位の基準点と、第２のアースにより設定される定電圧スイッチング回路における電位の基準点とは、相互に独立したものとなっている。したがって、デルタシグマ変調回路内のアナログ回路における電位の基準点は、スイッチングノイズにより変化しない。
【００２７】
これにより、デルタシグマ変調回路内のアナログ回路は、スイッチングノイズの影響を受けることなく動作することができる。
【００２８】
それゆえ、スイッチングノイズの影響を低減し、オーディオ性能を向上することができるスイッチング増幅器を提供することができる。
【００２９】
また、本発明のスイッチング増幅器では、第２のアースは、デルタシグマ変調回路においてデジタル信号を取り扱う回路（以下、デルタシグマ変調回路内のデジタル回路とする）と、減衰調整器と、ローパスフィルタとを接地する。
【００３０】
すなわち、単一の第２のアースにより、定電圧スイッチング回路と、デルタシグマ変調回路内のデジタル回路と、減衰調整器と、ローパスフィルタとを接地することができる。
【００３１】
これにより、スイッチング増幅器の配線を簡略化し、低コスト化を図ることができる。
【００３２】
また、本発明のスイッチング増幅器は、上記課題を解決するために、入力信号をデルタシグマ変調して量子化されたデジタル信号を出力するデルタシグマ変調回路と、上記デジタル信号に基づいて電源電圧をスイッチングしてスイッチングパルスを出力する定電圧スイッチング回路とを備えているスイッチング増幅器において、上記デルタシグマ変調回路においてアナログ信号を取り扱う回路を接地する第１のアースと、上記定電圧スイッチング回路を接地する第２のアースと、上記スイッチングパルスを減衰して上記デルタシグマ変調回路に帰還させる減衰調整器と、上記減衰調整器を接地する第３のアースとを備え、上記第１のアースと上記第２のアースとは分離して接地され、かつ上記第２のアースと上記第３のアースとは分離して接地されていることを特徴としている。
【００３３】
上記の発明によれば、第２のアースにより設定される定電圧スイッチング回路における電位の基準点と、第３のアースにより設定される減衰調整器における電位の基準点とは相互に独立したものとなる。
【００３４】
これにより、スイッチングノイズが減衰調整器に影響を与えることを防止することができる。
【００３５】
また、本発明のスイッチング増幅器は、上記課題を解決するために、入力信号をデルタシグマ変調して量子化されたデジタル信号を出力するデルタシグマ変調回路と、上記デジタル信号に基づいて電源電圧をスイッチングしてスイッチングパルスを出力する定電圧スイッチング回路とを備えているスイッチング増幅器において、上記デルタシグマ変調回路においてアナログ信号を取り扱う回路を接地する第１のアースと、上記定電圧スイッチング回路を接地する第２のアースと、上記スイッチングパルスの高周波成分を除去するローパスフィルタと、上記ローパスフィルタを接地する第４のアースとを備え、上記第１のアースと上記第２のアースとは分離して接地され、かつ上記第２のアースと上記第４のアースとは相互に分離して接地されていることを特徴としている。
【００３６】
上記の発明によれば、第２のアースにより設定される定電圧スイッチング回路における電位の基準点と、第４のアースにより設定されるローパスフィルタにおける電位の基準点とは相互に独立したものとなる。
【００３７】
これにより、スイッチングノイズがローパスフィルタに影響を与えることを防止することができる。
【００３８】
また、本発明のスイッチング増幅器は、上記課題を解決するために、入力信号をデルタシグマ変調して量子化されたデジタル信号を出力するデルタシグマ変調回路と、上記デジタル信号に基づいて電源電圧をスイッチングしてスイッチングパルスを出力する定電圧スイッチング回路とを備えているスイッチング増幅器において、上記デルタシグマ変調回路においてアナログ信号を取り扱う回路を接地する第１のアースと、上記定電圧スイッチング回路を接地する第２のアースと、上記スイッチングパルスを減衰して上記デルタシグマ変調回路に帰還させる減衰調整器と、上記減衰調整器を接地する第３のアースと、上記スイッチングパルスの高周波成分を除去するローパスフィルタと、上記ローパスフィルタを接地する第４のアースとを備え、上記第１のアースと上記第２のアースとは分離して接地され、かつ上記第２のアースと上記第３のアースとは分離して接地され、さらに上記第２のアースと上記第４のアースとは相互に分離して接地されていることを特徴としている。
【００３９】
上記の発明によれば、第２のアースにより設定される定電圧スイッチング回路における電位の基準点と、第３のアースにより設定される減衰調整器における電位の基準点とは相互に独立したものとなる。
【００４０】
これにより、スイッチングノイズが減衰調整器に影響を与えることを防止することができる。
【００４１】
また、第２のアースにより設定される定電圧スイッチング回路における電位の基準点と、第４のアースにより設定されるローパスフィルタにおける電位の基準点とは相互に独立したものとなる。
【００４２】
これにより、スイッチングノイズがローパスフィルタに影響を与えることを防止することができる。
【００４３】
また、本発明のスイッチング増幅器は、上記課題を解決するために、入力信号をデルタシグマ変調して量子化されたデジタル信号を出力するデルタシグマ変調回路と、上記デジタル信号に基づいて電源電圧をスイッチングしてスイッチングパルスを出力する定電圧スイッチング回路とを備えているスイッチング増幅器において、上記デルタシグマ変調回路においてアナログ信号を取り扱う回路を接地する第１のアースと、上記定電圧スイッチング回路を接地する第２のアースと、上記スイッチングパルスを減衰して上記デルタシグマ変調回路にフィードバックする減衰調整器とを備え、上記第１のアースと上記第２のアースとは分離して接地され、かつ上記第２のアースは、上記減衰調整器に接続されるように分岐していることを特徴としている。
【００４４】
上記の発明によれば、第２のアースは定電圧スイッチング回路と減衰調整器とを接続している。すなわち、定電圧スイッチング回路からのスイッチングノイズは、減衰調整器により減衰されてデルタシグマ変調回路にフィードバックされる。
【００４５】
したがって、スイッチングノイズがデルタシグマ変調回路に与える影響をさらに低減することができる。
【００４６】
【発明の実施の形態】
本発明の実施の一形態について、図１ないし図５に基づいて説明すれば、以下の通りである。
【００４７】
図１に示すように、本実施の形態のスイッチング増幅器１は、入力端子２と、入力信号処理回路３と、デルタシグマ変調回路４と、定電圧スイッチング回路５と、ローパスフィルタ６と、減衰調整器７と、加算器８と、出力端子９と、アナログ回路用アース１０（第１のアース）と、デジタル回路用アース１１（第２のアース）とを備えている。
【００４８】
なお、アナログ回路用アース１０とデジタル回路用アース１１とを明瞭に区別するため、アナログ回路用アース１０については図１中太線で示し、デジタル回路用アース１１については図１中破線で示す。
【００４９】
入力端子２には、図示しない入力信号源からのアナログ音声信号が入力される。
【００５０】
入力信号処理回路３は、入力端子２から入力されたアナログ音声信号の波高値を変化させるか、あるいはシングル入力信号をバッファアンプ（図示せず）により差動信号に変換し、デルタシグマ変調回路４に出力する。
【００５１】
デルタシグマ変調回路４は、入力端子２に入力されたアナログ音声信号を１ビットのデジタル信号に変換する。より具体的には、デルタシグマ変調回路４は、アナログ音声信号を取り扱うオペアンプ群（図示せず）と、デジタル信号を取り扱う量子化器（図示せず）とを備えている。
【００５２】
オペアンプ群は、積分器群（図示せず）と、加算器（図示せず）とを備えている。積分器群は、入力されたアナログ音声信号を順次積分するものであり、複数の積分器（図示せず）が縦続接続されている。また、加算器は、積分器群から出力されたアナログ音声信号を相互に加算する。
【００５３】
また、量子化器は、加算器から出力されたアナログ音声信号を１ビットのデジタル信号に量子化する。量子化されたデジタル信号は、出力信号波形整形器（図示せず）により波形が整形されて、後述の定電圧スイッチング回路５に出力される。
【００５４】
定電圧スイッチング回路５は、デルタシグマ変調回路４からの１ビットデジタル信号で定電圧をスイッチングし、上記の１ビットデジタル信号に対応した大電圧のスイッチングパルスをローパスフィルタ６に出力する。
【００５５】
ローパスフィルタ６は、定電圧スイッチング回路５からの大電圧のスイッチングパルスの高周波成分を除去し、アナログ音声信号に復調する。
【００５６】
減衰調整器７は、定電圧スイッチング回路５からの大電圧のスイッチングパルスを、抵抗器等により振幅制限し、微小な振幅レベルの帰還パルス信号として加算器８にフィードバックする。
【００５７】
加算器８は、減衰調整器７からフィードバックされるスイッチングパルスを、入力信号処理回路３から出力されるアナログ音声信号から減算する。
【００５８】
出力端子９は、スピーカ等の音声出力機器（図示せず）に接続されており、ローパスフィルタ６により復調されたアナログ音声信号を上記の音声出力機器に出力する。
【００５９】
アナログ回路用アース１０は、アナログ信号を扱う回路における電圧の基準点を設定するためのものであり、分岐点１０ａにおいて分岐して、デルタシグマ変調回路４内のオペアンプ群と、入力信号処理回路３とを接地している。
【００６０】
デジタル回路用アース１１は、デジタル信号を扱う回路における電圧の基準点を設定するためのものであり、３つの分岐点１１ａ・１１ｂ・１１ｃにおいて分岐して、デルタシグマ変調回路４内の量子化器と、定電圧スイッチング回路５と、ローパスフィルタ６と、減衰調整器７とを接地している。
【００６１】
スイッチング増幅器１は、上記の構成により、デルタシグマ変調回路４から出力される１ビットのデジタル信号が、デルタシグマ変調回路４に入力されるアナログ音声信号に対応したものになるようにフィードバック制御を行う。さらに、スイッチング増幅器１は、その１ビットのデジタル信号を、ローパスフィルタ６によりアナログ音声信号に復調し、出力端子９に接続されたスピーカにより音響化する。
【００６２】
また、上記のように、デルタシグマ変調回路４内のオペアンプ群は、アナログ回路用アース１０により接地されており、定電圧スイッチング回路５は、デジタル回路用アース１１により接地されている。
【００６３】
ここで、図１に示すように、アナログ回路用アース１０と、デジタル回路用アース１１とは、それぞれの接地点が分離して設けられているとともに、相互に接続されていない。
【００６４】
すなわち、デルタシグマ変調回路４内のオペアンプ群における電位の基準点と、定電圧スイッチング回路５における電位の基準点とは、相互に独立している。したがって、デルタシグマ変調回路４内のオペアンプ群における電位の基準点は、定電圧スイッチング回路５において発生するスイッチングノイズにより変化しない。
【００６５】
それゆえ、デルタシグマ変調回路４内のオペアンプ群は、定電圧スイッチング回路５において発生する高調波のスイッチングノイズの影響を受けることなく動作することができる。
【００６６】
また、デジタル回路用アース１１は、３つの分岐点１１ａ〜１１ｃにおいて分岐して、デルタシグマ変調回路４内の量子化器と、定電圧スイッチング回路５と、ローパスフィルタ６と、減衰調整器７とを接地している。すなわち、単一のデジタル回路用アース１１によりこれらの回路を接地しているので、スイッチング増幅器１における配線を簡略化することができるとともに、スイッチング増幅器１の低コスト化を図ることができる。
【００６７】
なお、定電圧スイッチング回路５からのスイッチングノイズは、デジタル回路用アース１１を経由してデルタシグマ変調回路４内の量子化器に入力される。しかし、スイッチングノイズは、量子化器が行う２値のデジタル信号処理に影響を与える程振幅の大きなものではない。すなわち、スイッチングノイズが量子化器の動作に影響を与えることはない。
【００６８】
また、分岐点１０ａで分岐するアナログ回路用アース１０により、入力信号処理回路３とデルタシグマ変調回路４内のオペアンプ群とを接地しているが、何らこの構成に限定するものではない。すなわち、独立のアナログ回路用アースを用いて、入力信号処理回路３と、デルタシグマ変調回路４のオペアンプ群とを、互いに分離して接地する構成としてもよい。
【００６９】
また、デルタシグマ変調回路４内のオペアンプ群における電位の基準点と、定電圧スイッチング回路５における電位の基準点とを、相互に独立させるための構成は、上記のように分岐点１１ａ〜１１ｃにおいて分岐するデジタル回路用アース１１を用いる構成に限定されない。
【００７０】
例えば、図２に示すように、相互に独立したデジタル回路用アース１２…（第２のアース、第３のアース、第４のアース）により、デルタシグマ変調回路４内の量子化器と、定電圧スイッチング回路５と、ローパスフィルタ６と、減衰調整器７とのそれぞれの接地点を互いに分離する。さらに、分岐点１０ａにおいて分岐するアナログ回路用アース１０により、入力信号処理回路３と、デルタシグマ変調回路４内のオペアンプ群とを接地する。
【００７１】
ここで、アナログ回路用アース１０と、デジタル回路用アース１２…とは、それぞれの接地点が分離して設けられているとともに、相互に接続されていない。
【００７２】
すなわち、アナログ回路用アース１０により設定されるデルタシグマ変調回路４内のオペアンプ群における電位の基準点と、デジタル回路用アース１２により設定される定電圧スイッチング回路５における電位の基準点とを、相互に独立させることができる。
【００７３】
さらに、デジタル回路用アース１２…によりそれぞれ設定される、ローパスフィルタ６における電位の基準点と、減衰調整器７における電位の基準点と、定電圧スイッチング回路５における電位の基準点とを、相互に独立させることができる。
【００７４】
したがって、ローパスフィルタ６および減衰調整器７は、定電圧スイッチング回路５から発生するスイッチングノイズの影響を受けることなく動作することができる。
【００７５】
あるいは、図３に示すように、相互に独立したデジタル回路用アース１３・１３により、デルタシグマ変調回路４内の量子化器と、ローパスフィルタ６とのそれぞれの接地点を互いに分離するとともに、定電圧スイッチング回路５と減衰調整器７とを、分岐点１４ａにおいて分岐する共通のデジタル回路用アース１４（第２のアース）により接地する。さらに、分岐点１０ａにおいて分岐するアナログ回路用アース１０により、入力信号処理回路３と、デルタシグマ変調回路４内のオペアンプ群とを接地する。
【００７６】
ここで、アナログ回路用アース１０と、デジタル回路用アース１４とは、それぞれの接地点が分離して設けられているとともに、相互に接続されていない。
【００７７】
すなわち、上記の構成によっても、アナログ回路用アース１０により設定されるデルタシグマ変調回路４内のオペアンプ群における電位の基準点と、デジタル回路用アース１４により設定される定電圧スイッチング回路５における電位の基準点とを、相互に独立させることができる。
【００７８】
さらに、デジタル回路用アース１４は、定電圧スイッチング回路５と減衰調整器７とを接続している。すなわち、定電圧スイッチング回路５からのスイッチングノイズは、デジタル回路用アース１４を経由して、減衰調整器７に入力される。
【００７９】
このように減衰調整器７に入力されたスイッチングノイズは、定電圧スイッチング回路５から出力される大電圧のスイッチングパルスとともに減衰されて、デルタシグマ変調回路４にフィードバックされる。
【００８０】
したがって、デルタシグマ変調回路４は、スイッチングノイズの影響を殆ど受けることなく動作することができる。
【００８１】
また、分岐点１４ａの位置を移動させることにより、分岐点１４ａから定電圧スイッチング回路５までの距離と、分岐点１４ａから減衰調整器７までの距離を等しくすることが可能となる。
【００８２】
この場合、デジタル回路用アース１４の接地点から、定電圧スイッチング回路５までの距離と、減衰調整器７までの距離とが等しくなる。したがって、デジタル回路用アース１４における、接地点から定電圧スイッチング回路５までの部分に重畳する外来ノイズと、接地点から減衰調整器７までの部分に重畳する外来ノイズとが等しくなる。
【００８３】
これにより、定電圧スイッチング回路５における電位の基準と、減衰調整器７における電位の基準とをほぼ同じものとすることができる。
【００８４】
それゆえ、スイッチングノイズの電位の基準と、減衰調整器７の電位の基準とを同一とし、より効率よくスイッチングノイズを減衰調整器７により減衰してデルタシグマ変調回路４にフィードバックすることができる。
【００８５】
このように、本実施の形態のスイッチング増幅器１では、デルタシグマ変調回路４におけるオペアンプ群を接地するアナログ回路用アース１０と、定電圧スイッチング回路５を接地するデジタル回路用アース１１（１２，１４）とを備え、アナログ回路用アース１０とデジタル回路用アース１１（１２，１４）とは分離して接地されているものである。
【００８６】
本実施の形態のスイッチング増幅器１によれば、デルタシグマ変調回路４において入力信号をデルタシグマ変調するとともに量子化し、定電圧スイッチング回路５にデジタル信号を出力する。
【００８７】
そして、定電圧スイッチング回路５において、上記のデジタル信号に基づいて電源電圧をスイッチングする。ここで、電源電圧は高電圧であるため、電源電圧をスイッチングすることにより高調波のスイッチングノイズが発生する。
【００８８】
このように発生する高調波のスイッチングノイズの影響により、デルタシグマ変調回路４内のオペアンプ群の接地点における基準電位が変化する場合がある。
【００８９】
そこで、本実施の形態のスイッチング増幅器１では、特に、デルタシグマ変調回路におけるオペアンプ群を接地するアナログ回路用アース１０と、定電圧スイッチング回路５を接地するデジタル回路用アース１１（１２，１４）とを備え、アナログ回路用アース１０とデジタル回路用アース１１（１２，１４）とを分離して接地している。
【００９０】
すなわち、アナログ回路用アース１０により設定されるデルタシグマ変調回路４内のオペアンプ群における電位の基準点と、デジタル回路用アース１１（１２，１４）により設定される定電圧スイッチング回路５における電位の基準点とは、相互に独立したものとなっている。したがって、デルタシグマ変調回路４内のオペアンプ群における電位の基準点は、スイッチングノイズにより変化しない。
【００９１】
これにより、デルタシグマ変調回路４内のオペアンプ群は、スイッチングノイズの影響を受けることなく動作することができる。
【００９２】
それゆえ、スイッチングノイズの影響を低減し、オーディオ性能を向上することができるスイッチング増幅器１を提供することができる。
【００９３】
また、本実施の形態のスイッチング増幅器１においては、デジタル回路用アース１１は、デルタシグマ変調回路４における量子化器と、減衰調整器７と、ローパスフィルタ６とに接続されるように分岐している。
【００９４】
すなわち、デジタル回路用アース１１は、デルタシグマ変調回路４における量子化器と、減衰調整器７と、ローパスフィルタ６とを接地する。
【００９５】
すなわち、単一のデジタル回路用アース１１により、定電圧スイッチング回路５と、デルタシグマ変調回路４内の量子化器と、減衰調整器７と、ローパスフィルタ６とを接地することができる。
【００９６】
これにより、スイッチング増幅器１の配線を簡略化し、低コスト化を図ることができる。
【００９７】
また、本実施の形態のスイッチング増幅器１は、減衰調整器７を接地するデジタル回路用アース１２と、定電圧スイッチング回路５を接地するデジタル回路用アース１２とを分離して接地している。
【００９８】
すなわち、デジタル回路用アース１２により設定される定電圧スイッチング回路５における電位の基準点と、デジタル回路用アース１２により設定される減衰調整器７における電位の基準点とは相互に独立したものとなる。
【００９９】
これにより、スイッチングノイズが減衰調整器７に影響を与えることを防止することができる。
【０１００】
また、本実施の形態のスイッチング増幅器１においては、ローパスフィルタ６を接地するデジタル回路用アース１２と、定電圧スイッチング回路５を接地するデジタル回路用アース１２とは相互に分離して接地されている。
【０１０１】
すなわち、デジタル回路用アース１２により設定される定電圧スイッチング回路５における電位の基準点と、デジタル回路用アース１２により設定されるローパスフィルタ６における電位の基準点とは相互に独立したものとなる。
【０１０２】
これにより、スイッチングノイズがローパスフィルタ６に影響を与えることを防止することができる。
【０１０３】
また、本実施の形態のスイッチング増幅器１は、定電圧スイッチング回路５を接地するデジタル回路用アース１４は、減衰調整器７に接続されるように分岐している。
【０１０４】
すなわち、デジタル回路用アース１４は定電圧スイッチング回路５と減衰調整器７とを接続している。すなわち、定電圧スイッチング回路５からのスイッチングノイズは、減衰調整器７により減衰されてデルタシグマ変調回路４にフィードバックされる。
【０１０５】
したがって、スイッチングノイズがデルタシグマ変調回路４に与える影響をさらに低減することができる。
【０１０６】
また、本発明のスイッチング増幅器は、入力信号をデルタシグマ変調回路に入力するための入力信号処理回路と、入力信号をデルタシグマ変調するデルタシグマ変調回路と、その変調信号に応答して電源からの定電圧をスイッチングする定電圧スイッチング回路と、そのスイッチング出力をローパスフィルタによってアナログ変換して出力するローパスフィルタと、そのスイッチング出力を減衰調整する減衰調整器と、その減衰調整したパルス信号を入力信号と差分しデルタシグマ変調回路に入力する加算器とからなり、上記入力信号を効率よく電力増幅する、デルタシグマ変調を用いるスイッチング増幅器において、該デルタシグマ変調回路の回路アースをアナログ回路用アースとデジタル回路用アースに分離するとともに、入力信号処理回路と、デルタシグマ変調回路と、定電圧スイッチング回路と、ローパスフィルタと、減衰調整器の回路アースを纏めた後に、該アナログ回路用アースは入力信号処理回路の回路アースに接続し、該デジタル回路用アースは定電圧スイッチング回路と、ローパスフィルタと、減衰調整器の回路アースに接続する構成であってもよい。
【０１０７】
上記の構成によれば、デルタシグマ変調回路や、定電圧スイッチング回路からの大電圧のパルス信号を減衰調整器で減衰調整する。
【０１０８】
したがって、入力信号との差分を行う加算器までの帰還信号への高電圧を高周波数でスイッチングする定電圧スイッチング回路からのスイッチングノイズ等の影響を低減し、オーディオ性能を向上することができる。
【０１０９】
また、本発明のスイッチング増幅器は、入力信号をデルタシグマ変調回路に入力するための入力信号処理回路と、入力信号をデルタシグマ変調するデルタシグマ変調回路と、その変調信号に応答して電源からの定電圧をスイッチングする定電圧スイッチング回路と、そのスイッチング出力をローパスフィルタによってアナログ変換して出力するローパスフィルタと、そのスイッチング出力を減衰調整する減衰調整器と、その減衰調整したパルス信号を入力信号と差分しデルタシグマ変調回路に入力する加算器とからなり、上記入力信号を効率よく電力増幅する、デルタシグマ変調を用いるスイッチング増幅器であって、上記定電圧スイッチング回路と、ローパスフィルタと、減衰調整器との回路アースが分離されている構成であってもよい。
【０１１０】
上記の構成によれば、高電圧を高周波数でスイッチングする定電圧スイッチング回路からのスイッチングノイズが、回路アースを経由してローパスフィルタと、定電圧スイッチング回路からの大電圧のパルス信号を減衰調整する減衰調整器に直接影響を与えない。したがって、オーディオ性能を向上することができる。
【０１１１】
また、本発明のスイッチング増幅器は、入力信号をデルタシグマ変調回路に入力するための入力信号処理回路と、入力信号をデルタシグマ変調するデルタシグマ変調回路と、その変調信号に応答して電源からの定電圧をスイッチングする定電圧スイッチング回路と、そのスイッチング出力をローパスフィルタによってアナログ変換して出力するローパスフィルタと、そのスイッチング出力を減衰調整する減衰調整器と、その減衰調整したパルス信号を入力信号と差分しデルタシグマ変調回路に入力する加算器とからなり、上記入力信号を効率よく電力増幅する、デルタシグマ変調を用いるスイッチンク増幅器であって、上記定電圧スイッチング回路と減衰調整器の回路アースが共通化されている構成であってもよい。
【０１１２】
上記の構成によれば、高電圧を高周波数でスイッチングする定電圧スイッチング回路からのスイッチングノイズが、回路アースを経由して減衰調整器に入り、上記定電圧スイッチング回路からの大電圧パルス信号と共に減衰調整されて、デルタシグマ変調回路に帰還されるので、高電圧を高周波数でスイッチングする定電圧スイッチング回路からのスイッチングノイズの影響をキャンセルできる。したがって、オーディオ性能を向上することができる。
【０１１３】
【実施例】
本発明におけるスイッチング増幅器のオーディオ性能について評価を行ったので説明する。
【０１１４】
すなわち、本実施例においては、本実施の形態のスイッチング増幅器１について、無入力信号時、デルタシグマ変調回路４からの１ビット信号により、±３２Ｖの定電圧をスイッチングし、ローパスフィルタ６によりアナログ復調されて出力されるスイッチング増幅器１の出力残留ノイズを、ＦＦＴ解析した。
【０１１５】
なお、サンプリング周波数は５．６４４８ＭＨｚであり、ローパスフィルタ６としてカットオフ周波数１００ｋＨｚの４次バターワース型のものを用い、ＦＦＴ解析は５０Ｈｚ〜９６ｋＨｚ帯域で行った。また、バターワース型フィルタとは、一般的に信号通過域のゲインが最も平坦になるフィルタで、遮断周波数における傾斜が小さいフィルタである。
【０１１６】
その結果、図４に示すように、２０ｋＨｚ以下の可聴帯域において、−９６ｄＢＶ以下のノイズフロアが検出された。
【０１１７】
これに対し、図５には従来のスイッチング増幅器１００のノイズ性能を示す。従来のスイッチング増幅器１００についても、本実施の形態のスイッチング増幅器１と同様に、無入力信号時においてサンプリング周波数５．６４４８ＭＨｚとし、デルタシグマ変調回路４００からの１ビット信号により、±３２Ｖの定電圧をスイッチングし、カットオフ周波数１００ｋＨｚで４次バターワース型のローパスフィルタ６００によりアナログ復調されて出力されるスイッチング増幅器１００の出力残留ノイズを、５０Ｈｚ〜９６ｋＨｚ帯域でＦＦＴ解析した。
【０１１８】
その結果、図５に示すように、２０ｋＨｚ以下の可聴帯域において、−８２ｄＢＶ以下のノイズフロアが検出された。
【０１１９】
すなわち、２０ｋＨｚ以下の可聴帯域内において、本実施の形態のスイッチング増幅器１により、従来のスイッチング増幅器１００から残留ノイズが約１５ｄＢ低減された。
【０１２０】
【発明の効果】
本発明のスイッチング増幅器は、以上のように、上記デルタシグマ変調回路においてアナログ信号を取り扱う回路を接地する第１のアースと、上記定電圧スイッチング回路を接地する第２のアースとを備え、上記第１のアースと上記第２のアースとは分離して接地されているものである。
【０１２１】
すなわち、第１のアースにより設定されるデルタシグマ変調回路内のアナログ回路における電位の基準点と、第２のアースにより設定される定電圧スイッチング回路における電位の基準点とは、相互に独立したものとなっている。したがって、デルタシグマ変調回路内のアナログ回路における電位の基準点は、スイッチングノイズにより変化しない。
【０１２２】
それゆえ、スイッチングノイズの影響を低減し、オーディオ性能を向上することができるスイッチング増幅器を提供することができるという効果を奏する。
【０１２３】
また、本発明のスイッチング増幅器は、以上のように、上記スイッチングパルスを減衰して上記デルタシグマ変調回路に帰還させる減衰調整器と、上記スイッチングパルスの高周波成分を除去するローパスフィルタとをさらに備え、上記第２のアースは、上記デルタシグマ変調回路においてデジタル信号を取り扱う回路と、上記減衰調整器と、上記ローパスフィルタとに接続されるように分岐しているものである。
【０１２４】
すなわち、単一の第２のアースにより、定電圧スイッチング回路と、デルタシグマ変調回路内のデジタル回路と、減衰調整器と、ローパスフィルタとを接地することができる。
【０１２５】
それゆえ、スイッチング増幅器の配線を簡略化し、低コスト化を図ることができるという効果を奏する。
【０１２６】
また、本発明のスイッチング増幅器は、以上のように、上記スイッチングパルスを減衰して上記デルタシグマ変調回路に帰還させる減衰調整器と、上記減衰調整器を接地する第３のアースとを備え、上記第２のアースと、上記第３のアースとは分離して接地されているものである。
【０１２７】
すなわち、第２のアースにより設定される定電圧スイッチング回路における電位の基準点と、第３のアースにより設定される減衰調整器における電位の基準点とは相互に独立したものとなる。
【０１２８】
それゆえ、スイッチングノイズが減衰調整器に影響を与えることを防止することができるという効果を奏する。
【０１２９】
また、本発明のスイッチング増幅器は、以上のように、上記スイッチングパルスの高周波成分を除去するローパスフィルタと、上記ローパスフィルタを接地する第４のアースとを備え、上記第２のアースと、上記第４のアースとは相互に分離して接地されているものである。
【０１３０】
すなわち、第２のアースにより設定される定電圧スイッチング回路における電位の基準点と、第４のアースにより設定されるローパスフィルタにおける電位の基準点とは相互に独立したものとなる。
【０１３１】
それゆえ、スイッチングノイズがローパスフィルタに影響を与えることを防止することができるという効果を奏する。
【０１３２】
また、本発明のスイッチング増幅器は、以上のように、上記スイッチングパルスを減衰して上記デルタシグマ変調回路にフィードバックする減衰調整器をさらに備え、上記第２のアースは、上記減衰調整器に接続されるように分岐しているものである。
【０１３３】
すなわち、定電圧スイッチング回路からのスイッチングノイズは、減衰調整器により減衰されてデルタシグマ変調回路にフィードバックされる。
【０１３４】
それゆえ、スイッチングノイズがデルタシグマ変調回路に与える影響をさらに低減することができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明におけるスイッチング増幅器の実施の一形態の電気的構成を示すブロック図である。
【図２】 本発明におけるスイッチング増幅器の他の実施の形態の電気的構成を示すブロック図である。
【図３】 本発明におけるスイッチング増幅器のさらに他の実施の形態の電気的構成を示すブロック図である。
【図４】 本発明におけるスイッチング増幅器のオーディオ性能を示すグラフである。
【図５】 従来のスイッチング増幅器のオーディオ性能を示すグラフである。
【図６】 従来のスイッチング増幅器の電気的構成を示すブロック図である。
【符号の説明】
１ スイッチング増幅器
４ デルタシグマ変調回路
５ 定電圧スイッチング回路
６ ローパスフィルタ
７ 減衰調整器
１０ アナログ回路用アース（第１のアース）
１１ デジタル回路用アース（第２のアース）
１２ デジタル回路用アース（第２のアース、第３のアース、第４のアース）
１４ デジタル回路用アース（第２のアース）
Claims (5)
- 入力信号をデルタシグマ変調して量子化されたデジタル信号を出力するデルタシグマ変調回路と、上記デジタル信号に基づいて電源電圧をスイッチングしてスイッチングパルスを出力する定電圧スイッチング回路とを備えているスイッチング増幅器において、
上記デルタシグマ変調回路においてアナログ信号を取り扱う回路を接地する第１のアースと、
上記定電圧スイッチング回路を接地する第２のアースと、
上記スイッチングパルスを減衰して上記デルタシグマ変調回路に帰還させる減衰調整器と、
上記スイッチングパルスの高周波成分を除去するローパスフィルタとを備え、
上記第１のアースと上記第２のアースとは分離して接地され、かつ上記第２のアースは、上記デルタシグマ変調回路においてデジタル信号を取り扱う回路と、上記減衰調整器と、上記ローパスフィルタとに接続されるように分岐していることを特徴とするスイッチング増幅器。 - 入力信号をデルタシグマ変調して量子化されたデジタル信号を出力するデルタシグマ変調回路と、上記デジタル信号に基づいて電源電圧をスイッチングしてスイッチングパルスを出力する定電圧スイッチング回路とを備えているスイッチング増幅器において、
上記デルタシグマ変調回路においてアナログ信号を取り扱う回路を接地する第１のアースと、
上記定電圧スイッチング回路を接地する第２のアースと、
上記スイッチングパルスを減衰して上記デルタシグマ変調回路に帰還させる減衰調整器と、
上記減衰調整器を接地する第３のアースとを備え、
上記第１のアースと上記第２のアースとは分離して接地され、かつ上記第２のアースと上記第３のアースとは分離して接地されていることを特徴とするスイッチング増幅器。 - 入力信号をデルタシグマ変調して量子化されたデジタル信号を出力するデルタシグマ変調回路と、上記デジタル信号に基づいて電源電圧をスイッチングしてスイッチングパルスを出力する定電圧スイッチング回路とを備えているスイッチング増幅器において、
上記デルタシグマ変調回路においてアナログ信号を取り扱う回路を接地する第１のアースと、
上記定電圧スイッチング回路を接地する第２のアースと、
上記スイッチングパルスの高周波成分を除去するローパスフィルタと、
上記ローパスフィルタを接地する第４のアースとを備え、
上記第１のアースと上記第２のアースとは分離して接地され、かつ上記第２のアースと上記第４のアースとは相互に分離して接地されていることを特徴とするスイッチング増幅器。 - 入力信号をデルタシグマ変調して量子化されたデジタル信号を出力するデルタシグマ変調回路と、上記デジタル信号に基づいて電源電圧をスイッチングしてスイッチングパルスを出力する定電圧スイッチング回路とを備えているスイッチング増幅器において、
上記デルタシグマ変調回路においてアナログ信号を取り扱う回路を接地する第１のアースと、
上記定電圧スイッチング回路を接地する第２のアースと、
上記スイッチングパルスを減衰して上記デルタシグマ変調回路に帰還させる減衰調整器と、
上記減衰調整器を接地する第３のアースと、
上記スイッチングパルスの高周波成分を除去するローパスフィルタと、
上記ローパスフィルタを接地する第４のアースとを備え、
上記第１のアースと上記第２のアースとは分離して接地され、かつ上記第２のアースと上記第３のアースとは分離して接地され、さらに上記第２のアースと上記第４のアースとは相互に分離して接地されていることを特徴とするスイッチング増幅器。 - 入力信号をデルタシグマ変調して量子化されたデジタル信号を出力するデルタシグマ変調回路と、上記デジタル信号に基づいて電源電圧をスイッチングしてスイッチングパルスを出力する定電圧スイッチング回路とを備えているスイッチング増幅器において、
上記デルタシグマ変調回路においてアナログ信号を取り扱う回路を接地する第１のアースと、
上記定電圧スイッチング回路を接地する第２のアースと、
上記スイッチングパルスを減衰して上記デルタシグマ変調回路にフィードバックする減衰調整器とを備え、
上記第１のアースと上記第２のアースとは分離して接地され、かつ上記第２のアースは、上記減衰調整器に接続されるように分岐していることを特徴とするスイッチング増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001155879A JP3763402B2 (ja) | 2001-05-24 | 2001-05-24 | スイッチング増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001155879A JP3763402B2 (ja) | 2001-05-24 | 2001-05-24 | スイッチング増幅器 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005351062A Division JP2006081226A (ja) | 2005-12-05 | 2005-12-05 | スイッチング増幅器 |
| JP2005351064A Division JP4143640B2 (ja) | 2005-12-05 | 2005-12-05 | スイッチング増幅器 |
| JP2005351063A Division JP4143639B2 (ja) | 2005-12-05 | 2005-12-05 | スイッチング増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353750A JP2002353750A (ja) | 2002-12-06 |
| JP3763402B2 true JP3763402B2 (ja) | 2006-04-05 |
Family
ID=18999983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001155879A Expired - Fee Related JP3763402B2 (ja) | 2001-05-24 | 2001-05-24 | スイッチング増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3763402B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7817074B2 (en) | 2006-02-14 | 2010-10-19 | Panasonic Corporation | D/A converter |
| KR20100008749A (ko) | 2008-07-16 | 2010-01-26 | 삼성전자주식회사 | 스위칭 파워 증폭 장치 및 그 제어 방법 |
-
2001
- 2001-05-24 JP JP2001155879A patent/JP3763402B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002353750A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6140875A (en) | Device for amplifying digital signals | |
| US6861968B2 (en) | Signal processing system with baseband noise modulation and noise filtering | |
| KR101079813B1 (ko) | 무선통신 시스템에서 전력증폭 장치 및 방법 | |
| EP1134898A2 (en) | Carrier-dependent dithering for analog-to-digital conversion | |
| US6700518B2 (en) | Digital switching amplifier | |
| JP2007520136A (ja) | マルチビットデジタル信号をアナログ信号に変換するｄａコンバータシステムおよび方法 | |
| JP3763402B2 (ja) | スイッチング増幅器 | |
| JP4143639B2 (ja) | スイッチング増幅器 | |
| JP4143640B2 (ja) | スイッチング増幅器 | |
| JP2006081226A (ja) | スイッチング増幅器 | |
| JP3842049B2 (ja) | スイッチング増幅回路 | |
| US11109156B2 (en) | Method and apparatus for improving effective signal-to-noise ratio of analog to digital conversion for multi-band digital signal processing devices | |
| JP3681105B2 (ja) | データ処理方式 | |
| JP3527133B2 (ja) | １ビット信号再生装置 | |
| JP4021333B2 (ja) | デジタル・スイッチング増幅装置 | |
| KR101887824B1 (ko) | 아날로그 디지털 변환 장치 및 이를 포함하는 마이크 | |
| JP3625169B2 (ja) | ディジタルスイッチングアンプ | |
| EP3531555A1 (en) | Method for suppressing high frequency noise in output by a class d amplifier and class d amplifier | |
| JP3461263B2 (ja) | デルタシグマ変調増幅器 | |
| JP2008530890A (ja) | Ａｄ変換装置 | |
| US11088662B2 (en) | Digital amplifier and output device | |
| JP3506226B2 (ja) | １ビット信号再生装置 | |
| JP2002330034A (ja) | スイッチング増幅器 | |
| JP3779196B2 (ja) | デジタルスイッチング増幅器 | |
| JP6670380B2 (ja) | デジタルアンプおよび出力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051205 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060111 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |