JP6670380B2 - デジタルアンプおよび出力装置 - Google Patents

Description

本発明は、入力信号がデジタル信号であるデジタルアンプ、およびデジタルアンプを用いた出力装置に関する。

従来、オーディオ信号等を増幅するアンプでは、デルタシグマ変調を用いたデジタルアンプが一般的であった。例えば、特許文献１には、入力オーディオ信号をデルタシグマ変調して量子化出力信号を生成し、当該量子化出力信号をパルス増幅したスイッチング信号を生成するデジタルスイッチングアンプが記載されている。当該デジタルスイッチングアンプでは、スイッチング信号を帰還する帰還ループ上に、スイッチング信号を抵抗分割により減圧して帰還信号を生成している。

特許文献１に記載の構成について、図６の（ａ）を用いて説明する。図６は、従来例に係るデジタルアンプの構成を示す図である。図６の（ａ）は、従来例におけるデジタルアンプ２００の一例を示す図である。デジタルアンプ２００は、図６の（ａ）に示すように、デルタシグマ変調器２０１、スイッチング回路２０２、電源回路２０３、減衰器２４１を備えている。また、デルタシグマ変調器２０１は、積分器加算器群２１１および量子化器２１２を備えている。デジタルアンプ２００では、アナログ信号である入力信号と、スイッチング回路２０２から減衰器２４１を経て負帰還する信号線Ｓ２０６の帰還信号とが差分器に入力信号として入力される。そして、差分器が入力信号および帰還信号との差分値を求めて、信号線Ｓ２０２に差分信号を出力する。

日本国公開特許公報「特開２０００−２９５０４９号公報（２０００年１０月２０日公開）」

しかしながら、上述の従来技術では、デルタシグマ変調器２０１の前段の差分器に帰還信号を入力しなければならない。換言すると、上述の従来技術では、入力信号が、１ビット化され、ビット列の密度によって波形を表すＰＤＭ（Pulse Density Modulation）方式のデジタル信号であっても、本来不要な量子化器および標本化器が必要になる。そのため、回路構成が複雑になり、入力信号を忠実に増幅させることに対して問題がある。また、量子化器および標本化器を用いることにより、例えば５．６ＭＨｚ、１１ＭＨｚ、２２ＭＨｚといった高速サンプリング周波数では、デジタル信号処理速度に限界があるという問題もある。

続いて、入力信号がデジタル信号の場合について、図６の（ｂ）を用いて説明する。図６の（ｂ）は、従来例におけるデジタルアンプ３００の他の例を示す図である。デジタルアンプ３００は、図６の（ｂ）に示すように、パルススイッチング回路３０２および電源回路３０３を備えている。デジタルアンプ３００では、信号線Ｓ３０３の入力信号および信号線Ｓ３０４の出力信号はともにデジタル信号のため、フィードバックさせることができないという問題がある。

本発明の一態様は、前記の問題点に鑑みてなされたものであり、その目的は、デジタルアンプにおいて、入力信号がデジタル信号であっても回路構成が簡素化されており、かつフィードバックが可能な技術を提供することにある。

上記の課題を解決するために、本発明の一態様に係るデジタルアンプは、デジタル信号のパルス幅を調整するパルス幅調整回路と、上記パルス幅調整回路の出力信号を増幅するスイッチング回路と、上記スイッチング回路の出力信号に基づいてフィードバック信号を生成するフィードバック信号生成部とを備え、上記パルス幅調整回路は、上記フィードバック信号を参照して上記デジタル信号のパルス幅を調整する。

また、上記の課題を解決するために、本発明の一態様に係る出力装置は、第１のデジタル信号を増幅する第１の増幅部と、上記第１のデジタル信号とは逆位相の第２のデジタル信号を増幅する第２の増幅部と、上記第１の増幅部と上記第２の増幅部とに接続された負荷とを備え、上記第１の増幅部は、上記第１のデジタル信号のパルス幅を調整する第１のパルス幅調整回路と上記第１のパルス幅調整回路の出力信号を増幅する第１のスイッチング回路と上記第１のスイッチング回路の出力信号に基づいてフィードバック信号を生成する第１のフィードバック信号生成部とを備え、第１の上記パルス幅調整回路は、上記フィードバック信号を参照して上記デジタル信号のパルス幅を調整し、上記第２の増幅部は、上記第２のデジタル信号のパルス幅を調整する第２のパルス幅調整回路と、上記第２のパルス幅調整回路の出力信号を増幅する第２のスイッチング回路と、上記第２のスイッチング回路の出力信号に基づいてフィードバック信号を生成する第１のフィードバック信号生成部とを備え、第２の上記パルス幅調整回路は、上記フィードバック信号を参照して上記デジタル信号のパルス幅を調整する。

本発明の一態様によれば、デジタルアンプにおいて、入力信号がデジタル信号であっても回路構成が簡素化されており、かつフィードバックが可能である。

本発明の実施形態１に係るデジタルアンプの要部構成を示すブロック図である。 本発明の実施形態１、２におけるパルス幅調整回路の要部構成を示すブロック図であり、（ａ）は、パルス幅調整回路の一例の要部構成を示すブロック図であり、（ｂ）は、パルス幅調整回路の他の例の要部構成を示すブロック図である。 本発明の実施形態１、２におけるパルス幅調整回路における各信号線の波形を示す図であり、（ａ）は、図２の（ａ）に示すパルス幅調整回路における各信号線の波形を示す図であり、（ｂ）は、図２の（ｂ）に示すパルス幅調整回路における各信号線の波形を示す図である。 本発明の実施形態３に係るデジタルアンプの要部構成を示すブロック図である。 本発明の実施形態３に係るデジタルアンプをＢＴＬ接続した出力装置のブロック図である。 従来例に係るデジタルアンプの構成を示す図であり、（ａ）は、従来例におけるデジタルアンプの一例を示す図であり、（ｂ）は、従来例におけるデジタルアンプの他の例を示す図である。

〔実施形態１〕
以下、本発明の実施の形態について、詳細に説明する。

（デジタルアンプ１００）
図１は、本発明の実施形態１に係るデジタルアンプ１００の要部構成を示すブロック図である。図１に示すように、デジタルアンプ１００は、パルス幅調整回路１、スイッチング回路２、電源回路３、およびフィードバック信号生成部４を備えている。

デジタルアンプ１００には、入力信号として信号線Ｓ６のデジタル信号が入力される。デジタルアンプ１００は、入力されたデジタル信号を増幅したデジタル信号を信号線Ｓ４から出力する。図１に示すように、デジタルアンプ１００の出力側（スイッチング回路２の後段）に低周波成分を抽出するローパスフィルタ回路５（ローパスフィルタ）を接続することにより、デジタルアンプ１００は、入力されたオーディオ信号を増幅し、スピーカを駆動するためのデジタル信号として出力することができる。

パルス幅調整回路１は、デジタル信号のパルス幅を調整する。より具体的には、パルス幅調整回路１は、後述する信号線Ｓ７のフィードバック信号の信号レベルに応じて、信号線Ｓ６の入力信号のパルス幅を調整し、調整したデジタル信号を信号線Ｓ３に出力する。パルス幅調整回路１の詳しい構成については、参照する図面を替えて後述する。

スイッチング回路２は、電源回路３から出力される電源電圧に応じて、パルス幅調整回路１から出力されたデジタル信号の電圧を増幅し、信号線Ｓ４に出力する。

電源回路３は、スイッチング回路２が電圧を増幅するための電源電圧を供給するための電源回路である。

フィードバック信号生成部４は、スイッチング回路２の出力信号である信号線Ｓ４の信号に基づいて、フィードバック信号を生成し、信号線Ｓ７に出力する。より具体的には、フィードバック信号生成部４は、信号線Ｓ４の信号に応じたフィードバック信号を生成する。図３では、フィードバック信号生成部４は減衰器４１を備えており、減衰器４１によって信号線Ｓ４の信号を減衰させた信号を出力する。

なお、フィードバック信号を生成する部材は、物理的にフィードバック信号生成部４以外の部材が備えていてもよい。より具体的には、スイッチング回路２の出力信号をアナログ化する積分器、およびスイッチング回路２の出力信号を基準電圧と比較する比較器は、パルス幅調整回路１が物理的に備えていてもよい。この場合であっても、本明細書では、フィードバック信号を生成する部材は、フィードバック信号生成部４が備える、と記載する。

（パルス幅調整回路１の一例）
図２は、本発明の実施形態１、２におけるパルス幅調整回路１の要部構成を示すブロック図であり、（ａ）は、パルス幅調整回路１の一例の要部構成を示すブロック図である。パルス幅調整回路１の一例について、図２の（ａ）を用いて説明する。

図２の（ａ）に示すように、パルス幅調整回路１は、デジタルＩＣ１１、コンパレータ１２、定電流駆動回路１３、抵抗Ｒ、およびコンデンサＣを備えている。

デジタルＩＣ１１は、信号の電圧を安定させるためのバッファである。

コンパレータ１２は、信号線Ｓ１２および信号線Ｓ７によって入力される信号を入力として、入力に応じて２値（ＨおよびＬ）のデジタルパルスを出力する。コンパレータ１２の詳しい動作については、参照する図面を替えて後述する。

定電流駆動回路１３は、入力信号の電圧を、一定の電流で出力する回路である。

なお、実施形態１、２におけるパルス幅調整回路１は、図２の（ａ）には不図示であるが、信号線Ｓ７のフィードバック信号をアナログ信号化する積分要素を備えている。

パルス幅調整回路１における各信号線の波形を、図３の（ａ）に示す。図３は、本発明の実施形態１、２におけるパルス幅調整回路１における各信号線の波形を示す図であり、（ａ）は、図２の（ａ）に示すパルス幅調整回路１における各信号線の波形を示す図である。

デジタルＩＣ１１に入力された信号線Ｓ６のデジタル信号は、デジタルＩＣ１１によって２値のデジタルパルス信号として、信号線Ｓ１１に出力される。信号線Ｓ１１の信号は、抵抗Ｒ、定電流駆動回路１３、および接地されたコンデンサＣを介して、信号線Ｓ１２の信号としてコンパレータ１２に入力される。

ここで、信号線Ｓ１２の信号は、定電流駆動回路１３を介しているため、コンデンサＣの充電および放電の双方向で、図３の（ａ）に示すように、所定の傾きを有する直線のスロープを有するパルス信号となる。

（コンパレータ１２の動作）
コンパレータ１２の動作について、図３の（ａ）を用いて説明する。

上述したように、コンパレータ１２は、信号線Ｓ１２によって入力される信号、および信号線Ｓ７によって入力されるフィードバック信号を入力として、入力に応じて２値のデジタルパルスを出力する。図３の（ａ）では、フィードバック信号の電圧が電圧Ａ、電圧Ｂ、および電圧Ｃの場合を例に挙げて説明する。ただし、電圧Ａ、電圧Ｂ、および電圧Ｃの電圧値の関係は、電圧Ａ＞電圧Ｂ＞電圧Ｃであるとする。

コンパレータ１２は、信号線Ｓ１２によって入力される信号の電圧値が、信号線Ｓ７によって入力されるフィードバック信号の電圧値よりも大きい場合、Ｈを出力する。コンパレータ１２は、信号線Ｓ１２によって入力される信号の電圧値が、信号線Ｓ７によって入力されるフィードバック信号の電圧値よりも小さい場合、Ｌを出力する。そのため、フィードバック信号の電圧が電圧Ａの場合、出力信号のデューティ比は、フィードバック信号の電圧が電圧Ｂまたは電圧Ｃの場合に比べて小さくなる。一方、フィードバック信号の電圧が電圧Ｃの場合、出力信号のデューティ比は、フィードバック信号の電圧が電圧Ａまたは電圧Ｂの場合に比べて大きくなる。

〔実施形態２〕
本発明の実施形態２について、以下に説明する。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

（パルス幅調整回路１の他の例）
図２の（ｂ）は、パルス幅調整回路１の他の例の要部構成を示すブロック図である。パルス幅調整回路１の他の例について、図２の（ｂ）を用いて説明する。

図２の（ｂ）に示すように、パルス幅調整回路１は、デジタルＩＣ１１、コンパレータ１２、抵抗Ｒ、およびコンデンサＣを備えている。換言すると、図２の（ｂ）に示すパルス幅調整回路１は、図２の（ａ）に示すパルス幅調整回路１における定電流駆動回路１３を含まない構成になっている。図２の（ｂ）に示すパルス幅調整回路１における各信号線の波形について、図３の（ｂ）を用いて説明する。

図３の（ｂ）は、図２の（ｂ）に示すパルス幅調整回路１における各信号線の波形を示す図である。図３の（ｂ）に示すように、コンパレータ１２の入力のうち、フィードバック信号ではない方の信号である信号線Ｓ１２の信号は、図３の（ａ）に比べて傾きの直線性は劣っている。しかしながら、図２の（ａ）に示すパルス幅調整回路１に比べて、図２の（ｂ）に示すパルス幅調整回路１は、定電流回路の応答特性の限界がない回路が実現できる。

また、図３の（ｂ）に示すように、図２の（ｂ）に示すパルス幅調整回路１のコンパレータ１２の出力信号（信号線Ｓ３の信号）は、フィードバック信号の電圧が電圧Ａ，電圧Ｂ、および電圧Ｃの何れの場合であっても、図３の（ａ）に示す、図２の（ａ）に示すパルス幅調整回路１のコンパレータ１２の出力信号と同じ波形になる。換言すると、図２の（ａ）に示すパルス幅調整回路１および図３の（ｂ）に示すパルス幅調整回路１の基本動作は、同じである。

このように、本実施形態１、２に係るデジタルアンプ１００は、入力されたデジタル信号を処理する構成（例えば、ＤＳＰ（Digital Signal Processor）、ＦＰＧＡ（Field Programmable Gate Arrays））や、量子化する構成を備えることなく、入力されたデジタル信号を増幅することができる。換言すると、デジタルアンプ１００は、簡素化された回路構成および低コストのデジタルアンプを実現することができる。

また、デジタルアンプ１００は、上述したデジタル信号を処理する構成を備えていないため、入力されたデジタル信号をより忠実に増幅することができる。

また、デジタルアンプ１００は、簡素化された回路構成であるため、スイッチング回路２を構成する化合物半導体パワーＦＥＴ素子の高速スイッチング特性を生かしたデジタルアンプを実現することができる。

また、デジタルアンプ１００は、スイッチング回路２の出力信号に基づいて生成されたフィードバック信号を参照し、出力するデジタル信号のパルス幅を調整する。そのため、デジタルアンプ１００は、入力がデジタル信号であってもフィードバックが可能なデジタルアンプを実現することができる。

また、デジタルアンプ１００は、出力するデジタル信号をアナログ化してフィードバック信号を生成する積分要素を更に備えている。そして、デジタルアンプ１００は、積分要素によってアナログ化されたフィードバック信号の信号レベルに応じてデジタル信号のパルス幅を調整する。そのため、デジタルアンプ１００は、入力がデジタル信号であっても適切にフィードバックが可能なデジタルアンプを実現することができる。

また、デジタルアンプ１００は、出力信号のデューティ比が増大した場合に、フィードバックにより出力信号のデューティ比を低下させる。そのため、デジタルアンプ１００は、ひずみ率や残留雑音を低減させることができる。

また、デジタルアンプ１００は、スイッチング回路２の後段にローパスフィルタ回路５を備えている。そのため、デジタルアンプ１００は、スピーカを振動させるオーディオのアンプとして用いることができる。

〔実施形態３〕
本発明の実施形態３について、図４および図５に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

（デジタルアンプ１００ａ）
図４は、本発明の実施形態３に係るデジタルアンプ１００ａの要部構成を示すブロック図である。図４に示すように、デジタルアンプ１００ａは、パルス幅調整回路１ａ、スイッチング回路２ａ、フィードバック信号生成部４、デッドタイム発生器６、可変電圧源１０１、減衰器１０２、電流監視回路１０３、誤差アンプ１０４、および積分器１０５を備えている。

パルス幅調整回路１ａは、上述したパルス幅調整回路１から積分要素を除いた構成である。

スイッチング回路２ａは、ゲート駆動回路２１を備え、２つのＦＥＴを駆動することにより、増幅したデジタル信号を出力する。

フィードバック信号生成部４は、上述した実施形態１におけるフィードバック信号生成部４と同じ構成であるため、説明を省略する。

デッドタイム発生器６は、スイッチング回路２ａの２つのＦＥＴを駆動するタイミングを調整するためのデッドタイムを発生させる。

可変電圧源１０１は、スイッチング回路２ａが電圧を増幅するための電源電圧および後述する誤差アンプ１０４の基準電圧を供給するための電圧源である。可変電圧源１０１を可変することにより、スイッチング回路２ａの出力電圧を調整する。

減衰器１０２は、後述する誤差アンプ１０４の基準電圧を調整するための減衰器である。

電流監視回路１０３は、スイッチング回路２ａの２つのＦＥＴに流れる電流を監視する保護回路である。

誤差アンプ１０４は、スイッチング回路２ａの出力信号を基準電圧と比較し、スイッチング回路２ａの出力信号が基準電圧より高い場合にＨを出力し、スイッチング回路２ａの出力信号が基準電圧より低い場合にＬを出力する。

積分器１０５は、誤差アンプ１０４の出力信号を積分する積分要素である。また、積分器１０５には、出力する信号のノイズを抑えるために、後述するディザ発生回路６４が出力するディザ信号が入力される。

また、デジタルアンプ１００ａには、図４に示すように、出力側にローパスフィルタ回路５、入力側に差動レシーバ６１、差動レシーバ６２、デジタルサンプリング６３、およびディザ発生回路６４が接続されている。

ローパスフィルタ回路５は、インダクタおよびコンデンサによって構成され、実施形態１におけるローパスフィルタ回路５と同様の機能を有する。

差動レシーバ６１には、入力信号のデジタル信号が２本の信号線で入力され、当該２本の信号線の差に応じてデジタル信号を出力する。

差動レシーバ６２には、クロック信号が２本の信号線で入力され、当該２本の信号線の差に応じてクロック信号を出力する。

デジタルサンプリング６３には、差動レシーバ６１が出力するデジタル信号および差動レシーバ６２が出力するクロック信号が入力され、当該デジタル信号およびクロック信号に応じたデジタルサンプリングを行う。

ディザ発生回路６４は、デジタルアンプ１００ａが出力する信号のノイズを抑えるためのディザ信号を出力する。

（ＢＴＬ接続）
デジタルアンプ１００ａを２つ用いてＢＴＬ接続（Bridged Transformer less接続、ブリッジ接続）することによって出力装置１２０を実現した場合について、図５を用いて説明する。図５は、本発明の実施形態３に係るデジタルアンプ１００ａをＢＴＬ接続した出力装置１２０のブロック図である。

図５に示すように、出力装置１２０では、デジタルアンプ１００ａ１（第１の増幅部）およびデジタルアンプ１００ａ２（第２の増幅部）のそれぞれに対して、デジタルサンプリング６３の出力およびディザ発生回路６４の出力が入力される。また、デジタルアンプ１００ａ１およびデジタルアンプ１００ａ２のそれぞれ出力側には、ローパスフィルタ回路５Ａおよびローパスフィルタ回路５Ｂが接続されており、ローパスフィルタ回路５Ａおよびローパスフィルタ回路５Ｂの出力側にはスピーカ７０（負荷）が接続されている。出力装置１２０では、入力されたデジタル信号であるオーディオ信号を増幅して、スピーカ７０から音声出力することができる。

出力装置１２０では、デジタルサンプリング６３は、デジタルアンプ１００ａ１に対して、正相の信号を出力し、デジタルアンプ１００ａ２に対して、デジタルアンプ１００ａ１に出力した信号とは逆の逆位相の信号を出力する。この構成により、デジタルアンプ１００ａ１およびデジタルアンプ１００ａ２のそれぞれの出力信号のＤＣ成分を打ち消し合うことができる。

ディザ発生回路６４は、デジタルアンプ１００ａ１およびデジタルアンプ１００ａ２に対して、同相の信号を出力する。この構成により、デジタルアンプ１００ａ１およびデジタルアンプ１００ａ２のそれぞれのディザ信号も、出力で打ち消し合うことができる。

このように、本実施形態に係る出力装置１２０では、デジタルアンプ１００ａ１およびデジタルアンプ１００ａ２はＢＴＬ接続されている。そのため、出力装置１２０は、出力電圧が２倍になるデジタルアンプを実現することができる。

また、デジタルアンプ１００ａは、スイッチング回路２ａの出力電圧を基準電圧と比較する誤差アンプ１０４を更に備えており、積分器１０５は、誤差アンプ１０４の出力信号を積分することによってフィードバック信号を生成する。そのため、デジタルアンプ１００ａは、スイッチング回路２の出力信号におけるノイズを適切に除去することができる。

〔まとめ〕
本発明の態様１に係るデジタルアンプ（１００、１００ａ）は、デジタル信号のパルス幅を調整するパルス幅調整回路（１、１ａ）と、上記パルス幅調整回路の出力信号を増幅するスイッチング回路（２、２ａ）と、上記スイッチング回路の出力信号に基づいてフィードバック信号を生成するフィードバック信号生成部（４）とを備え、上記パルス幅調整回路は、上記フィードバック信号を参照して上記デジタル信号のパルス幅を調整する。

上記の構成によれば、デジタルアンプは、簡素化された回路構成および低コストのデジタルアンプを実現することができる。また、デジタルアンプは、入力されたデジタル信号をより忠実に増幅することができる。また、デジタルアンプは、スイッチング回路２を構成する化合物半導体パワーＦＥＴ素子の高速スイッチング特性を生かしたデジタルアンプを実現することができる。入力がデジタル信号であってもフィードバックが可能なデジタルアンプを実現することができる。

本発明の態様２に係るデジタルアンプにおいて、上記態様１における上記フィードバック信号生成部は、上記スイッチング回路の出力信号をアナログ化することによって上記フィードバック信号を生成する積分器（１０５）を備え、上記パルス幅調整回路は、上記フィードバック信号の信号レベルに応じて上記デジタル信号のパルス幅を調整してもよい。

上記の構成によれば、デジタルアンプは、入力がデジタル信号であっても適切にフィードバックが可能なデジタルアンプを実現することができる。

本発明の態様３に係るデジタルアンプにおいて、上記態様２における上記フィードバック信号生成部は、上記スイッチング回路の出力信号を基準電圧と比較する比較器（誤差アンプ１０４）を更に備え、上記積分器は、上記比較器の出力信号を積分することによって上記フィードバック信号を生成してもよい。

上記の構成によれば、スイッチング回路の出力信号におけるノイズを適切に除去することができる。

本発明の態様４に係るデジタルアンプにおいて、上記態様１〜３の何れかにおける上記パルス幅調整回路は、上記スイッチング回路の出力信号のデューティ比が増大した場合に、当該パルス幅調整回路の出力信号のデューティ比を低下させるよう構成されていてもよい。

上記の構成によれば、デジタルアンプは、ひずみ率や残留雑音を低減させることができる。

本発明の態様５に係るデジタルアンプは、上記態様１〜４の何れかにおいて、上記スイッチング回路の後段にローパスフィルタ（ローパスフィルタ回路５）を更に備えていてもよい。

上記の構成によれば、スピーカを振動させるオーディオのアンプとして用いることができる。

本発明の態様６に係る出力装置（１２０）は、第１のデジタル信号を増幅する第１の増幅部（デジタルアンプ１００ａ１）と、上記第１のデジタル信号とは逆位相の第２のデジタル信号を増幅する第２の増幅部（デジタルアンプ１００ａ２）と、上記第１の増幅部と上記第２の増幅部とに接続された負荷（スピーカ７０）と、を備え、上記第１の増幅部は、上記第１のデジタル信号のパルス幅を調整する第１のパルス幅調整回路と、上記第１のパルス幅調整回路の出力信号を増幅する第１のスイッチング回路と、上記第１のスイッチング回路の出力信号に基づいてフィードバック信号を生成する第１のフィードバック信号生成部とを備え、第１の上記パルス幅調整回路は、上記フィードバック信号を参照して上記デジタル信号のパルス幅を調整し、上記第２の増幅部は、上記第２のデジタル信号のパルス幅を調整する第２のパルス幅調整回路と、上記第２のパルス幅調整回路の出力信号を増幅する第２のスイッチング回路と、上記第２のスイッチング回路の出力信号に基づいてフィードバック信号を生成する第１のフィードバック信号生成部とを備え、第２の上記パルス幅調整回路は、上記フィードバック信号を参照して上記デジタル信号のパルス幅を調整する。

上記の構成によれば、出力装置は、出力電圧が２倍になるデジタルアンプを実現することができる。

本発明の一実施形態は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の一実施形態の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。

１、１ａ パルス幅調整回路
２、２ａ スイッチング回路
３ 電源回路
４ フィードバック信号生成部
５、５Ａ、５Ｂ ローパスフィルタ回路（ローパスフィルタ）
１２ コンパレータ
１３ 定電流駆動回路
４１ 減衰器
７０ スピーカ（負荷）
１０４ 誤差アンプ（比較器）
１０５ 積分器
１００、１００ａ デジタルアンプ
１００ａ１ デジタルアンプ（第１の増幅部）
１００ａ２ デジタルアンプ（第２の増幅部）
１２０ 出力装置

Claims (4)

1. デジタル信号のパルス幅を調整するパルス幅調整回路と、
   上記パルス幅調整回路の出力信号を増幅するスイッチング回路と、
   上記スイッチング回路の出力信号に基づいてフィードバック信号を生成するフィードバック信号生成部とを備え、
   上記パルス幅調整回路は、上記フィードバック信号を参照して上記フィードバック信号の信号レベルに応じて上記デジタル信号のパルス幅を調整し、
   上記フィードバック信号生成部は、上記スイッチング回路の出力信号をアナログ化することによって上記フィードバック信号を生成する積分器、および上記スイッチング回路の出力信号を基準電圧と比較する比較器を備え、
   上記積分器は、上記比較器の出力信号を積分することによって上記フィードバック信号を生成する
   ことを特徴とするデジタルアンプ。
2. 上記パルス幅調整回路は、上記スイッチング回路の出力信号のデューティ比が増大した場合に、当該パルス幅調整回路の出力信号のデューティ比を低下させるよう構成されている
   ことを特徴とする請求項１に記載のデジタルアンプ。
3. 上記スイッチング回路の後段にローパスフィルタを更に備えていることを特徴とする請求項１又は２に記載のデジタルアンプ。
4. 第１のデジタル信号を増幅する第１の増幅部と、
   上記第１のデジタル信号とは逆位相の第２のデジタル信号を増幅する第２の増幅部と、
   上記第１の増幅部と上記第２の増幅部とに接続された負荷と、
   を備え、
   上記第１の増幅部は、
   上記第１のデジタル信号のパルス幅を調整する第１のパルス幅調整回路と、
   上記第１のパルス幅調整回路の出力信号を増幅する第１のスイッチング回路と、
   上記第１のスイッチング回路の出力信号に基づいて第１のフィードバック信号を生成する第１のフィードバック信号生成部とを備え、
   第１の上記パルス幅調整回路は、上記第１のフィードバック信号を参照して上記第１のフィードバック信号の信号レベルに応じて上記第１のデジタル信号のパルス幅を調整し、
   上記第１のフィードバック信号生成部は、上記第１のスイッチング回路の出力信号をアナログ化することによって上記第１のフィードバック信号を生成する第１の積分器、および上記第１のスイッチング回路の出力信号を第１の基準電圧と比較する第１の比較器を備え、
   上記第１の積分器は、上記第１の比較器の出力信号を積分することによって上記第１のフィードバック信号を生成し、
   上記第２の増幅部は、
   上記第２のデジタル信号のパルス幅を調整する第２のパルス幅調整回路と、
   上記第２のパルス幅調整回路の出力信号を増幅する第２のスイッチング回路と、
   上記第２のスイッチング回路の出力信号に基づいて第２のフィードバック信号を生成する第２のフィードバック信号生成部とを備え、
   第２の上記パルス幅調整回路は、上記第２のフィードバック信号を参照して上記第２のフィードバック信号の信号レベルに応じて上記第２のデジタル信号のパルス幅を調整し、
   上記第２のフィードバック信号生成部は、上記第２のスイッチング回路の出力信号をアナログ化することによって上記第２のフィードバック信号を生成する第２の積分器、および上記第２のスイッチング回路の出力信号を第２の基準電圧と比較する第２の比較器を備え、
   上記第２の積分器は、上記第２の比較器の出力信号を積分することによって上記第２のフィードバック信号を生成する
   ことを特徴とする出力装置。