JP3369503B2 - ディジタルスイッチングアンプ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、オーディオ信号等
のアナログ信号を増幅するパルス増幅器に関するもので
あり、特にデルタシグマ変調によって得られる量子化出
力信号を、スイッチング制御信号としてパルス増幅する
回路に関するものである。

【０００２】

【従来の技術】従来、デルタシグマ変調によって得られ
る量子化出力信号を、スイッチング制御信号としてパル
ス増幅を行う場合、図１３に示す構成のディジタルスイ
ッチングアンプが一般的であった。

【０００３】図１３に示すように、ディジタルスイッチ
ングアンプ１１１では、入力端子１に入力されたオーデ
ィオ信号などの入力信号（入力オーディオ信号）Ｓ１
と、帰還ループ１３によって負帰還された帰還信号（量
子化出力信号Ｓ３）とを入力として、差分器８でこれら
二信号の差分信号Ｓ８を求める。積分器・加算器群２
で、この差分信号Ｓ８を積分した後、加算して、ノイズ
シェーピングし、量子化器３で加算された差分積分信号
の極性を判定して“１”または“０”の量子化出力信号
Ｓ３（ディジタル信号）に変換する。つづいて、定電圧
電源５よって定電圧Ｖのかかったパルス増幅器４で、積
分器・加算器群２および量子化器３によってデルタシグ
マ変調して得られた量子化出力信号Ｓ３をスイッチング
制御信号として電力増幅し、得られたパルス増幅信号Ｓ
４を出力端子１０へ出力する。

【０００４】これにより、本発明の説明図である図２に
示すように、上記従来のディジタルスイッチングアンプ
１１１によれば、波形ｐ１の１ビット信号の量子化出力
信号（図２（ａ））が、波形ｐ２のパルス増幅信号（図
２（ｂ））にパルス増幅される。ここで、図２（ａ）に
示すように、波形ｐ１は１サンプル周期に“１”が一つ
立った後、１サンプル周期に“１”が二つ連続して立っ
たパルス波形である。そして、図２（ｂ）に示すよう
に、この波形ｐ１がパルス増幅された波形ｐ２では、２
つのパルスの面積比が１：２となる。すなわち、忠実な
音声出力を達成するにはパルス増幅器４の動作中、パル
ス増幅器４に供給される電力の定電圧Ｖが一定電圧に強
固に維持される必要がある。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来のディジタルスイッチングアンプ１１１には、パルス
増幅器４に供給される定電圧Ｖに、ノイズ成分の原因と
なるリプルや外来ノイズが含まれている。

【０００６】そして、例えば、定電圧電源５からリプル
を含む定電圧Ｖａ（波形ｐ３）が加えられた場合（図１
４（ａ））、リプルの影響を受けて１ビット信号の電力
成分が正確に増幅できず、波高値が乱れ、電力成分が不
正確な波形ｐ４のようなパルス増幅信号Ｓ４ａが出力さ
れる（図１４（ｂ））。ここで、図１４（ｂ）に示すよ
うに、パルス増幅信号Ｓ４ａの波形ｐ４では、１：２と
なるはずの二つのパルスの面積比が、０．９：１．９と
なっている。すなわち、定電圧Ｖａにリプルが加わった
ため、１ビット信号が持つ電力成分の情報に狂いが生じ
ている。

【０００７】また、定電圧電源５から外来ノイズが混入
した定電圧Ｖｂ（波形ｐ５）が加えられた場合（図１４
（ｃ））、外来ノイズの影響を受けて１ビット信号の電
力成分が正確に増幅できず、波高値が乱れた波形ｐ６の
ようなパルス増幅信号Ｓ４ｂが出力される（図１４
（ｄ））。

【０００８】このように、デルタシグマ変調によって得
られる量子化出力信号を、スイッチング制御信号として
パルス増幅を行うと、パルス増幅器に供給される定電圧
Ｖに含まれるリプルや外来ノイズにより、パルス増幅さ
れたパルス増幅信号にＳ／Ｎ劣化を生じる。そして、こ
れを回避するためには、高精度な定電圧電源が必要とな
る。

【０００９】さらに、パルス増幅信号Ｓ４は、パルス増
幅器４で、量子化出力信号Ｓ３をスイッチング制御信号
として電力増幅されるため、パルス増幅信号Ｓ４ｃ（波
形ｐ７）のような波形なまり（図１４（ｅ））が生じる
ことは不可避である。

【００１０】加えて、上記従来のディジタルスイッチン
グアンプ１１１は、 大音量のオーディオ信号が入力さ
れた時、パルス増幅器４に電力を供給する定電圧電源５
の負荷が大きくなり、電源回路（図示しない）のトラン
スレギュレーションによって定電圧Ｖつまり波高値その
ものが変動する。

【００１１】本発明は、上記の問題点を解決するために
なされたもので、その目的は、パルス増幅器にかかる定
電圧に含まれるリプルや外来ノイズなどによるＳ／Ｎ劣
化を抑制するとともに、定電圧の電圧値変化に対しても
安定して、量子化出力信号をスイッチング制御信号とし
てパルス増幅を行うことができるディジタルスイッチン
グアンプを提供することにある。

【００１２】

【課題を解決するための手段】請求項１のディジタルス
イッチングアンプは、上記の課題を解決するために、入
力オーディオ信号をデルタシグマ変調して量子化出力信
号を生成するデルタシグマ変調部と、該量子化出力信号
に基づいて定電圧印加をスイッチングすることにより前
記量子化出力信号をパルス増幅したスイッチング信号を
生成する電力増幅部とを有するディジタルスイッチング
アンプにおいて、上記スイッチング信号を上記デルタシ
グマ変調部へ帰還する帰還ループ上に、該スイッチング
信号を抵抗分割により減圧して帰還信号を生成する減圧
部が設けられていることを特徴としている。

【００１３】上記の構成により、Ｓ／Ｎを確保すべきス
イッチング信号を、抵抗分割によって減圧して帰還信号
とし、帰還ループによりデルタシグマ変調部の入力側へ
負帰還する。なお、量子化出力信号およびスイッチング
信号は、２値でもよく、多値であってもよい。

【００１４】これにより、スイッチング信号は、単に抵
抗分割によって減圧されるだけであるため、電力増幅部
に加えられる定電圧に含まれるリプルや外来ノイズなど
に起因するスイッチング信号の波形の変形を、そのまま
の形で帰還させることができる。よって、スイッチング
信号の波形の変形を、波形なまりも含めて打ち消すよう
にノイズシェーピングを行うことができる。

【００１５】したがって、１ビット信号の量子化出力信
号をスイッチング制御信号として、スイッチング信号を
正確に電力増幅することができる。その結果、スイッチ
ング信号は、ノイズ成分の少ないＳ／Ｎの確保されたも
のとなる。また、そのために要する部材は単なる抵抗分
割で十分であるため、簡易な回路構成にすることができ
る。

【００１６】請求項２のディジタルスイッチングアンプ
は、上記の課題を解決するために、請求項１の構成に加
えて、上記減圧部の減圧比は、可変であるとともに、上
記電力増幅部に加えられる定電圧の電圧値変化に応じて
上記帰還信号の波高値を一定に維持するように制御され
ることを特徴としている。

【００１７】上記の構成により、請求項１の構成による
作用に加えて、上記電力増幅部に加えられる定電圧の電
圧値変化に応じて、上記帰還信号の波高値を一定に維持
するように、デルタシグマ変調の発振限界に影響を及ぼ
さない範囲で上記減圧部の減圧比を変更する。

【００１８】これにより、帰還信号の波高値が下がる
と、入力信号に対する発振限界が低くなり、安定したデ
ルタシグマ変調が不可能になるという状況を回避するこ
とができる。

【００１９】したがって、上記電力増幅部に加えられる
定電圧の電圧値が多少変化しても、帰還信号の波高値を
高く一定に維持して、安定したデルタシグマ変調を行う
ことができるため、高精度な定電圧電源を必要とするこ
となく、単なる電源トランスのような非安定化電源でも
電力増幅器に定電圧を加えることができる。

【００２０】請求項３のディジタルスイッチングアンプ
は、上記の課題を解決するために、請求項２の構成に加
えて、上記定電圧の電圧値変化を検出する電源特性検出
部が設けられていることを特徴としている。

【００２１】上記の構成により、請求項２の構成による
作用に加えて、上記電源特性検出部によって検出された
上記定電圧の電圧値変化に基づいて、上記帰還信号の波
高値を高く一定に維持するように、デルタシグマ変調の
発振限界に影響を及ぼさない範囲で上記減圧部の減圧比
を変更することができる。

【００２２】請求項４のディジタルスイッチングアンプ
は、上記の課題を解決するために、請求項３の構成に加
えて、上記電源特性検出部は、上記電圧値、あるいは上
記電力増幅器を介して負荷へ供給される電流値に基づい
て、上記定電圧の電圧値変化を検出することを特徴とし
ている。

【００２３】上記の構成により、請求項３の構成による
作用に加えて、上記定電圧の電圧値変化を検出する上記
電源特性検出部として、電圧値を検出する電圧検出器、
あるいは電力増幅器を介して負荷へ供給される電流値を
検出する電流検出器のどちらかを設けることができる。

【００２４】よって、電圧検出器と電流検出器とから、
上記電源特性検出部としてより適当なものを適宜選択す
ることができる。

【００２５】請求項５のディジタルスイッチングアンプ
は、上記の課題を解決するために、請求項２の構成に加
えて、上記定電圧は電圧値が可変の定電圧電源により印
加され、該電圧値は上記減圧部の減圧比とともに電圧値
制御部によって制御されることを特徴としている。

【００２６】上記の構成により、請求項２の構成による
作用に加えて、上記電圧値制御部は、上記定電圧の電圧
値を制御すると同時に、帰還信号の波高値を高く一定に
維持するように、上記減圧部の減圧比を制御することが
できる。

【００２７】これにより、上記電力増幅部に加える定電
圧の電圧値を変化させても、安定したデルタシグマ変調
を行うことができる。

【００２８】したがって、電力増幅部に加える定電圧の
電圧値を変化させて、ディジタルスイッチングアンプの
再生音量を変化させることができる。

【００２９】請求項６のディジタルスイッチングアンプ
は、上記の課題を解決するために、入力オーディオ信号
をデルタシグマ変調して量子化出力信号を生成するデル
タシグマ変調部と、該量子化出力信号に基づいて定電圧
印加をスイッチングすることによりパルス増幅したスイ
ッチング信号を生成する電力増幅部とを有するディジタ
ルスイッチングアンプにおいて、上記電力増幅部に加え
られる定電圧中のノイズ成分を上記デルタシグマ変調部
へ帰還する帰還ループ上に、該ノイズ成分のみを抽出
し、抵抗分割により減圧して帰還信号を生成する減圧部
が設けられていることを特徴としている。

【００３０】上記の構成により、電力増幅器に供給され
る定電圧のノイズ成分のみを抽出し、抵抗分割により減
圧して帰還信号とし、帰還ループによりデルタシグマ変
調部の入力側へ負帰還する。なお、量子化出力信号およ
びスイッチング信号は、２値でもよく、多値であっても
よい。

【００３１】これにより、Ｓ／Ｎを確保すべきスイッチ
ング信号の波形の変形の原因である電力増幅部に加えら
れる定電圧に含まれるリプルや外来ノイズなどを、その
ままの形で抽出し、帰還させることができる。よって、
スイッチング信号の波形の変形を、波形なまりも含めて
打ち消すようにノイズシェーピングを行うことができ
る。

【００３２】したがって、１ビット信号の量子化出力信
号をスイッチング制御信号として、スイッチング信号を
正確に電力増幅することができる。その結果、スイッチ
ング信号は、ノイズ成分の少ないＳ／Ｎの確保されたも
のとなる。また、そのために要する部材は単なる抵抗分
割とコンデンサで十分であるため、簡易な回路構成にす
ることができる。

【００３３】請求項７のディジタルスイッチングアンプ
は、上記の課題を解決するために、入力オーディオ信号
をデルタシグマ変調して量子化出力信号を生成するデル
タシグマ変調部と、該量子化出力信号に基づいて定電圧
印加をスイッチングすることによりパルス増幅したスイ
ッチング信号を生成する電力増幅部とを有するディジタ
ルスイッチングアンプにおいて、上記入力オーディオ信
号の振幅を制御する入力信号可変部と、上記定電圧の電
圧レベルを設定する電圧値制御部と、上記スイッチング
信号を上記デルタシグマ変調部へ帰還する帰還ループ上
に設けられ該スイッチング信号の振幅を減圧して帰還信
号を生成する減圧部とを備えるとともに、これら入力信
号可変部、電圧値制御部、減圧部を連動して制御する制
御部を備えていることを特徴としている。

【００３４】上記の構成により、入力オーディオ信号の
変化に連動して、電力増幅部に供給する定電圧の電圧レ
ベルを設定すると同時に、デルタシグマ変調部への帰還
信号の波高値を一定に維持するように適切に制御するこ
とができる。したがって、出力電圧を増減させても、常
に、電力効率に優れノイズレベルを低減した設定におい
て、電力増幅を行うことができる。

【００３５】

【発明の実施の形態】〔実施の形態１〕 本発明の一実施の形態について図１および図２に基づい
て説明すれば、以下のとおりである。

【００３６】図１に示すように、本実施の形態にかかる
デルタシグマ変調を応用したディジタルスイッチングア
ンプ１０１は、差分器８と、積分器・加算器群２と、量
子化器３と、パルス増幅器（電力増幅部）４と、定電圧
電源５と、減衰器（減圧部）６とを備えて構成されてい
る。なお、積分器・加算器群２と、量子化器３とからデ
ルタシグマ変調部ＡＤ１が構成されている。

【００３７】上記ディジタルスイッチングアンプ１０１
は、パルス増幅器４の出力信号から高域成分を除去する
ローパスフィルタ（図示しない）と、ローパスフィルタ
の出力信号を音声出力するスピーカ等の音声信号出力部
（図示しない）とをさらに備えたオーディオ信号再生装
置に適用することができる。

【００３８】上記差分器８は、入力端子１に入力された
オーディオ信号などの入力信号（入力オーディオ信号）
Ｓ１と、帰還ループ１２によってパルス増幅器４から減
衰器６を経て負帰還する帰還信号Ｓ６とを入力信号とし
て、これら二信号の差分値を求めて、差分信号Ｓ８を積
分器・加算器群２へ出力する。なお、上記の入力信号Ｓ
１は、アナログオーディオ信号であっても、ディジタル
オーディオ信号であってもよい。さらに、上記の入力信
号Ｓ１は、１ビットのディジタルオーディオ信号であっ
てもよい。

【００３９】上記積分器・加算器群２は、高次の積分器
であり、差分器８で得られた差分信号Ｓ８を積分して、
加算し、差分積分加算信号Ｓ２を量子化器３へ出力す
る。

【００４０】上記量子化器３は、積分器・加算器群２で
生成された差分積分加算信号Ｓ２の極性を判定して、２
値（１ビット）の量子化出力信号Ｓ３（ディジタル信
号）に変換する。ここで、量子化器３の量子化閾値は、
想定されるサンプリング周波数に対して最適に設定され
ている。また、量子化器３はクロック信号に対応して作
動する。

【００４１】上記パルス増幅器４は、量子化出力信号Ｓ
３をスイッチング制御信号として高速にスイッチングす
ることにより、定電圧電源５から加えられる定電圧Ｖに
よって、電力増幅する高速スイッチングパルス増幅器で
ある。上記パルス増幅器４は、量子化出力信号Ｓ３をス
イッチング制御信号として電力増幅し、パルス増幅信号
（スイッチング信号）Ｓ４１を出力端子１０および帰還
ループ１２へ出力する。

【００４２】上記定電圧電源５は、パルス増幅器４に一
定の電圧を加える電源である。この電圧により、パルス
増幅器４における増幅の量が決定される。

【００４３】上記減衰器６は、直列に接続された二つの
抵抗６ｐ，６ｓからなっており、帰還ループ１２上に設
けられている。上記抵抗６ｐは、一端が帰還ループ１２
の入力側（パルス増幅器４の出力端）に導通しており、
他端が抵抗６ｓと接続されている。上記抵抗６ｓは、抵
抗６ｐと接続された一端の反対端が接地されている。そ
して、抵抗６ｐおよび抵抗６ｓの連結部位が帰還ループ
１２の出力側（差分器８の入力端）に導通されている。

【００４４】これにより、上記減衰器６は、帰還ループ
１２上に設けられ、パルス増幅器４から出力されたパル
ス増幅信号Ｓ４１を減衰して、帰還信号Ｓ６を差分器８
へ負帰還する。ここで、抵抗６ｐ，６ｓの抵抗値は、パ
ルス増幅器４における増幅の量すなわち定電圧Ｖに応じ
た減圧比となるように適宜設定される。なお、減衰器６
および帰還ループ１２の詳細については後述する。

【００４５】以上のように構成されたディジタルスイッ
チングアンプ１０１の動作を説明すると、つぎのとおり
である。

【００４６】上記ディジタルスイッチングアンプ１０１
では、入力端子１に入力されたオーディオ信号などの入
力信号Ｓ１と、帰還ループ１２によって減衰器６を経て
負帰還された帰還信号Ｓ６とを入力して、差分器８でこ
れら二信号の差分信号Ｓ８を求める。積分器・加算器群
２で、この差分信号Ｓ８を積分した後、加算して、ノイ
ズシェーピングし、量子化器３で加算された差分積分信
号の極性を判定して“１”または“０”の量子化出力信
号Ｓ３に変換する。つづいて、デルタシグマ変調して得
られた量子化出力信号Ｓ３をスイッチング制御信号とし
て、定電圧電源５によって定電圧Ｖが加えられたパルス
増幅器４で電力増幅し、得られたパルス増幅信号Ｓ４１
を出力端子１０へ出力する。

【００４７】なお、スイッチング周波数すなわち１ビッ
ト信号のサンプリング周波数は、所望の周波数特性、ダ
イナミックレンジを得るために、例えば、16×44.1kHz
＝0.7056MHz 、32×44.1kHz ＝1.4112MHz 、64×44.1kH
z ＝2.8224MHz に設定することができる。

【００４８】ここで、上記の減衰器６の動作を説明する
と、つぎのとおりである。

【００４９】上記パルス増幅器４は、定電圧電源５から
定電圧Ｖとして、リプルを含む定電圧Ｖａ（図１４
（ａ）波形ｐ３）が供給されることがある。この場合、
リプルの影響を受けて１ビット信号の波高値が乱れて、
パルスの面積に狂いが生じるため、電力成分が不正確な
パルス増幅信号（図１４（ｂ）波形ｐ４）Ｓ４ａが、パ
ルス増幅信号Ｓ４１として出力される。

【００５０】また、上記パルス増幅器４は、定電圧電源
５からの定電圧Ｖに外来ノイズが混入した定電圧Ｖｂ
（図１４（ｃ）波形ｐ５）が供給されることがある。こ
の場合、外来ノイズの影響を受けて１ビット信号の電力
成分が正確に増幅できず、パルス増幅信号Ｓ４１とし
て、波高値が乱れたパルス増幅信号Ｓ４ｂ（図１４
（ｄ）波形ｐ６）が出力される。

【００５１】さらに、上記パルス増幅器４により電力増
幅されたパルス増幅信号Ｓ４１には、パルス増幅信号Ｓ
４ｃ（図１４（ｅ）波形ｐ７）のような波形なまりが生
じる。

【００５２】そこで、ディジタルスイッチングアンプ１
０１では、上記のようなスイッチング波形に含まれるノ
イズ成分を打ち消すために、デルタシグマ変調部ＡＤ１
とパルス増幅器４を含む帰還ループ１２を設けている。

【００５３】そして、Ｓ／Ｎを確保すべきパルス増幅器
４から出力されたパルス増幅信号Ｓ４１を、減衰器６で
二つの抵抗６ｐ，６ｓの抵抗分割によって減圧した帰還
信号Ｓ６を、帰還ループ１２によりデルタシグマ変調部
ＡＤ１の入力側へ負帰還する。

【００５４】このように、減衰器６は、単に抵抗分割に
よって減圧するため、パルス増幅器４で受けるリプルや
外来ノイズなどによる、パルス増幅信号Ｓ４１の変形
を、そのままの形で帰還させることができる。

【００５５】よって、パルス増幅器４でパルス増幅され
た１ビット信号に含まれるノイズ成分を、波形なまりも
含めて打ち消すようにノイズシェーピングを行うことが
できる。すなわち、１ビット信号の量子化出力信号Ｓ３
（図２（ａ）波形ｐ１）をスイッチング制御信号とし
て、パルス増幅信号Ｓ４１（図２（ｂ）波形ｐ２）を正
確に電力増幅することができる。

【００５６】以上のように、本実施の形態にかかるディ
ジタルスイッチングアンプ１０１では、デルタシグマ変
調部ＡＤ１およびパルス増幅器４を含む帰還ループ１２
が設けられているとともに、抵抗分割によりパルス増幅
信号Ｓ４１を減圧する減衰器６が設けられている。

【００５７】これにより、パルス増幅器４で受けるリプ
ルや外来ノイズなどによるパルス増幅信号Ｓ４１の波形
の変形を、そのままの形で帰還させることができる。よ
って、パルス増幅器４でパルス増幅された１ビット信号
に含まれるノイズ成分を、波形なまりも含めて打ち消す
ようにノイズシェーピングを行うことができる。したが
って、パルス増幅器４から出力されるパルス増幅信号Ｓ
４１は、ノイズ成分を減らすことができ、Ｓ／Ｎの確保
されたものとなる。

【００５８】また、減衰器６は単なる抵抗分割で十分で
あるため、簡易な回路構成にすることができる。

【００５９】なお、もし、帰還信号Ｓ６をオペアンプな
どを使った減衰器で生成すると、オペアンプ出力にノイ
ズキャンセルが働くため、パルス増幅器４の出力信号が
そのままの形で帰還されず、再生される音声信号にはノ
イズが残ることになる。 〔実施の形態２〕 本発明の他の実施の形態について図３から図６に基づい
て説明すれば、以下のとおりである。なお、本実施の形
態は、量子化出力信号が３値信号である場合である。

【００６０】なお、説明の便宜上、実施の形態１におい
て示した構成と同一の部材には、同一の符号を付記し、
その説明を省略する。

【００６１】図３に示すように、本実施の形態にかかる
デルタシグマ変調を応用したディジタルスイッチングア
ンプ１０２は、積分器・加算器群２２と、３値量子化器
３２と、３値パルス増幅器（電力増幅部）４２と、定電
圧電源５と、減衰器（減圧部）６ａおよび６ｂとを備え
て構成されている。なお、積分器・加算器群２２と、３
値量子化器３２とからデルタシグマ変調部ＡＤ２が構成
されている。

【００６２】上記ディジタルスイッチングアンプ１０２
は、３値パルス増幅器４２の出力信号から高域成分を除
去するローパスフィルタ（図示しない）と、ローパスフ
ィルタの出力信号を音声出力するスピーカ等の音声信号
出力部（図示しない）とをさらに備えたオーディオ信号
再生装置に適用することができる。

【００６３】上記積分器・加算器群２２は、差動入力形
態の差動積分器を入力部とした高次の積分器である。上
記積分器・加算器群２２は、入力端子１（１ａ，１ｂ）
に入力されたオーディオ信号などの入力信号（入力オー
ディオ信号）Ｓ１ａ，Ｓ１ｂと、帰還ループ１２ａ，１
２ｂによって３値パルス増幅器４２から減衰器６ａ，６
ｂを経てそれぞれ負帰還される帰還信号Ｓ６２ａ，Ｓ６
２ｂとを差動入力信号として、これら四信号を差動積分
し、差動積分信号Ｓ２２を３値量子化器３２へ出力す
る。なお、入力信号Ｓ１ａおよび帰還信号Ｓ６２ａは積
分器・加算器群２２の差動積分器の反転入力側に入力さ
れ、入力信号Ｓ１ｂおよび帰還信号Ｓ６２ｂは積分器・
加算器群２２の差動積分器の非反転入力側に入力され
る。

【００６４】上記３値量子化器３２は、積分器・加算器
群２２で生成された差動積分信号Ｓ２２の極性を判定し
て、３値（２ビット）の３値量子化出力信号Ｓ３２（Ｓ
３２ａ，Ｓ３２ｂ）（ディジタル信号）に変換する。３
値量子化器３２からは、３値量子化出力信号Ｓ３２とし
て“＋１”，“０”，“−１”が出力される。３値量子
化出力信号Ｓ３２が“＋１”のとき量子化出力信号Ｓ３
２ａに“１”がたち、“−１”のとき量子化出力信号Ｓ
３２ｂに“１”がたち、“０”のときは量子化出力信号
Ｓ３２ａ，Ｓ３２ｂともビットはたたず“０”となる。
なお、３値量子化器３２の量子化閾値は、サンプリング
周波数に対して最適に設定されている。また、３値量子
化器３２はクロック信号に対応して作動する。

【００６５】上記３値パルス増幅器４２は、３値量子化
出力信号Ｓ３２をスイッチング制御信号として高速にス
イッチングすることにより、定電圧電源５から加えられ
る定電圧Ｖによって、電力増幅する高速スイッチングパ
ルス増幅器である。そして、得られた３値パルス増幅信
号（スイッチング信号）Ｓ４２（Ｓ４２ａ，Ｓ４２ｂ）
を出力端子１０（１０ａ，１０ｂ）および帰還ループ１
２（１２ａ，１２ｂ）へ出力する。

【００６６】例えば、図４に示すように、上記３値パル
ス増幅器４２を、フルブリッジ回路で構成し、３値量子
化器３２から得られる＋１ビット信号（Ｓ３２ａ）およ
び−１ビット信号（Ｓ３２ｂ）をそのままパルス増幅し
て、３値パルス増幅信号Ｓ４２（Ｓ４２ａ，Ｓ４２ｂ）
に変換することができる。

【００６７】上記フルブリッジ回路は、四つのｎ形ＦＥ
Ｔ（field effect transistor ：電界効果トランジス
タ）４２ａ，４２ｂ，４２ｃ，４２ｄと、二つのインバ
ータ４２ｅ，４２ｆよりなっている。

【００６８】上記ｎ形ＦＥＴ４２ａは、ドレインが定電
圧電源５に接続されており、ソースがｎ形ＦＥＴ４２ｂ
のドレインに接続されている。ｎ形ＦＥＴ４２ｂは、ソ
ースが接地されている。３値量子化出力信号Ｓ３２の＋
１ビット信号（Ｓ３２ａ）が、ｎ形ＦＥＴ４２ａのゲー
トに入力されるとともに、インバータ４２ｅで反転され
てｎ形ＦＥＴ４２ｂのゲートに入力される。

【００６９】これにより、図５（ａ），（ｃ）に示すよ
うに、量子化出力信号Ｓ３２ａによってｎ形ＦＥＴ４２
ａ，４２ｂをスイッチングすることにより、量子化出力
信号Ｓ３２ａが“１”のときにはパルス増幅器Ｓ４２ａ
を“Ｖ”に増幅し、量子化出力信号Ｓ３２ａが“０”の
ときにはパルス増幅器Ｓ４２ａを“０”にすることがで
きる。

【００７０】同様に、上記ｎ形ＦＥＴ４２ｃは、ドレイ
ンが定電圧電源５に接続されており、ソースがｎ形ＦＥ
Ｔ４２ｄのドレインに接続されている。ｎ形ＦＥＴ４２
ｄは、ソースが接地されている。３値量子化出力信号Ｓ
３２の−１ビット信号（Ｓ３２ｂ）が、ｎ形ＦＥＴ４２
ｃのゲートに入力されるとともに、インバータ４２ｆで
反転されてｎ形ＦＥＴ４２ｄのゲートに入力される。

【００７１】これにより、図５（ｂ），（ｄ）に示すよ
うに、量子化出力信号Ｓ３２ｂによってｎ形ＦＥＴ４２
ｃ，４２ｄをスイッチングすることにより、量子化出力
信号Ｓ３２ｂが“１”のときにはパルス増幅器Ｓ４２ｂ
を“Ｖ”に増幅し、量子化出力信号Ｓ３２ｂが“０”の
ときにはパルス増幅器Ｓ４２ｂが“０”にすることがで
きる。

【００７２】上記定電圧電源５は、３値パルス増幅器４
２に一定の電圧を供給する電源である。この定電圧電源
５が加える電圧値により、３値パルス増幅器４２におけ
る増幅の量が決定される。

【００７３】上記減衰器６ａ，６ｂは、それぞれ直列に
接続された二つの抵抗からなっており、帰還ループ１２
ａ，１２ｂ上に設けられている。

【００７４】上記減衰器６ａの抵抗６ａｐは、一端が帰
還ループ１２ａの入力側（３値パルス増幅器４２の出力
端）に導通しており、他端が抵抗６ａｓと接続されてい
る。上記抵抗６ａｓは、抵抗６ａｐと接続された一端の
反対端が接地されている。そして、抵抗６ａｐおよび抵
抗６ａｓの連結部位が帰還ループ１２ａの出力側（積分
器・加算器群２２の入力端）に導通されている。

【００７５】これにより、上記減衰器６ａは、帰還ルー
プ１２ａ上に設けられ、３値パルス増幅器４２から出力
されたパルス増幅信号Ｓ４２を減衰して、＋１ビット側
の帰還信号Ｓ６２ａを積分器・加算器群２２の差動積分
器の反転入力側へ負帰還することができる。

【００７６】同様に、上記減衰器６ｂの抵抗６ｂｐは、
一端が帰還ループ１２ｂの入力側（３値パルス増幅器４
２の出力端）に導通しており、他端が抵抗６ｂｓと接続
されている。上記抵抗６ｂｓは、抵抗６ｂｐと接続され
た一端の反対端が接地されている。そして、抵抗６ｂｐ
および抵抗６ｂｓの連結部が帰還ループ１２ｂの出力側
（積分器・加算器群２２の入力端）に導通されている。

【００７７】これにより、上記減衰器６ｂは、帰還ルー
プ１２ｂ上に設けられ、３値パルス増幅器４２から出力
されたパルス増幅信号Ｓ４２を減衰して、−１ビット側
の帰還信号Ｓ６２ｂを積分器・加算器群２２の差動積分
器の非反転入力側へ負帰還することができる。

【００７８】なお、上記の各抵抗６ａｐ，６ａｓ，６ｂ
ｐ，６ｂｓの抵抗値は、パルス増幅器４２における増幅
の量すなわち定電圧Ｖに応じた減圧比となるように適宜
設定される。

【００７９】以上のように構成されたディジタルスイッ
チングアンプ１０２の動作を説明すると、つぎのとおり
である。

【００８０】上記ディジタルスイッチングアンプ１０２
では、入力端子１（１ａ，１ｂ）に入力されたオーディ
オ信号などの入力信号Ｓ１（Ｓ１ａ，Ｓ１ｂ）と、帰還
ループ１２ａ，１２ｂによって減衰器６ａ，６ｂを経て
負帰還された帰還信号Ｓ６２ａ，Ｓ６２ｂとを入力とし
て、積分器・加算器群２２でこれら４信号をノイズシェ
ーピングして差動積分信号Ｓ２２を求める。量子化器３
で差動積分信号Ｓ２２の極性を判定して、“１”，
“０”，“−１”の３値量子化出力信号Ｓ３２（Ｓ３２
ａ，Ｓ３２ｂ）に変換する。つづいて、定電圧電源５に
よって定電圧Ｖの加えられた３値パルス増幅器４２で、
積分器・加算器群２２および３値量子化器３２によって
デルタシグマ変調して得られた３値量子化出力信号Ｓ３
２をスイッチング制御信号として電力増幅し、得られた
３値パルス増幅信号Ｓ４２を出力端子１０（１０ａ，１
０ｂ）へ出力する。

【００８１】ここで、上記の減衰器６ａ，６ｂの動作を
説明すると、つぎのとおりである。

【００８２】上記３値パルス増幅器４２は、定電圧電源
５から定電圧Ｖとして、リプルや外来ノイズを含む定電
圧が供給されることがある。この場合、３値パルス増幅
器４２は、１ビット信号の電力成分が正確に増幅でき
ず、波高値が乱れてパルスの面積に狂いが生じるため、
電力成分が不正確な波形が３値パルス増幅信号Ｓ４２
（Ｓ４２ａ，Ｓ４２ｂ）として出力される。また、上記
３値パルス増幅器４２により電力増幅された３値パルス
増幅信号Ｓ４２には、波形なまりが生じる。

【００８３】そこで、ディジタルスイッチングアンプ１
０２では、上記のようなスイッチング波形に含まれるノ
イズ成分を打ち消すために、デルタシグマ変調部ＡＤ２
と３値パルス増幅器４２とを含む帰還ループ１２を設け
ている。

【００８４】そして、Ｓ／Ｎを確保すべき３値パルス増
幅器４２から出力された３値パルス増幅信号Ｓ４２を、
減衰器６ａ，６ｂで抵抗分割により減圧した帰還信号Ｓ
６２ａ，Ｓ６２ｂを、帰還ループ１２ａ，１２ｂにより
デルタシグマ変調部ＡＤ２の入力側へ負帰還する。

【００８５】このように、減衰器６ａ，６ｂは、単に抵
抗分割によって減圧するため、３値パルス増幅器４２で
受けるリプルや外来ノイズなどによる、パルス増幅信号
の変形を、そのままの形で帰還させることができる。

【００８６】これによって、３値パルス増幅信号Ｓ４２
に生じた波形の変形を、打ち消すようにノイズシェーピ
ングを行うことができるため、３値パルス増幅器４２か
ら出力されるスイッチング信号は、リプルや外来ノイズ
の影響を受けずＳ／Ｎの確保されたものとなる。

【００８７】以上のように、本実施の形態にかかるディ
ジタルスイッチングアンプ１０２では、デルタシグマ変
調部ＡＤ２および３値パルス増幅器４２を含む帰還ルー
プ１２が設けられているとともに、抵抗分割により３値
パルス増幅信号Ｓ４２を減圧する減衰器６ａ，６ｂが設
けられている。

【００８８】これにより、３値パルス増幅器４２で受け
るリプルや外来ノイズなどによる３値パルス増幅信号Ｓ
４２の波形の変形を、そのままの形で帰還させることが
できる。

【００８９】よって、３値パルス増幅器４２で電力増幅
された１ビット信号に含まれるノイズ成分を、波形なま
りも含めてキャンセルすることができるため、１ビット
信号の３値の量子化出力信号Ｓ３２ａ，Ｓ３２ｂ（図５
（ａ），（ｂ））をスイッチング制御信号として、３値
のパルス増幅信号Ｓ４２ａ，Ｓ４２ｂ（図５（ｃ），
（ｄ））を正確に電力増幅することができる。ゆえに、
可聴帯域を含むノイズ成分を減らすことができる。

【００９０】また、減衰器６ａ，６ｂは単なる抵抗分割
で十分であるため、簡易な回路構成にすることができ
る。

【００９１】なお、上記の３値パルス増幅信号Ｓ４２
は、図６に示すような波形であっても、単なる抵抗分割
で減圧し帰還することができる。 〔実施の形態３〕 本発明のさらに他の実施の形態について図７および図８
に基づいて説明すれば、以下のとおりである。なお、本
実施の形態は、定電圧Ｖのノイズ成分のみを抽出し、減
圧して負帰還する場合である。

【００９２】なお、説明の便宜上、実施の形態１および
２において示した構成と同一の部材には、同一の符号を
付記し、その説明を省略する。

【００９３】図７に示すように、本実施の形態にかかる
デルタシグマ変調を応用したディジタルスイッチングア
ンプ１０３は、差分器８３と、積分器・加算器群２と、
量子化器３と、パルス増幅器（電力増幅部）４と、減衰
器（減圧部）６３ａ，６３ｂと、アナログスイッチ（切
替器）７３とを備えて構成されている。なお、積分器・
加算器群２と、量子化器３とからデルタシグマ変調部Ａ
Ｄ１が構成されている。

【００９４】上記ディジタルスイッチングアンプ１０３
は、パルス増幅器４の出力信号から高域成分を除去する
ローパスフィルタ（図示しない）と、ローパスフィルタ
の出力信号を音声出力するスピーカ等の音声信号出力部
（図示しない）とをさらに備えたオーディオ信号再生装
置に適用することができる。

【００９５】上記差分器８３は、入力端子１に入力され
たオーディオ信号などの入力信号Ｓ１と、帰還ループ１
２によってパルス増幅器４から減衰器６３ａ，６３ｂお
よびアナログスイッチ７３を経て負帰還する帰還信号Ｓ
７３と、デルタシグマ変調部ＡＤ１から帰還ループ１３
によって負帰還する量子化出力信号Ｓ３とを入力信号と
して、これら三信号の差分値を求めて、差分信号Ｓ８３
を積分器・加算器群２へ出力する。

【００９６】上記の積分器・加算器群２および量子化器
３は、上述したとおりである。

【００９７】上記パルス増幅器４は、量子化出力信号Ｓ
３をスイッチング制御信号として高速にスイッチングす
ることにより、電源端子Ｔｄに供給される定電圧Ｖｄあ
るいは電源端子Ｔｓに供給される定電圧Ｖｓによって、
電力増幅する高速スイッチングパルス増幅器である。そ
して、得られたパルス増幅信号（スイッチング信号）Ｓ
４３を出力端子１０へ出力する。ここで、パルス増幅器
４は、量子化出力信号Ｓ３が“１”のときには、電源端
子Ｔｄより加えられる定電圧Ｖｄによって電力増幅す
る。逆に、量子化出力信号Ｓ３が“０”のときには、電
源端子Ｔｓより加えられる定電圧Ｖｓによって電力増幅
する。

【００９８】上記減衰器６３ａ，６３ｂは、それぞれ直
列に接続された二つの抵抗と、一つのコンデンサとから
なっており、帰還ループ１２ａ，１２ｂ上にそれぞれ設
けられている。

【００９９】上記減衰器６３ａのコンデンサ６３ａｃ
は、一端が電源端子Ｔｄに導通されており、他端が抵抗
６３ａｐと接続されている。抵抗６３ａｐは、コンデン
サ６３ａｃと接続された一端の反対端が抵抗６３ａｓと
接続されている。抵抗６３ａｓは、抵抗６３ａｐと接続
された一端の反対端が接地されている。そして、抵抗６
３ａｐと抵抗６３ａｓとの連結部位がアナログスイッチ
７３の接点７３ａに導通されている。

【０１００】これにより、上記減衰器６３ａは、アナロ
グスイッチ７３を介して帰還ループ１２に導通する帰還
ループ１２ａ上に設けられ、コンデンサ６３ａｃにより
定電圧ＶｄのＤＣ成分を除去して、ノイズ成分だけを抽
出し、抵抗６３ａｐ，６３ａｓの抵抗分割により、減圧
してアナログスイッチ７３へ出力する。

【０１０１】同様に、上記減衰器６３ｂのコンデンサ６
３ｂｃは、一端が電源端子Ｔｓに導通されており、他端
が抵抗６３ｂｐと接続されている。抵抗６３ｂｐは、コ
ンデンサ６３ｂｃと接続された一端の反対端が抵抗６３
ｂｓと接続されている。抵抗６３ｂｓは、抵抗６３ｂｐ
と接続された一端の反対端が接地されている。そして、
抵抗６３ｂｐと抵抗６３ｂｓとの連結部位がアナログス
イッチ７３の接点７３ｂに導通されている。

【０１０２】これにより、上記減衰器６３ｂは、アナロ
グスイッチ７３を介して帰還ループ１２に導通する帰還
ループ１２ｂ上に設けられ、コンデンサ６３ｂｃにより
定電圧ＶｓのＤＣ成分を除去して、ノイズ成分だけを抽
出し、抵抗６３ｂｐ，６３ｂｓの抵抗分割により、減圧
してアナログスイッチ７３へ出力する。

【０１０３】なお、上記の各抵抗６３ａｐ，６３ａｓ，
６３ｂｐ，６３ｂｓの抵抗値、および上記の各コンデン
サ６３ａｃ，６３ｂｃの容量は、パルス増幅器４におけ
る増幅の量すなわち定電圧Ｖｄあるいは定電圧Ｖｓに応
じた減圧比となるように適宜設定される。

【０１０４】上記アナログスイッチ７３は、二つの接点
７３ａ，７３ｂを備えたアナログスイッチである。上記
接点７３ａは、減衰器６３ａに導通されている。同様
に、上記接点７３ｂは、減衰器６３ｂに導通されてい
る。すなわち、定電圧Ｖｄ側が接点７３ａに、定電圧Ｖ
ｓ側が接点７３ｂにそれぞれ接続されている。

【０１０５】そして、上記アナログスイッチ７３は、量
子化出力信号Ｓ３の“１”，“０”に基づいて、接点７
３ａ，７３ｂのスイッチングが制御される。具体的に
は、量子化出力信号Ｓ３が“１”のときに接点７３ａが
接続され、“０”のときに接点７３ｂが接続される。

【０１０６】なお、量子化出力信号Ｓ３はアナログスイ
ッチ７３を制御するとともに、帰還ループ１２により差
分器８３に負帰還される。また、アナログスイッチ７３
としては、ディジタル信号の“１”，“０”でスイッチ
の切り替え制御可能なアナログスイッチ、例えば『ＴＣ
７４ＨＣ４０５１（（株）東芝製）』などを使用するこ
とができる。減衰器６３ａ，６３ｂおよびアナログスイ
ッチ７３の詳細については後述する。

【０１０７】以上のように構成されたディジタルスイッ
チングアンプ１０３の動作を説明すると、つぎのとおり
である。

【０１０８】上記ディジタルスイッチングアンプ１０３
では、入力端子１に入力されたオーディオ信号などの入
力信号Ｓ１と、帰還ループ１２によってパルス増幅器４
から減衰器６３ａ，６３ｂおよびアナログスイッチ７３
を経て負帰還する帰還信号Ｓ７３と、デルタシグマ変調
部ＡＤ１から帰還ループ１３によって負帰還する量子化
出力信号Ｓ３とを入力信号として、差分器８３でこれら
三つの信号の差分信号Ｓ８３を求める。積分器・加算器
群２で、この差分信号Ｓ８３を積分した後、加算して、
ノイズシェーピングし、量子化器３で加算された差分積
分信号の極性を判定して“１”または“０”の量子化出
力信号Ｓ３（ディジタル信号）に変換する。つづいて、
パルス増幅器４で、量子化出力信号Ｓ３に応じた定電圧
（ＶｄあるいはＶｓ）によって、量子化出力信号Ｓ３を
電力増幅し、パルス増幅信号Ｓ４３を出力端子１０へ出
力する。

【０１０９】ここで、上記の減衰器６３ａ，６３ｂおよ
びアナログスイッチ７３の動作を説明すると、つぎのと
おりである。

【０１１０】上記パルス増幅器４は、定電圧（Ｖｄある
いはＶｓ）として、リプルや外来ノイズを含む定電圧が
供給されることがある。この場合、パルス増幅器４は、
１ビット信号の電力成分が正確に増幅できず、波高値が
乱れてパルスの面積に狂いが生じるため、電力成分が不
正確な波形がパルス増幅信号Ｓ４３として出力される。

【０１１１】例えば、図８に示すように、パルス増幅器
４にかかる定電圧Ｖｄ，Ｖｓにはノイズ成分が含まれて
いるとする（図８（ｂ），（ｃ））。この場合、パルス
増幅器４に入力された１ビット信号の量子化出力信号Ｓ
３（図８（ａ））によって、定電圧をスイッチングする
と、定電圧に含まれるノイズ成分が重畳したパルス増幅
信号Ｓ４３となってしまう（図８（ｄ））。なお、図８
（ｄ）は、図８（ａ）の量子化出力信号Ｓ３を、図８
（ｂ）の定電圧Ｖｄによって電力増幅したパルス増幅信
号Ｓ４３の波形である。

【０１１２】また、上記パルス増幅器４により電力増幅
されたパルス増幅信号Ｓ４３には、波形なまりが生じ
る。

【０１１３】そこで、ディジタルスイッチングアンプ１
０３では、上記のようなスイッチング波形に含まれるノ
イズ成分を打ち消すために、デルタシグマ変調部ＡＤ１
を含む帰還ループ１３と、デルタシグマ変調部ＡＤ１と
パルス増幅器４とを含む帰還ループ１２を設けている。

【０１１４】そして、減衰器６３ａ，６３ｂで定電圧の
ノイズ成分のみを抽出、減圧した帰還信号Ｓ６３ａ，Ｓ
６３ｂを、アナログスイッチ７３で量子化出力信号Ｓ３
に基づいて選択的に差分器８３に帰還ループ１２で負帰
還させる。同時に、量子化出力信号Ｓ３を、帰還ループ
１３で負帰還させる。

【０１１５】具体的には、量子化出力信号Ｓ３が“１”
のときには、量子化出力信号Ｓ３がパルス増幅器４で定
電圧Ｖｄによって電力増幅されるとともに、減衰器６３
ａで定電圧Ｖｄのノイズ成分が抽出、減圧された帰還信
号Ｓ６３ａが、アナログスイッチ７３の接点７３ａに入
力されている。ここで、量子化出力信号Ｓ３が“１”で
あることから、アナログスイッチ７３は接点７３ａが接
続されるように制御されて、帰還信号Ｓ６３ａが帰還信
号Ｓ７３として差分器８３に負帰還される。

【０１１６】同様に、量子化出力信号Ｓ３が“０”のと
きには、量子化出力信号Ｓ３がパルス増幅器４で定電圧
Ｖｓによって電力増幅されるとともに、減衰器６３ｂで
定電圧Ｖｓのノイズ成分が抽出、減圧された帰還信号Ｓ
６３ｂが、アナログスイッチ７３の接点７３ｂに入力さ
れている。ここで、量子化出力信号Ｓ３が“０”である
ことから、アナログスイッチ７３は接点７３ｂが接続さ
れるように制御されて、帰還信号Ｓ６３ｂが帰還信号Ｓ
７３として差分器８３に負帰還される。

【０１１７】このように、減衰器６３ａ，６３ｂは、ノ
イズ成分を抽出後、単に抵抗分割によって減圧するた
め、パルス増幅器４で受けるリプルや外来ノイズなどに
よるパルス増幅信号の変形を、そのままの形で帰還させ
ることができる。

【０１１８】これによって、パルス増幅信号Ｓ４３に生
じた波形の変形を、打ち消すようにノイズシェーピング
を行うことができるため、パルス増幅器４から出力され
るスイッチング信号は、リプルや外来ノイズの影響を受
けずＳ／Ｎの確保されたものとなる。

【０１１９】以上のように、本実施の形態にかかるディ
ジタルスイッチングアンプ１０３では、パルス増幅器４
に供給される定電圧のノイズ成分のみを抽出し、抵抗分
割により減圧して負帰還するとともに、量子化出力信号
Ｓ３が負帰還される。

【０１２０】これにより、パルス増幅器４で受けるリプ
ルや外来ノイズの原因となるノイズ成分をそのままの形
で帰還させることができる。

【０１２１】よって、パルス増幅器４で電力増幅された
１ビット信号に含まれるノイズ成分を、波形なまりも含
めてキャンセルすることができるため、１ビット信号の
量子化出力信号Ｓ３をスイッチング制御信号として、パ
ルス増幅信号Ｓ４３を正確に電力増幅することができ
る。ゆえに、可聴帯域を含むノイズ成分を減らすことが
できる。

【０１２２】また、減衰器６３ａ，６３ｂは単なる抵抗
分割で十分であるため、簡易な回路構成にすることがで
きる。 〔実施の形態４〕 本発明のさらに他の実施の形態について図９に基づいて
説明すれば、以下のとおりである。なお、本実施の形態
は、実施の形態３において量子化出力信号が３値信号で
ある場合である。

【０１２３】なお、説明の便宜上、実施の形態１から３
において示した構成と同一の部材には、同一の符号を付
記し、その説明を省略する。

【０１２４】図９に示すように、本実施の形態にかかる
デルタシグマ変調を応用したディジタルスイッチングア
ンプ１０４は、積分器・加算器群２４と、３値量子化器
３２と、３値パルス増幅器（電力増幅部）４２と、減衰
器（減圧部）６３ａ，６３ｂと、アナログスイッチ（切
替器）７４とを備えて構成されている。なお、積分器・
加算器群２４と、３値量子化器３２とからデルタシグマ
変調部ＡＤ３が構成されている。

【０１２５】上記ディジタルスイッチングアンプ１０４
は、３値パルス増幅器４２の出力信号から高域成分を除
去するローパスフィルタ（図示しない）と、ローパスフ
ィルタの出力信号を音声出力するスピーカ等の音声信号
出力部（図示しない）とをさらに備えたオーディオ信号
再生装置に適用することができる。

【０１２６】上記積分器・加算器群２４は、差動入力形
態の差動積分器を入力部とした高次の積分器である。上
記積分器・加算器群２４は、入力端子１（１ａ，１ｂ）
に入力されたオーディオ信号などの入力信号Ｓ１ａ，Ｓ
１ｂと、帰還ループ１２ｃ，１２ｄによって３値パルス
増幅器４２から減衰器６３ａ，６３ｂおよびアナログス
イッチ７４を経て負帰還する帰還信号Ｓ７４ａ，Ｓ７４
ｂと、帰還ループ１３ａ，１３ｂによってデルタシグマ
変調部ＡＤ３から負帰還する量子化出力信号Ｓ３２ａ，
Ｓ３２ｂとを入力信号として、これら六つの信号を差動
積分し、差動積分信号Ｓ２４を３値量子化器３２へ出力
する。なお、入力信号Ｓ１ａ、帰還信号Ｓ７４ａおよび
量子化出力信号Ｓ３２ａは、積分器・加算器群２４の差
動積分器の反転入力側に入力され、入力信号Ｓ１ｂ、帰
還信号Ｓ７４ｂおよび量子化出力信号Ｓ３２ｂは、積分
器・加算器群２４の差動積分器の非反転入力側に入力さ
れる。

【０１２７】上記３値量子化器３２は、上述したとおり
である。

【０１２８】上記３値パルス増幅器４２は、３値量子化
出力信号Ｓ３２をスイッチング制御信号として高速にス
イッチングすることにより、電源端子Ｔｄに加えられる
定電圧Ｖｄあるいは電源端子Ｔｓに加えられる定電圧Ｖ
ｓによって、電力増幅する高速スイッチングパルス増幅
器である。例えば、図４に示したフルブリッジ回路を用
いることができる。そして、得られた３値パルス増幅信
号（スイッチング信号）Ｓ４４（Ｓ４４ａ，Ｓ４４ｂ）
を出力端子１０（１０ａ，１０ｂ）へ出力する。

【０１２９】ここで、３値パルス増幅器４２は、３値量
子化出力信号Ｓ３２が“＋１”のとき、すなわち量子化
出力信号Ｓ３２ａが“１”かつ量子化出力信号Ｓ３２ｂ
が“０”のときは、パルス増幅信号Ｓ４４ａとして“Ｖ
ｄ”を、パルス増幅信号Ｓ４４ｂとして“Ｖｓ”を出力
する。３値量子化出力信号Ｓ３２が“０”のとき、すな
わち量子化出力信号Ｓ３２ａと量子化出力信号Ｓ３２ｂ
とがともに“０”のときは、パルス増幅信号Ｓ４４ａと
パルス増幅信号Ｓ４４ｂとにともに“Ｖｓ”を出力す
る。３値量子化出力信号Ｓ３２が“−１”のとき、すな
わち量子化出力信号Ｓ３２ａが“０”かつ量子化出力信
号Ｓ３２ｂが“１”のときは、パルス増幅信号Ｓ４４ａ
として“Ｖｓ”を、パルス増幅信号Ｓ４４ｂとして“Ｖ
ｄ”を出力する。

【０１３０】上記減衰器６３ａ，６３ｂは、直列に接続
された二つの抵抗と、一つのコンデンサとからなってお
り、帰還ループ１２ａ，１２ｂ上にそれぞれ設けられて
いる。

【０１３１】上記減衰器６３ａのコンデンサ６３ａｃ
は、一端が電源端子Ｔｄに導通されており、他端が抵抗
６３ａｐと接続されている。抵抗６３ａｐは、コンデン
サ６３ａｃと接続された一端の反対端が抵抗６３ａｓと
接続されている。抵抗６３ａｓは、抵抗６３ａｐと接続
された一端の反対端が接地されている。そして、抵抗６
３ａｐと抵抗６３ａｓとの連結部位がアナログスイッチ
７４の接点７４ｃ，７４ｄに導通されている。

【０１３２】これにより、上記減衰器６３ａは、アナロ
グスイッチ７４を介して帰還ループ１２ｃ，１２ｄに導
通する帰還ループ１２ａ上に設けられ、コンデンサ６３
ａｃにより定電圧ＶｄのＤＣ成分を除去して、ノイズ成
分だけを抽出し、抵抗６３ａｐ，６３ａｓの抵抗分割に
より、減圧してアナログスイッチ７４へ出力する。

【０１３３】同様に、上記減衰器６３ｂのコンデンサ６
３ｂｃは、一端が電源端子Ｔｓに導通されており、他端
が抵抗６３ｂｐと接続されている。抵抗６３ｂｐは、コ
ンデンサ６３ｂｃと接続された一端の反対端が抵抗６３
ｂｓと接続されている。抵抗６３ｂｓは、抵抗６３ｂｐ
と接続された一端の反対端が接地されている。そして、
抵抗６３ｂｐと抵抗６３ｂｓとの連結部位がアナログス
イッチ７４の接点７４ａ，７４ｂ，７４ｅ，７４ｆに導
通されている。

【０１３４】これにより、上記減衰器６３ｂは、アナロ
グスイッチ７４を介して帰還ループ１２ｃ，１２ｄに導
通する帰還ループ１２ｂ上に設けられ、コンデンサ６３
ｂｃにより定電圧ＶｓのＤＣ成分を除去して、ノイズ成
分だけを抽出し、抵抗６３ｂｐ，６３ｂｓの抵抗分割に
より、減圧してアナログスイッチ７４へ出力する。

【０１３５】なお、上記の各抵抗６３ａｐ，６３ａｓ，
６３ｂｐ，６３ｂｓの抵抗値、および上記の各コンデン
サ６３ａｃ，６３ｂｃの容量は、３値パルス増幅器４２
における増幅の量すなわち定電圧Ｖｄあるいは定電圧Ｖ
ｓに応じた減圧比となるように適宜設定される。

【０１３６】上記アナログスイッチ７４は、入力側に六
つの接点７４ａ，７４ｂ，７４ｃ，７４ｄ，７４ｅ，７
４ｆ、出力側に二つの接点７４ｇ，７４ｈを備えたアナ
ログスイッチである。上記接点７４ａ，７４ｂ，７４
ｅ，７４ｆは、減衰器６３ｂに導通されている。上記接
点７４ｃ，７４ｄは、減衰器６３ａに導通されている。
また、上記接点７４ｇは、積分器・加算器群２４の差動
積分器の非反転入力側に導通されている。上記接点７４
ｈは、積分器・加算器群２４の差動積分器の反転入力側
に導通されている。

【０１３７】そして、上記アナログスイッチ７４は、３
値量子化出力信号Ｓ３２の“＋１”，“０”，“−１”
に基づいて、入力側の接点と出力側の接点とのスイッチ
ングが制御される。具体的には、３値量子化出力信号Ｓ
３２が“＋１”のときに接点７４ａと接点７４ｇ、接点
７４ｄと接点７４ｈが接続され、“０”のときに接点７
４ｂと接点７４ｇ、接点７４ｅと接点７４ｈが接続さ
れ、“−１”のときに接点７４ｃと接点７４ｇ、接点７
４ｆと接点７４ｈが接続される。

【０１３８】なお、３値量子化出力信号Ｓ３２はアナロ
グスイッチ７４を制御するとともに、帰還ループ１３
ａ，１３ｂにより積分器・加算器群２４に負帰還され
る。また、アナログスイッチ７４としては、ディジタル
信号の“＋１”，“０”，“−１”でスイッチの切り替
え制御が可能なアナログスイッチ、例えば『ＴＣ７４Ｈ
Ｃ４０５１（（株）東芝製）』などを使用することがで
きる。減衰器６３ａ，６３ｂおよびアナログスイッチ７
４の詳細については後述する。

【０１３９】以上のように構成されたディジタルスイッ
チングアンプ１０４の動作を説明すると、つぎのとおり
である。

【０１４０】上記ディジタルスイッチングアンプ１０４
では、入力端子１（１ａ，１ｂ）に入力されたオーディ
オ信号などの入力信号Ｓ１ａ，Ｓ１ｂと、帰還ループ１
２ｃ，１２ｄによって３値パルス増幅器４２から減衰器
６３ａ，６３ｂおよびアナログスイッチ７４を経て負帰
還する帰還信号Ｓ７４ａ，Ｓ７４ｂと、帰還ループ１３
ａ，１３ｂによってデルタシグマ変調部ＡＤ３から負帰
還する量子化出力信号Ｓ３２ａ，Ｓ３２ｂとを入力信号
として、これら六つの信号を差動積分し、ノイズシェー
ピングして差動積分信号Ｓ２４を生成する。量子化器３
で差動積分信号Ｓ２４の極性を判定して、“１”，
“０”，“−１”の３値量子化出力信号Ｓ３２（Ｓ３２
ａ，Ｓ３２ｂ）に変換する。つづいて、３値パルス増幅
器４２で、量子化出力信号Ｓ３２ａ，Ｓ３２ｂをその値
に対応した定電圧Ｖｄ，Ｖｓによって、電力増幅し、３
値パルス増幅信号Ｓ４４（Ｓ４４ａ，Ｓ４４ｂ）を出力
端子１０（１０ａ，１０ｂ）へ出力する。

【０１４１】ここで、上記の減衰器６３ａ，６３ｂおよ
びアナログスイッチ７４の動作を説明すると、つぎのと
おりである。

【０１４２】上記３値パルス増幅器４２は、定電圧Ｖ
ｄ，Ｖｓとして、リプルや外来ノイズを含む定電圧が供
給されることがある。この場合、３値パルス増幅器４２
は、１ビット信号の電力成分が正確に増幅できず、波高
値が乱れてパルスの面積に狂いが生じるため、電力成分
が不正確な波形がパルス増幅信号Ｓ４４ａ，Ｓ４４ｂと
して出力される。

【０１４３】例えば、図８に示すように実施の形態３と
同様、３値パルス増幅器４２にかかる定電圧Ｖｄ，Ｖｓ
にはノイズ成分が含まれているとする（図８（ｂ），
（ｃ））。この場合、３値パルス増幅器４２に入力され
た１ビット信号の量子化出力信号Ｓ３２ａ，Ｓ３２ｂ
（図８（ａ））によって、定電圧をスイッチングする
と、定電圧に含まれるノイズ成分が重畳したパルス増幅
信号Ｓ４４ａ，Ｓ４４ｂとなってしまう（図８
（ｄ））。なお、図８（ｄ）は、図８（ａ）の量子化出
力信号Ｓ３２ａ，Ｓ３２ｂを、図８（ｂ）の定電圧Ｖｄ
によって電力増幅したパルス増幅信号Ｓ４４ａ，Ｓ４４
ｂの波形である。

【０１４４】また、上記３値パルス増幅器４２により電
力増幅されたパルス増幅信号Ｓ４４ａ，Ｓ４４ｂには、
波形なまりが生じる。

【０１４５】そこで、ディジタルスイッチングアンプ１
０４では、上記のようなスイッチング波形にのったノイ
ズ成分をキャンセルするために、デルタシグマ変調部Ａ
Ｄ３を含む帰還ループ１３（１３ａ，１３ｂ）と、デル
タシグマ変調部ＡＤ３と３値パルス増幅器４２とを含む
帰還ループ１２（１２ａ，１２ｂ，１２ｃ，１２ｄ）を
設けている。

【０１４６】そして、減衰器６３ａ，６３ｂで定電圧Ｖ
ｄ，Ｖｓのノイズ成分のみを抽出し、減圧した帰還信号
Ｓ６３ａ，Ｓ６３ｂを、アナログスイッチ７４で３値量
子化出力信号Ｓ３２に基づいて帰還ループ１２ｃ，１２
ｄで選択的に積分器・加算器群２４へ負帰還させる。同
時に、３値量子化出力信号Ｓ３２を、帰還ループ１３で
負帰還させる。

【０１４７】具体的には、３値量子化出力信号Ｓ３２が
“＋１”のときには、量子化出力信号Ｓ３２ａ
（“１”）が３値パルス増幅器４２で定電圧Ｖｄによっ
て電力増幅されるとともに、減衰器６３ａで定電圧Ｖｄ
のノイズ成分が抽出、減圧された帰還信号Ｓ６３ａが、
アナログスイッチ７４の接点７４ｃ，７４ｄに入力され
る。また、量子化出力信号Ｓ３２ｂ（“０”）が３値パ
ルス増幅器４２で定電圧Ｖｓによって電力増幅されると
ともに、減衰器６３ｂで定電圧Ｖｓのノイズ成分が抽
出、減圧された帰還信号Ｓ６３ｂが、アナログスイッチ
７４の接点７４ａ，７４ｂ，７４ｅ，７４ｆに入力され
る。ここで、３値量子化出力信号Ｓ３２が“＋１”であ
ることから、アナログスイッチ７４は接点７４ａと接点
７４ｇ、接点７４ｄと接点７４ｈが接続されるように制
御される。その結果、帰還信号Ｓ６３ａが帰還信号Ｓ７
４ａとして積分器・加算器群２４の差動積分器の反転入
力側に、帰還信号Ｓ６３ｂが帰還信号Ｓ７４ｂとして積
分器・加算器群２４の差動積分器の非反転入力側に、そ
れぞれ負帰還される。

【０１４８】また、３値量子化出力信号Ｓ３２が“０”
のときには、量子化出力信号Ｓ３２ａ（“０”）と量子
化出力信号Ｓ３２ｂ（“０”）とが、３値パルス増幅器
４２でともに定電圧Ｖｓによって電力増幅されるととも
に、減衰器６３ｂで定電圧Ｖｓのノイズ成分が抽出、減
圧された帰還信号Ｓ６３ｂが、アナログスイッチ７４の
接点７４ａ，７４ｂ，７４ｅ，７４ｆに入力される。こ
こで、３値量子化出力信号Ｓ３２が“０”であることか
ら、アナログスイッチ７４は接点７４ｂと接点７４ｇ、
接点７４ｅと接点７４ｈが接続されるように制御され
る。その結果、帰還信号Ｓ６３ｂが帰還信号Ｓ７４ａ，
Ｓ７４ｂとして積分器・加算器群２４の差動積分器の反
転入力側と非反転入力側とに負帰還される。

【０１４９】さらに、３値量子化出力信号Ｓ３２が“−
１”のときには、量子化出力信号Ｓ３２ａ（“０”）が
３値パルス増幅器４２で定電圧Ｖｓによって電力増幅さ
れるとともに、減衰器６３ｂで定電圧Ｖｓのノイズ成分
が抽出、減圧された帰還信号Ｓ６３ｂが、アナログスイ
ッチ７４の接点７４ａ，７４ｂ，７４ｅ，７４ｆに入力
される。また、量子化出力信号Ｓ３２ｂ（“１”）が３
値パルス増幅器４２で定電圧Ｖｄによって電力増幅され
るとともに、減衰器６３ａで定電圧Ｖｄのノイズ成分が
抽出、減圧された帰還信号Ｓ６３ａが、アナログスイッ
チ７４の接点７４ｃ，７４ｄに入力される。ここで、３
値量子化出力信号Ｓ３２が“−１”であることから、ア
ナログスイッチ７４は接点７４ｃと接点７４ｇ、接点７
４ｆと接点７４ｈが接続されるように制御される。その
結果、帰還信号Ｓ６３ｂが帰還信号Ｓ７４ａとして積分
器・加算器群２４の差動積分器の反転入力側に、帰還信
号Ｓ６３ａが帰還信号Ｓ７４ｂとして積分器・加算器群
２４の差動積分器の非反転入力側に、それぞれ負帰還さ
れる。

【０１５０】このように、３値パルス増幅器４２におい
て電力増幅に使用された定電圧Ｖｄ，Ｖｓのノイズ成分
を、減衰器６３ａ，６３ｂによって抽出し、単に抵抗分
割によって減圧後、負帰還させるため、３値パルス増幅
器４２で受けるリプルや外来ノイズなどによる、３値パ
ルス増幅信号Ｓ４４（Ｓ４４ａ，Ｓ４４ｂ）の変形を、
そのままの形で負帰還させることができる。

【０１５１】これによって、３値パルス増幅信号Ｓ４４
に生じた波形の変形を、打ち消すようにノイズシェーピ
ングを行うことができる。

【０１５２】以上のように、本実施の形態にかかるディ
ジタルスイッチングアンプ１０４では、３値パルス増幅
器４２に供給される定電圧Ｖｄ，Ｖｓのノイズ成分のみ
を抽出し、抵抗分割により減圧して負帰還するととも
に、量子化出力信号Ｓ３２が負帰還される。

【０１５３】これにより、３値パルス増幅器４２で受け
るリプルや外来ノイズの原因となるノイズ成分をそのま
まの形で帰還させることができる。

【０１５４】よって、３値パルス増幅器４２で電力増幅
された１ビット信号に含まれるノイズ成分を、リプルお
よび外来ノイズの影響を、波形なまりも含めてキャンセ
ルすることができるため、１ビット信号の量子化出力信
号Ｓ３をスイッチング制御信号として、３値パルス増幅
信号Ｓ４４を正確に電力増幅することができる。ゆえ
に、可聴帯域を含むノイズ成分を減らすことができる。

【０１５５】また、減衰器６３ａ，６３ｂは単なる抵抗
分割で十分であるため、簡易な回路構成にすることがで
きる。 〔実施の形態５〕 本発明のさらに他の実施の形態について図１０および図
１１に基づいて説明すれば、以下のとおりである。な
お、本実施の形態は、電源の電圧値が安定でない場合で
ある。

【０１５６】なお、説明の便宜上、実施の形態１から４
において示した構成と同一の部材には、同一の符号を付
記し、その説明を省略する。

【０１５７】図１０に示すように、本実施の形態にかか
るデルタシグマ変調を応用したディジタルスイッチング
アンプ１０５は、差分器８と、積分器・加算器群２と、
量子化器３と、パルス増幅器（電力増幅部）４と、非安
定電源（定電圧電源）５５と、減衰器（減圧部）６５
と、電源特性検出部９５とを備えて構成されている。な
お、積分器・加算器群２と、量子化器３とからデルタシ
グマ変調部ＡＤ１が構成されている。

【０１５８】上記ディジタルスイッチングアンプ１０５
は、パルス増幅器４の出力信号から高域成分を除去する
ローパスフィルタ（図示しない）と、ローパスフィルタ
の出力信号を音声出力するスピーカ等の音声信号出力部
（図示しない）とをさらに備えたオーディオ信号再生装
置に適用することができる。

【０１５９】上記差分器８は、入力端子１に入力された
オーディオ信号などの入力信号Ｓ１と、帰還ループ１２
によってパルス増幅器４から減衰器６５を経て負帰還す
る帰還信号Ｓ６５とを入力信号として、これら二つの信
号の差分値を求めて、差分信号Ｓ８を積分器・加算器群
２へ出力する。

【０１６０】上記の積分器・加算器群２および量子化器
３は、上述したとおりである。

【０１６１】上記パルス増幅器４は、量子化出力信号Ｓ
３をスイッチング制御信号として高速にスイッチングす
ることにより、非安定電源５５から供給される非安定電
圧（定電圧）Ｖ′によって、電力増幅する高速スイッチ
ングパルス増幅器である。そして、得られたパルス増幅
信号（スイッチング信号）Ｓ４１を出力端子１０へ出力
する。ここで、パルス増幅器４は、量子化出力信号Ｓ３
が“１”のときに、非安定電源５５から供給される非安
定電圧Ｖ′によって電力増幅する。

【０１６２】上記減衰器６５は、直列に接続された抵抗
６５ｐと可変抵抗６５ｖとからなっており、帰還ループ
１２上に設けられている。上記抵抗６５ｐは、一端が帰
還ループ１２の入力側（パルス増幅器４の出力端側）に
導通しており、他端が可変抵抗６５ｖと接続されてい
る。上記可変抵抗６５ｖは、抵抗値が電源特性検出部９
５からの検出信号Ｓ９５に基づいて変更可能な可変抵抗
であり、抵抗６５ｐと接続された一端の反対端が接地さ
れている。そして、抵抗６５ｐと可変抵抗６５ｖとの連
結部位が、帰還ループ１２の出力側（差分器８の入力端
側）に導通されている。

【０１６３】これにより、上記減衰器６５は、帰還ルー
プ１２上に設けられ、パルス増幅器４から出力されたパ
ルス増幅信号Ｓ４１を抵抗６５ｐおよび可変抵抗６５ｖ
の抵抗分割により減圧して、帰還信号Ｓ６５を差分器８
へ負帰還する。

【０１６４】なお、上記の抵抗６５ｐの抵抗値、および
可変抵抗６５ｖの可変抵抗値は、パルス増幅器４におけ
る増幅の量すなわち非安定電圧Ｖ′に応じた減圧比に変
更可能に適宜設定される。

【０１６５】上記非安定電源５５は、負荷や電力消費量
により電圧値（非安定電圧Ｖ′）が変化する電源トラン
スなどの電源である。

【０１６６】上記電源特性検出部９５は、非安定電源５
５からパルス増幅器４に供給される非安定電圧Ｖ′を検
出する電圧検出器あるいは電流検出器である。検出した
非安定電圧Ｖ′は、検出信号Ｓ９５として減衰器６５へ
出力される。

【０１６７】以上のように構成されたディジタルスイッ
チングアンプ１０５の動作を説明すると、つぎのとおり
である。

【０１６８】上記ディジタルスイッチングアンプ１０５
では、入力端子１に入力されたオーディオ信号などの入
力信号Ｓ１と、帰還ループ１２によってパルス増幅器４
から減衰器６５を経て負帰還する帰還信号Ｓ６５とを入
力信号として、差分器８でこれら二つの信号の差分信号
Ｓ８を生成する。積分器・加算器群２で、この差分信号
Ｓ８を積分した後、加算して、ノイズシェーピングし、
量子化器３で加算された差分積分信号の極性を判定して
“１”または“０”の量子化出力信号Ｓ３（ディジタル
信号）に変換する。つづいて、デルタシグマ変調して得
られた量子化出力信号Ｓ３をスイッチング制御信号とし
て、非安定電源５５によって非安定電圧Ｖ′が加えられ
たパルス増幅器４で電力増幅し、得られたパルス増幅信
号Ｓ４１を出力端子１０へ出力する。

【０１６９】ここで、上記の減衰器６５および電源特性
検出部９５の動作を説明すると、つぎのとおりである。

【０１７０】上記非安定電源５５は、負荷や電力消費量
により電圧値が変化するため、大出力時と小出力時で
は、パルス増幅器４に定電圧として加えられる非安定電
圧Ｖ′の値が変化する。

【０１７１】例えば、図１１に示すように、量子化出力
信号Ｓ３（図１１（ａ））を再生する場合の非安定電圧
Ｖ′を、小出力時と大出力時とで比較する。小出力時に
は、非安定電圧Ｖ′の波高値がＶL となり、ほぼ定電圧
と同じとなる（図１１（ｂ））。これに対して、大出力
時には、非安定電圧Ｖ′の波高値がＶH （ＶH ＜ＶL）
に下がっている（図１１（ｃ））。

【０１７２】このように、非安定電圧Ｖ′の波高値は、
小出力時に比べて、大出力時には下がりがちである。パ
ルス増幅器４において、波高値の下がった非安定電圧
Ｖ′によって電力増幅された場合、パルス増幅信号Ｓ４
１の波高値も下がる。そして、当然帰還ループ１２によ
って負帰還される帰還信号Ｓ６５の波高値も低くなって
しまう。帰還信号Ｓ６５の波高値は、デルタシグマ変調
部ＡＤ１の発信限界に関係しており、波高値が低いほど
入力信号Ｓ１に対する発信限界が低くなる。

【０１７３】そこで、ディジタルスイッチングアンプ１
０５では、上記のようにパルス増幅器４に加えられる非
安定電圧Ｖ′の電圧値が変化しても、発信限界を高く維
持し安定したデルタシグマ変調を行えるように、帰還ル
ープ１２に加えて、減衰器６５と電源特性検出部９５を
設けている。

【０１７４】そして、非安定電源５５からパルス増幅器
４に供給される非安定電圧Ｖ′の電圧値を、電源特性検
出部９５によって検出し、検出信号Ｓ９５として減衰器
６５に出力する。減衰器６５は、検出信号Ｓ９５に基づ
いて可変抵抗６５ｖの抵抗値を変えることにより、非安
定電圧Ｖ′の変化に合わせて帰還信号Ｓ６５の波高値が
一定に保たれるように、デルタシグマ変調の発信限界に
影響を及ぼさない範囲で、パルス増幅信号Ｓ４１の減圧
比を制御する。

【０１７５】上記電源特性検出部９５として、電圧検出
器あるいは電流検出部を設けることができる。上記電源
特性検出部９５として電圧検出器を設ける場合は、パル
ス増幅器４に加えられる非安定電圧Ｖ′の電圧値を検出
する。この電圧検出器は、変化する電圧値内で数ポイン
トほどに分けて検知できればよい。また、上記電源特性
検出部９５として電流検出器を設ける場合は、パルス増
幅器４を介して負荷へ供給される電流値を検出し、パル
ス増幅器４に加えられる非安定電圧Ｖ′の電圧値に変換
する。この電流検出部は、電流値によって変化する電圧
値を割り出すため、上記電圧検出部と同様、数ポイント
程度に分けて検知できればよい。なお、電圧検出器と電
流検出部とは、どちらを設けてもよい。

【０１７６】このように、パルス増幅器４に加えられる
非安定電圧Ｖ′の電圧値の変化を、電源特性検出部９５
によって検出し、帰還信号Ｓ６５の波高値が一定に保た
れるように、非安定電圧Ｖ′の変化に合わせて可変抵抗
６５ｖの抵抗値を変えて、減衰器６５でのパルス増幅信
号Ｓ４１の減圧比を変更する。

【０１７７】これによって、定電圧が変化しても、帰還
信号Ｓ６５の波高値を高く維持することができ、発信限
界を保ち安定したデルタシグマ変調を行うことができ
る。

【０１７８】なお、帰還信号Ｓ６５の波高値は、デルタ
シグマ変調部ＡＤ１の積分器などを構成しているオペア
ンプの電源電圧値に基づいて、決めることができる。例
えば、デルタシグマ変調部ＡＤ１を±５Ｖで動作させる
ときは、±２．５Ｖ程度の帰還信号であれば十分であ
る。

【０１７９】よって、高精度な定電圧電源を必要とする
ことなく、単なる電源トランスのような非安定電源でも
パルス増幅器に電圧を供給することができ、なおかつ安
定したデルタシグマ変調を行うことができる。 〔実施の形態６〕 本発明のさらに他の実施の形態について図１２に基づい
て説明すれば、以下のとおりである。なお、本実施の形
態は、電源電圧を制御し、パルス増幅器の増幅度を変化
させる場合である。

【０１８０】なお、説明の便宜上、実施の形態１から５
において示した構成と同一の部材には、同一の符号を付
記し、その説明を省略する。

【０１８１】図１２に示すように、本実施の形態にかか
るデルタシグマ変調を応用したディジタルスイッチング
アンプ１０６は、差分器８と、積分器・加算器群２と、
量子化器３と、パルス増幅器（電力増幅部）４と、可変
電圧電源（定電圧電源）５６と、減衰器（減圧部）６６
と、電圧値制御部１４とを備えて構成されている。な
お、積分器・加算器群２と、量子化器３とからデルタシ
グマ変調部ＡＤ１が構成されている。

【０１８２】上記ディジタルスイッチングアンプ１０６
は、パルス増幅器４の出力信号から高域成分を除去する
ローパスフィルタ（図示しない）と、ローパスフィルタ
の出力信号を音声出力するスピーカ等の音声信号出力部
（図示しない）とをさらに備えたオーディオ信号再生装
置に適用することができる。

【０１８３】上記差分器８は、入力端子１に入力された
オーディオ信号などの入力信号Ｓ１と、パルス増幅器４
から減衰器６６を経て帰還ループ１２によって負帰還す
る帰還信号Ｓ６６とを入力信号として、これら二つの信
号の差分値を求めて、差分信号Ｓ８を積分器・加算器群
２へ出力する。

【０１８４】上記の積分器・加算器群２および量子化器
３は、上述したとおりである。

【０１８５】上記パルス増幅器４は、量子化出力信号Ｓ
３をスイッチング制御信号として高速にスイッチングす
ることにより、可変電圧電源５６から供給される定電圧
Ｖ″によって、電力増幅する高速スイッチングパルス増
幅器である。そして、得られたパルス増幅信号（スイッ
チング信号）Ｓ４１を出力端子１０へ出力する。ここ
で、パルス増幅器４は、量子化出力信号Ｓ３が“１”の
ときに、可変電圧電源５６から供給される定電圧Ｖ″に
よって電力増幅する。

【０１８６】上記減衰器６６は、直列に接続された抵抗
６６ｐと可変抵抗６６ｖとからなっており、帰還ループ
１２上に設けられている。上記抵抗６６ｐは、一端が帰
還ループ１２の入力側（パルス増幅器の出力端）に導通
しており、他端が可変抵抗６６ｖと接続されている。上
記可変抵抗６６ｖは、電圧値制御部１４からの制御信号
Ｓ１４に基づいて抵抗値が変更可能な可変抵抗であり、
抵抗６６ｐと接続された一端の反対端が接地されてい
る。そして、抵抗６６ｐと可変抵抗６６ｖとの連結部位
が帰還ループ１２の出力側（差分器８の入力端）に導通
されている。

【０１８７】これにより、上記減衰器６６は、帰還ルー
プ１２上に設けられ、パルス増幅器４から出力されたパ
ルス増幅信号Ｓ４１を抵抗６６ｐおよび可変抵抗６６ｖ
の抵抗分割により減圧して、帰還信号Ｓ６６を差分器８
へ負帰還する。

【０１８８】なお、上記の抵抗６６ｐの抵抗値、および
可変抵抗６６ｖの可変抵抗値は、パルス増幅器４におけ
る増幅の量すなわち定電圧Ｖ″に応じた減圧比に変更可
能に適宜設定される。

【０１８９】上記可変電圧電源５６は、パルス増幅器４
に加える定電圧Ｖ″の電圧値を変化させることのできる
電源である。そして、上記可変電圧電源５６の電圧値
は、可変抵抗６６ｖの抵抗値とともに、電圧値制御部１
４からの制御信号Ｓ１４に基づいて制御される。

【０１９０】上記電圧値制御部１４は、制御信号Ｓ１４
を可変電圧電源５６と減衰器６６とに出力し、可変電圧
電源５６の電圧値と、減衰器６６の可変抵抗６６ｖの抵
抗値を外部から同時に制御することができる。

【０１９１】以上のように構成されたディジタルスイッ
チングアンプ１０６の動作を説明すると、つぎのとおり
である。

【０１９２】上記ディジタルスイッチングアンプ１０６
では、入力端子１に入力されたオーディオ信号などの入
力信号Ｓ１と、帰還ループ１２によってパルス増幅器４
から減衰器６６を経て負帰還する帰還信号Ｓ６６とを入
力信号として、差分器８でこれら二つの信号の差分信号
Ｓ８を生成する。積分器・加算器群２で、この差分信号
Ｓ８を積分した後、加算して、ノイズシェーピングし、
量子化器３で加算された差分積分信号の極性を判定して
“１”または“０”の量子化出力信号Ｓ３に変換する。
つづいて、デルタシグマ変調して得られた量子化出力信
号Ｓ３をスイッチング制御信号として、可変電圧電源５
６によって定電圧Ｖ″が加えられたパルス増幅器４で電
力増幅し、得られたパルス増幅信号Ｓ４１を出力端子１
０へ出力する。

【０１９３】ここで、上記の可変電圧電源５６、減衰器
６６および電圧値制御部１４の動作を説明すると、つぎ
のとおりである。

【０１９４】可変電圧電源５６を電圧値制御部１４によ
って制御することにより、パルス増幅器４に供給する定
電圧Ｖ″の電圧値を変化させることができる。これは、
パルス増幅器４において、スイッチングによってパルス
増幅された１ビット信号であるパルス増幅信号Ｓ４１の
波高値を変化させることとなり、その結果、再生音量を
制御することができる。すなわち、定電圧Ｖ″の電圧値
を高くしてパルス増幅信号Ｓ４１の波高値を上げて大出
力とし、定電圧Ｖ″の電圧値を低くしてパルス増幅信号
Ｓ４１の波高値を下げて小出力とすることができる。こ
のとき、帰還信号Ｓ６６はパルス増幅信号Ｓ４１が減衰
器６６において抵抗分割で減圧されて生成されるため、
帰還信号Ｓ６６の波高値も当然変化する。

【０１９５】しかし、実施の形態５において説明したよ
うに、帰還ループ１２によって負帰還される帰還信号Ｓ
６６の波高値は、デルタシグマ変調部ＡＤ１の発信限界
に関係しており、波高値が低いほど入力信号Ｓ１に対す
る発信限界が低くなる。

【０１９６】そこで、ディジタルスイッチングアンプ１
０６では、上記のようにパルス増幅器４に加えられる定
電圧Ｖ″の電圧値が変化しても、発信限界を保ち安定し
たデルタシグマ変調を行えるように、帰還ループ１２に
加えて、減衰器６６が設けられている。

【０１９７】そして、可変電圧電源５６からパルス増幅
器４に供給される定電圧Ｖ″の電圧値を制御する電圧値
制御部１４からの制御信号Ｓ１４に基づいて、減衰器６
６の可変抵抗６６ｖの抵抗値を設定制御する。これによ
り、減衰器６６は、定電圧Ｖ″の変化に合わせて帰還信
号Ｓ６６の波高値が一定に保たれるように、デルタシグ
マ変調の発信限界に影響を及ぼさない範囲で、パルス増
幅信号Ｓ４１の減圧比を制御することができる。

【０１９８】これによって、再生音量を制御するために
定電圧Ｖ″の電圧値が変化しても、帰還信号Ｓ６６の波
高値を高く一定に維持することができ、発信限界を保ち
安定したデルタシグマ変調を行うことができる。したが
って、パルス増幅器４に加える定電圧Ｖ″の電圧値を変
化させて、ディジタルスイッチングアンプ１０６の再生
音量を変化させることができる。 〔実施の形態７〕 本発明のさらに他の実施の形態について図１５および図
１６に基づいて説明すれば、以下のとおりである。な
お、本実施の形態は、デルタシグマ変調を応用してパル
ス増幅を行う回路であり、特に出力電圧を増減させるた
めに変化する入力信号の振幅に応じて、パルス増幅を行
う定電圧ならびに帰還信号の振幅レベルを制御する増幅
回路である。

【０１９９】なお、説明の便宜上、実施の形態１から６
において示した構成と同一の部材には、同一の符号を付
記し、その説明を省略する。

【０２００】図１５に示すように、本実施の形態にかか
るデルタシグマ変調を応用したディジタルスイッチング
アンプ１０７は、入力信号可変部１５と、差分器８７
と、積分器・加算器群２と、量子化器３と、パルス増幅
器（電力増幅部）４と、電圧値制御部１６、減衰器（減
圧部）６７と、ローパスフィルタ１７とを備えて構成さ
れている。さらに、上記ディジタルスイッチングアンプ
１０７には、入力信号可変部１５、電圧値制御部１６、
減衰器６７を連動して制御する制御部１８が設けられて
いる。

【０２０１】そして、上記パルス増幅器４から出力され
たパルス増幅信号Ｓ４１を上記積分器・加算器群２の入
力信号として負帰還させる帰還ループ１２が構成されて
おり、この帰還ループ１２上に上記減衰器６７が設けら
れている。なお、上記の積分器・加算器群２および量子
化器３とが、帰還ループ１２を備えることによってデル
タシグマ変調部ＡＤ１が構成されている。

【０２０２】上記ディジタルスイッチングアンプ１０７
は、ローパスフィルタ１７の出力信号Ｓ１７を音声出力
するスピーカ等の音声信号出力部（図示しない）とをさ
らに備えたオーディオ信号再生装置に適用することがで
きる。

【０２０３】上記入力信号可変部１５は、入力端子１に
入力された入力信号（入力アナログ信号）Ｓ１の振幅レ
ベルを制御して得られた信号Ｓ１５ａを積分器・加算器
群２へ出力する。また同時に、入力信号Ｓ１の振幅レベ
ルを制御したレベル制御信号Ｓ１５ｂを電圧値制御部１
６および減衰器６７へ出力する。なお、レベル制御信号
Ｓ１５ｂは電気的な信号に限らず機械的な信号であって
もかまわない。

【０２０４】このように、上記入力信号可変部１５にお
いて、入力信号Ｓ１の振幅レベルを変更することによ
り、入力ボリュームを変更することができる。

【０２０５】上記差分器８７は、入力信号可変部１５か
ら出力された信号Ｓ１５ａと、パルス増幅器４から帰還
ループ１２によって減衰器６７を経て負帰還される帰還
信号Ｓ６７とを入力信号として、これら二つの信号の差
分値を求めて、差分信号Ｓ８７を積分器・加算器群２へ
出力する。

【０２０６】上記の積分器・加算器群２および量子化器
３は、上述したとおりである。すなわち、上記積分器・
加算器群２は、高次の積分器群であり、上記差分器８７
から出力された差分信号Ｓ８７を積分して、加算し、差
分積分加算信号Ｓ２を量子化器３へ出力する。上記量子
化器３は、積分器・加算器群２から入力された差分積分
加算信号Ｓ２の極性を判定して、２値（１ビット）の量
子化出力信号Ｓ３（ディジタル信号）に変換し、デルタ
シグマ変調部ＡＤ１の出力信号としてパルス増幅器４へ
出力する。なお、本実施の形態にかかるディジタルスイ
ッチングアンプ１０７は、量子化器３の代わりに３値量
子化器３２（図３）を設けて、３値量子化を行うように
構成することも可能である。また、量子化出力信号Ｓ３
の量子化閾値は、最適に設定されている。

【０２０７】上記パルス増幅器４は、デルタシグマ変調
部ＡＤ１から出力された量子化出力信号Ｓ３をスイッチ
ング制御信号として高速にスイッチングすることによ
り、電圧値制御部１６から供給される定電圧Ｖによって
電力増幅する高速スイッチングパルス増幅器である。そ
して、得られたパルス増幅信号（スイッチング信号）Ｓ
４１は、上記ローパスフィルタ１７に入力されるととも
に、帰還ループ１２上の減衰器６７にも入力される。な
お、上記定電圧Ｖは、電圧値制御部１６によって電圧レ
ベルが設定され、定電圧信号Ｓ１６として供給される。

【０２０８】上記ローパスフィルタ１７は、パルス増幅
器４より出力されたパルス増幅信号Ｓ４１から不要な信
号成分を除去し、得られた出力信号Ｓ１７を出力端子１
０へ出力するフィルタである。なお、ローパスフィルタ
１７は、例えばコイルやコンデンサ等から構成されてい
る。

【０２０９】上記電圧値制御部１６は、入力信号可変部
１５から入力されたレベル制御信号Ｓ１５ｂに基づい
て、パルス増幅器４に供給する定電圧Ｖの電圧レベルを
設定して、定電圧信号Ｓ１６としてパルス増幅器４へ出
力する。

【０２１０】上記減衰器６７は、帰還ループ１２上に設
けられ、パルス増幅器４から出力されたパルス増幅信号
Ｓ４１の振幅を減衰して帰還信号Ｓ６７を生成する。そ
して、帰還信号Ｓ６７は帰還ループ１２によって積分器
・加算器群２の入力信号として差分器８７へ負帰還され
る。

【０２１１】ここで、図１６に示すように、上記減衰器
６７は、例えば直列に接続された２つの抵抗６７ｐ，６
７ｓからなっており、帰還ループ１２上に設けられてい
る。上記抵抗６７ｐは、一端が帰還ループ１２の入力側
（パルス増幅器４の出力端側）に導通しており、他端が
抵抗６７ｓと接続されている。上記抵抗６７ｓは、抵抗
６７ｐと接続されていない端部が接地されている。そし
て、抵抗６７ｐと抵抗６７ｓとの接続点が、帰還ループ
１２の出力側（積分器・加算器群２の入力端側）に導通
されている。

【０２１２】これにより、上記減衰器６７は帰還ループ
１２上に設けられ、パルス増幅器４から出力されたパル
ス増幅信号Ｓ４１を減衰して、帰還信号Ｓ６７を積分器
・加算器群２に入力する。ここで、抵抗６７ｐ，６７ｓ
の抵抗値は、パルス増幅器４における増幅の量、すなわ
ち定電圧Ｖに応じた減衰比となるように適宜設計され
る。

【０２１３】また、抵抗６７ｐ，６７ｓの何れか一方も
しくは両方を可変抵抗とすることにより、パルス増幅信
号Ｓ４１の減衰器６７における減衰量をレベル制御信号
Ｓ１５ｂに基づいて調整することができる。

【０２１４】以上のように構成されたディジタルスイッ
チングアンプ１０７の動作を説明すると、つぎのとおり
である。

【０２１５】上記ディジタルスイッチングアンプ１０７
では、入力信号可変部１５によって、入力端子１に入力
された入力信号Ｓ１の振幅を制御して、信号Ｓ１５ａを
生成する。そして、差分器８７によって、信号Ｓ１５ａ
と、帰還ループ１２により減衰器６７を経て負帰還され
た帰還信号Ｓ６７との差分信号Ｓ８７を生成する。つぎ
に、積分器・加算器群２によって差分信号Ｓ８７を積分
して差分積分加算信号Ｓ２を生成し、量子化器３によっ
て差分積分加算信号Ｓ２をディジタル信号である量子化
出力信号Ｓ３に変換する。さらに、パルス増幅器４によ
って、量子化出力信号Ｓ３を定電圧Ｖ（定電圧信号Ｓ１
６）を用いてパルス増幅してパルス増幅信号Ｓ４１を生
成する。最後に、ローパスフィルタ１７によって、パル
ス増幅信号Ｓ４１から不要な信号成分を除去して、出力
信号Ｓ１７を出力端子１０へ出力する。

【０２１６】また、入力信号可変部１５は、入力信号Ｓ
１の振幅を制御して信号Ｓ１５ａを生成すると同時に、
レベル制御信号Ｓ１５ｂを生成して電圧値制御部１６お
よび減衰器６７に出力する。そして、電圧値制御部１６
は、レベル制御信号Ｓ１５ｂに基づいて、パルス増幅器
４に供給する定電圧Ｖの電圧レベルを設定して定電圧信
号Ｓ１６を出力する。一方、減衰器６７は、レベル制御
信号Ｓ１５ｂに基づいて、帰還ループ１２によりパルス
増幅器４から入力されているパルス増幅信号Ｓ４１の振
幅を制御して、フィードバック信号である帰還信号Ｓ６
７を生成し、差分器８７へ出力する。

【０２１７】ここで、上記の制御部１８による入力信号
可変部１５、電圧値制御部１６、減衰器６７の連動制御
について説明する。

【０２１８】デルタシグマ変調部ＡＤ１から出力される
量子化出力信号Ｓ３は２値量子化あるいは３値量子化の
何れの場合でも１ビット出力であるため、入力信号Ｓ１
（入力オーディオ信号）の大小にかかわらず、量子化出
力信号Ｓ３の振幅は一定である。その結果、パルス増幅
器４で増幅されて出力されるパルス増幅信号Ｓ４１の出
力レベルは定電圧Ｖにのみ依存することになり、入力信
号Ｓ１の大小にかかわらず一定となる。逆に、入力信号
Ｓ１の入力レベルが一定であっても、パルス増幅器４に
供給する定電圧Ｖの電圧値を変えることによって、パル
ス増幅信号Ｓ４１の出力レベルを変化させることができ
る。

【０２１９】一方、フィードバックされる帰還信号Ｓ６
７の振幅は入力信号Ｓ１との関係で決定されるため、帰
還信号Ｓ６７の振幅が変化すると発振限界値が変化す
る。ゆえに、パルス増幅４に供給する定電圧Ｖを変化さ
せる場合には、同時に帰還信号Ｓ６７の振幅が一定にな
るように調整する必要がある。

【０２２０】よって、これらの変化量をあらかじめ設定
しておくことで、最も電力効率が良くＳ／Ｎ比のとれる
値に制御することができる。

【０２２１】さらに具体的に説明すると以下のとおりで
ある。パルス増幅器４に電圧制御を行わずに定電圧信号
Ｓ１６を与えると、入力信号Ｓ１の大小にかかわらず常
に一定の定電圧Ｖをスイッチングすることになる。この
場合、入力信号Ｓ１が微小信号あるいは無信号状態であ
っても、通常レベルの入力信号Ｓ１を増幅するために設
定されている定電圧Ｖをスイッチングすることとなり、
電力の無駄であるとともに、雑音を増幅することになる
ため好ましくない。

【０２２２】そこで、例えば、入力信号可変部１５の入
力信号レベル検出器（図示しない）によって入力信号Ｓ
１のレベルを検出してレベル制御信号Ｓ１５ｂを生成
し、レベル制御信号Ｓ１５ｂに基づき、入力信号Ｓ１の
レベルに応じて定電圧Ｖを下げることで、効率のよいス
イッチングが可能になる。ただし、デルタシグマ変調部
ＡＤ１に帰還する帰還信号Ｓ６７のレベルは一定である
必要があるので、定電圧Ｖの変化に応じて、減衰器６７
の減衰量を制御しなければならない。

【０２２３】例えば、通常時には定電圧Ｖを５０Ｖにし
てスイッチングを行い、無信号時には定電圧Ｖを２０Ｖ
に下げるように設定する場合を考える。この場合、入力
信号可変部１５の入力信号レベル検出器によって、入力
信号Ｓ１が無信号か否かが検出され、レベル制御信号Ｓ
１５ｂとして出力される。なお、レベル制御信号Ｓ１５
ｂは、実際の入力信号Ｓ１のレベルを所定の閾値を比較
することによって判断してもよいし、ボリュームの設定
位置から機械的に検出してもよい。

【０２２４】そして、このレベル制御信号Ｓ１５ｂに基
づいて設定された定電圧Ｖ（５０Ｖあるいは２０Ｖ）
を、パルス増幅器４がスイッチングしてパルス増幅信号
Ｓ４１を出力する。これと同時に、減衰器６７は帰還信
号Ｓ６７のレベルを常に一定（この場合は５Ｖ）に制御
にするために、レベル制御信号Ｓ１５ｂに基づいて、定
電圧５０Ｖでスイッチングされたパルス増幅信号Ｓ４１
を１／１０に減衰するとともに、定電圧２０Ｖでスイッ
チングされたパルス増幅信号Ｓ４１を１／４に減衰す
る。

【０２２５】なお、上記の説明では、通常時および無信
号時の２段階に定電圧Ｖを設定したが、このような２段
階の設定でも十分に効率の良いスイッチングが可能とな
る。もっとも、定電圧Ｖにさらに多くの段階を設定し
て、より効率の良いスイッチングを実現することも可能
である。

【０２２６】また、上記の説明で使用した数値は一例に
すぎず、これにより本願発明が制限されるものではな
い。そして、電圧制御部１６や減衰器６７の設定値、お
よびレベル制御信号Ｓ１５ｂ等は、ディジタルスイッチ
ングアンプ１０７の状況に応じて最適に選択される決定
方法によって決定される。

【０２２７】以上のように、本実施の形態にかかるディ
ジタルスイッチングアンプ１０７は、オーディオ信号を
デルタシグマ変調して得られた２値もしくは３値信号を
制御信号として、定電圧スイッチングを行う増幅回路に
おいて、スイッチング定電圧、入力信号の振幅、帰還信
号の振幅を連動させることで出力電圧を増減させる増幅
回路である。

【０２２８】このような構成により、入力信号Ｓ１の変
化に連動して、パルス増幅器４に供給する定電圧Ｖの電
圧レベルを制御すると同時に、デルタシグマ変調の帰還
信号Ｓ６７の振幅を適切な値に制御することができる。

【０２２９】そして、制御量の最適値をあらかじめ設定
しておくことにより、入力信号可変部１５に対して入力
信号Ｓ１の振幅を制御する操作のみで、パルス増幅器で
スイッチングを行う定電圧Ｖ、デルタシグマ変調の帰還
信号Ｓ６７の振幅を、最適値すなわち電力効率が最も良
くノイズレベルが最も低い振幅に制御可能な値に設定す
ることができる。

【０２３０】以上のように、本発明にかかるディジタル
スイッチングアンプでは、帰還信号を減圧するために、
抵抗分割を用いた減衰器を用いる。これにより、ノイズ
成分をそのままの形状で負帰還することができるため、
パルス増幅器にかかる定電圧に含まれるリプルや外来ノ
イズに起因するＳ／Ｎ劣化なしに、量子化出力信号をス
イッチング制御信号としてパルス増幅を行うことができ
る。

【０２３１】さらに、パルス増幅器に供給される電圧が
変化する場合は、減衰器の減圧比を制御して、帰還信号
の波高値を一定に維持する。これにより、パルス増幅器
に供給される電圧が変化しても、発信限界を保ち安定し
たデルタシグマ変調を行うことができる。

【０２３２】加えて、入力信号の振幅を制御する入力信
号振幅制御部の操作のみで、スイッチングを行う定電圧
およびデルタシグマ変調の帰還信号の振幅を、電力効率
が最も良く、ノイズレベルが最も低い振幅に制御可能な
最適値に設定することができる。

【０２３３】なお、以上の各実施の形態は本発明の範囲
を限定するものではなく、本発明の範囲内で種々の変更
が可能であり、例えば、以下のように構成することもで
きる。

【０２３４】本発明にかかるディジタルスイッチングア
ンプは、複数の積分器を含みオーディオ信号を入力信号
とする積分器群と、クロック信号に応じて作動して積分
器群の出力信号を量子化する量子化器と、定電圧電源か
ら供給されるほぼ一定の電圧をスイッチングして量子化
器の出力信号を増幅する電力増幅部と、電力増幅部の出
力信号から高域成分を除去するローパスフィルタと、電
力増幅部の出力信号を積分器群の入力部へ差信号として
帰還させる帰還手段とを備えている構成であってもよ
い。

【０２３５】そして、上記の構成のディジタルスイッチ
ングアンプは、ローパスフィルタの出力信号を音声出力
するスピーカ等の音声信号出力部をさらに備えたオーデ
ィオ信号再生装置に適用することができる。

【０２３６】すなわち、上記オーディオ信号再生装置
は、入力オーディオ信号と帰還信号との合成信号を積分
器群によって積分し、積分信号をクロック信号に対応し
て作動する量子化器によって量子化して、１ビット信号
すなわちパルス密度変調信号（ＰＤＭ信号）を生成し、
パルス密度変調信号を定電圧電源に接続された電力増幅
部によって増幅して、増幅信号をローパスフィルタを介
して音声信号出力部から音声出力するとともに、帰還手
段によって積分器群に差信号として帰還する構成であ
る。

【０２３７】したがって、上記ディジタルスイッチング
アンプは、量子化器から出力されるパルス密度変調信号
を帰還させず、帰還手段により電力増幅部からの増幅信
号を差信号として帰還することによって、電力増幅部で
発生する不具合をフィードバックする。つまり、上記デ
ィジタルスイッチングアンプは、電力増幅部が積分器群
および量子化器を備えたデルタシグマ変調部（デルタシ
グマ変調回路）の一部としてとりこまれた構成となって
いる。

【０２３８】上記の構成によって、上記ディジタルスイ
ッチングアンプは、以下のような効果を奏することがで
きる。

【０２３９】第一に、上記ディジタルスイッチングアン
プでは、電力増幅部によって生じた波形なまりは高周波
的なものが多く、デルタシグマ変調部のノイズシェーピ
ング作用によってノイズシェープされて、波形なまりが
消滅する。

【０２４０】第二に、電力増幅部への供給電圧が小さく
なるとフィードバック量も小さくなるため、パルス密度
変調信号のパルス数は増大する。逆に、供給電圧が大き
くなるとフィードバック量は大きくなるため、パルス数
は減少する。つまり、上記ディジタルスイッチングアン
プは、電力増幅部に供給する電源部のトランスレギュレ
ーション特性による波高値の変動に対して、この変動を
打ち消すように作動する。ゆえに、上記ディジタルスイ
ッチングアンプでは、定電圧を強固に維持するために、
電源電圧部に余分なコストをかける必要がなくなる。

【０２４１】第三に、上記ディジタルスイッチングアン
プでは、量子化器がクロックによって動作するため、電
力増幅部によって生じた波形なまりの時系列方向の成分
つまりジッター的なものは、波形なまりがクロック範囲
内にあれば吸収される。

【０２４２】なお、最近のデルタシグマ変調回路では、
量子化器の前段に設けられる積分器群の積分器の多くは
スイッチドキャパシタによって作動されるものが多い。
そして、それらの多くは量子化器のクロックと積分器の
クロックとを共有して動作している。よって、この場
合、上記ディジタルスイッチングアンプは、積分器の作
動時に波形なまりを吸収することになるが、本発明の範
囲からはずれるものではない。

【０２４３】以上のように、上記ディジタルスイッチン
グアンプは、デルタシグマ変調回路が帰還回路を必要と
するが、帰還回路の出力位置を量子化器から電力増幅部
に切り替えることによって、つまり、電力増幅部をデル
タシグマ変調回路の一部にとりこむことによって、電力
増幅部で発生する不具合を、デルタシグマ変調回路の特
性によって、一挙に同時に解決することができる。

【０２４４】ゆえに、１ビットアンプを含めて、上記デ
ィジタルスイッチングアンプによれば、デルタシグマ変
調信号を電力増幅部で増幅し、増幅信号をデルタシグマ
変調回路の入力部に帰還させることにより、強固な安定
化電源が不要となる。

【０２４５】

【発明の効果】請求項１の発明のディジタルスイッチン
グアンプは、以上のように、入力オーディオ信号をデル
タシグマ変調して量子化出力信号を生成するデルタシグ
マ変調部と、該量子化出力信号に基づいて定電圧印加を
スイッチングすることにより上記量子化出力信号をパル
ス増幅したスイッチング信号を生成する電力増幅部とを
有するディジタルスイッチングアンプにおいて、上記ス
イッチング信号を上記デルタシグマ変調部へ帰還する帰
還ループ上に、該スイッチング信号を抵抗分割により減
圧して帰還信号を生成する減圧部が設けられている構成
である。

【０２４６】それゆえ、スイッチング信号は、単に抵抗
分割によって減圧されるだけであるため、電力増幅部に
加えられる定電圧に含まれるリプルや外来ノイズなどに
起因するスイッチング信号の波形の変形を、そのままの
形で帰還させることができる。よって、スイッチング信
号の波形の変形を、波形なまりも含めて打ち消すように
ノイズシェーピングを行うことができる。

【０２４７】したがって、１ビット信号の量子化出力信
号をスイッチング制御信号として、スイッチング信号を
正確に電力増幅することができる。その結果、スイッチ
ング信号は、ノイズ成分の少ないＳ／Ｎの確保されたも
のとなるという効果を奏する。また、そのために要する
部材は単なる抵抗分割で十分であるため、簡易な回路構
成にすることができるという効果を奏する。

【０２４８】請求項２の発明のディジタルスイッチング
アンプは、以上のように、請求項１の構成に加えて、上
記減圧部の減圧比は、可変であるとともに、上記電力増
幅部に加えられる定電圧の電圧値変化に応じて上記帰還
信号の波高値を一定に維持するように制御される構成で
ある。

【０２４９】それゆえ、請求項１の構成による効果に加
えて、帰還信号の波高値が下がると、入力信号に対する
発振限界が低くなり、安定したデルタシグマ変調が不可
能になるという状況を回避することができる。

【０２５０】したがって、上記電力増幅部に加えられる
定電圧の電圧値が多少変化しても、帰還信号の波高値を
高く一定に維持して、安定したデルタシグマ変調を行う
ことができるため、高精度な定電圧電源を必要とするこ
となく、単なる電源トランスのような非安定化電源でも
電力増幅器に定電圧を加えることができるという効果を
奏する。

【０２５１】請求項３の発明のディジタルスイッチング
アンプは、以上のように、請求項２の構成に加えて、上
記定電圧の電圧値変化を検出する電源特性検出部が設け
られている構成である。

【０２５２】それゆえ、請求項２の構成による効果に加
えて、上記電源特性検出部によって検出された上記定電
圧の電圧値変化に基づいて、上記帰還信号の波高値を高
く一定に維持するように、デルタシグマ変調の発振限界
に影響を及ぼさない範囲で上記減圧部の減圧比を変更す
ることができるという効果を奏する。

【０２５３】請求項４の発明のディジタルスイッチング
アンプは、以上のように、請求項３の構成に加えて、上
記電源特性検出部は、上記電圧値、あるいは上記電力増
幅器を介して負荷へ供給される電流値に基づいて、上記
定電圧の電圧値変化を検出する構成である。

【０２５４】それゆえ、請求項３の構成による効果に加
えて、上記定電圧の電圧値変化を検出する上記電源特性
検出部として、電圧値を検出する電圧検出器、あるいは
電力増幅器を介して負荷へ供給される電流値を検出する
電流検出器のどちらかを設けることができる。

【０２５５】よって、電圧検出器と電流検出器とから、
上記電源特性検出部としてより適当なものを適宜選択す
ることができるという効果を奏する。

【０２５６】請求項５の発明のディジタルスイッチング
アンプは、以上のように、請求項２の構成に加えて、上
記定電圧は電圧値が可変の定電圧電源により印加され、
該電圧値は上記減圧部の減圧比とともに電圧値制御部に
よって制御される構成である。

【０２５７】それゆえ、請求項２の構成による効果に加
えて、上記電力増幅部に加える定電圧の電圧値を変化さ
せても、安定したデルタシグマ変調を行うことができ
る。

【０２５８】したがって、電力増幅部に加える定電圧の
電圧値を変化させて、ディジタルスイッチングアンプの
再生音量を変化させることができるという効果を奏す
る。

【０２５９】請求項６の発明のディジタルスイッチング
アンプは、以上のように、入力オーディオ信号をデルタ
シグマ変調して量子化出力信号を生成するデルタシグマ
変調部と、該量子化出力信号に基づいて定電圧印加をス
イッチングすることによりパルス増幅したスイッチング
信号を生成する電力増幅部とを有するディジタルスイッ
チングアンプにおいて、上記電力増幅部に加えられる定
電圧中のノイズ成分を上記デルタシグマ変調部へ帰還す
る帰還ループ上に、該ノイズ成分のみを抽出し、抵抗分
割により減圧して帰還信号を生成する減圧部が設けられ
ている構成である。

【０２６０】それゆえ、Ｓ／Ｎを確保すべきスイッチン
グ信号の波形の変形の原因である電力増幅部に加えられ
る定電圧に含まれるリプルや外来ノイズなどを、そのま
まの形で抽出し、帰還させることができる。よって、ス
イッチング信号の波形の変形を、波形なまりも含めて打
ち消すようにノイズシェーピングを行うことができる。

【０２６１】したがって、１ビット信号の量子化出力信
号をスイッチング制御信号として、スイッチング信号を
正確に電力増幅することができる。その結果、スイッチ
ング信号は、ノイズ成分の少ないＳ／Ｎの確保されたも
のとなるという効果を奏する。また、そのために要する
部材は単なる抵抗分割とコンデンサで十分であるため、
簡易な回路構成にすることができるという効果を奏す
る。

【０２６２】請求項７のディジタルスイッチングアンプ
は、以上のように、入力オーディオ信号をデルタシグマ
変調して量子化出力信号を生成するデルタシグマ変調部
と、該量子化出力信号に基づいて定電圧印加をスイッチ
ングすることによりパルス増幅したスイッチング信号を
生成する電力増幅部とを有するディジタルスイッチング
アンプにおいて、上記入力オーディオ信号の振幅を制御
する入力信号可変部と、上記定電圧の電圧レベルを設定
する電圧値制御部と、上記スイッチング信号を上記デル
タシグマ変調部へ帰還する帰還ループ上に設けられ該ス
イッチング信号の振幅を減圧して帰還信号を生成する減
圧部とを備えるとともに、これら入力信号可変部、電圧
値制御部、減圧部を連動して制御する制御部を備えてい
る構成である。

【０２６３】それゆえ、入力オーディオ信号の変化に連
動して、電力増幅部に供給する定電圧の電圧レベルを設
定すると同時に、デルタシグマ変調部への帰還信号の波
高値を一定に維持するように適切に制御することができ
る。したがって、出力電圧を増減させても、常に、電力
効率に優れノイズレベルを低減した設定において、電力
増幅を行うことができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施の形態にかかるディジタルスイ
ッチングアンプの構成の概略を示すブロック図である。

【図２】図１に示したディジタルスイッチングアンプに
おける量子化出力信号とパルス増幅信号との関係を示す
説明図であり、同図（ａ）は量子化出力信号の波形図、
同図（ｂ）はパルス増幅信号の波形図である。

【図３】本発明の他の実施の形態にかかるディジタルス
イッチングアンプの構成の概略を示すブロック図であ
る。

【図４】図３に示したディジタルスイッチングアンプの
３値パルス増幅器の回路構成図である。

【図５】図３に示したディジタルスイッチングアンプに
おける量子化出力信号とパルス増幅信号との関係を示す
説明図であり、同図（ａ）および同図（ｂ）は量子化出
力信号の波形図、同図（ｃ）および同図（ｄ）はパルス
増幅信号の波形図である。

【図６】図３に示したディジタルスイッチングアンプに
おけるパルス増幅信号の他の波形の例を示す説明図であ
る。

【図７】本発明のさらに他の実施の形態にかかるディジ
タルスイッチングアンプの構成の概略を示すブロック図
である。

【図８】図７に示したディジタルスイッチングアンプに
おけるノイズ成分の混入を示す説明図であり、同図
（ａ）は量子化出力信号の波形図、同図（ｂ）および同
図（ｃ）はノイズが混入した定電圧の波形図、同図
（ｄ）は量子化出力信号をノイズが混入した定電圧によ
りパルス増幅したパルス増幅信号の波形図である。

【図９】本発明のさらに他の実施の形態にかかるディジ
タルスイッチングアンプの構成の概略を示すブロック図
である。

【図１０】本発明のさらに他の実施の形態にかかるディ
ジタルスイッチングアンプの構成の概略を示すブロック
図である。

【図１１】図１０に示したディジタルスイッチングアン
プにおける定電圧の出力変化とパルス増幅信号の関係を
示す説明図であり、同図（ａ）は量子化出力信号の波形
図、同図（ｂ）は小出力時のパルス増幅信号の波形図、
同図（ｃ）は大出力時のパルス増幅信号の波形図であ
る。

【図１２】本発明のさらに他の実施の形態にかかるディ
ジタルスイッチングアンプの構成の概略を示すブロック
図である。

【図１３】従来の技術にかかるディジタルスイッチング
アンプの構成の概略を示すブロック図である。

【図１４】図１３に示したディジタルスイッチングアン
プにおけるパルス増幅信号の変形を示す説明図であり、
同図（ａ）はリプルが混入した定電圧の波形図、同図
（ｂ）は量子化出力信号をリプルが混入した定電圧によ
りパルス増幅したパルス増幅信号の波形図、同図（ｃ）
はノイズが混入した定電圧の波形図、同図（ｄ）は量子
化出力信号をノイズが混入した定電圧によりパルス増幅
したパルス増幅信号の波形図、同図（ｅ）は波形なまり
を生じたパルス増幅信号の波形図である。

【図１５】本発明のさらに他の実施の形態にかかるディ
ジタルスイッチングアンプの構成の概略を示すブロック
図である。

【図１６】図１５に示したディジタルスイッチングアン
プのフィードバック振幅減衰器の一例を示す回路構成図
である。

【符号の説明】

ＡＤ１，ＡＤ２，ＡＤ３ デルタシグマ変調部 ４，４２ パルス増幅器（電力増幅部） ５ 定電圧電源 ５５ 非安定電源（定電圧電源） ５６ 可変電圧電源（定電圧電源） ６，６ａ，６ｂ，６３ａ，６３ｂ，６５，６６，６７
減衰器（減圧部） １２，１２ａ，１２ｂ，１２ｃ，１２ｄ 帰還ループ ７３，７４ アナログスイッチ（切替部） ９５ 電源特性検出部 １４ 電圧値制御部 １５ 入力信号可変部 １６ 電圧値制御部 １８ 制御部 １０１，１０２，１０３，１０４，１０５，１０６，１
０７ ディジタルスイッチングアンプ Ｓ１，Ｓ１ａ，Ｓ１ｂ 入力信号（入力オーディオ信
号） Ｓ３，Ｓ３２ａ，Ｓ３２ｂ 量子化出力信号 Ｓ４１，Ｓ４２ａ，Ｓ４２ｂ，Ｓ４３，Ｓ４４ａ，Ｓ４
４ｂ パルス増幅信号（スイッチング信号） Ｓ６，Ｓ６２ａ，Ｓ６２ｂ，Ｓ６３ａ，Ｓ６３ｂ，Ｓ６
５，Ｓ６６，Ｓ６７， Ｓ７３，Ｓ７４ａ，Ｓ７４ｂ 帰還信号 Ｖ，Ｖｓ，Ｖｄ，Ｖ″ 定電圧 Ｖ′ 非安定電圧（定電圧）

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03F 3/217 H03M 7/32

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】入力オーディオ信号をデルタシグマ変調し
   て量子化出力信号を生成するデルタシグマ変調部と、該
   量子化出力信号に基づいて定電圧印加をスイッチングす
   ることにより前記量子化出力信号をパルス増幅したスイ
   ッチング信号を生成する電力増幅部とを有するディジタ
   ルスイッチングアンプにおいて、 上記スイッチング信号を上記デルタシグマ変調部へ帰還
   する帰還ループ上に、該スイッチング信号を抵抗分割に
   より減圧して帰還信号を生成する減圧部が設けられてい
   ることを特徴とするディジタルスイッチングアンプ。
2. 【請求項２】上記減圧部の減圧比は、可変であるととも
   に、上記電力増幅部に加えられる定電圧の電圧値変化に
   応じて上記帰還信号の波高値を一定に維持するように制
   御されることを特徴とする請求項１記載のディジタルス
   イッチングアンプ。
3. 【請求項３】上記定電圧の電圧値変化を検出する電源特
   性検出部が設けられていることを特徴とする請求項２記
   載のディジタルスイッチングアンプ。
4. 【請求項４】上記電源特性検出部は、上記電圧値、ある
   いは上記電力増幅器を介して負荷へ供給される電流値に
   基づいて、上記定電圧の電圧値変化を検出することを特
   徴とする請求項３記載のディジタルスイッチングアン
   プ。
5. 【請求項５】上記定電圧は電圧値が可変の定電圧電源に
   より印加され、該電圧値は上記減圧部の減圧比とともに
   電圧値制御部によって制御されることを特徴とする請求
   項２記載のディジタルスイッチングアンプ。
6. 【請求項６】入力オーディオ信号をデルタシグマ変調し
   て量子化出力信号を生成するデルタシグマ変調部と、該
   量子化出力信号に基づいて定電圧印加をスイッチングす
   ることによりパルス増幅したスイッチング信号を生成す
   る電力増幅部とを有するディジタルスイッチングアンプ
   において、 上記電力増幅部に加えられる定電圧中のノイズ成分を上
   記デルタシグマ変調部へ帰還する帰還ループ上に、該ノ
   イズ成分のみを抽出し、抵抗分割により減圧して帰還信
   号を生成する減圧部が設けられていることを特徴とする
   ディジタルスイッチングアンプ。
7. 【請求項７】入力オーディオ信号をデルタシグマ変調し
   て量子化出力信号を生成するデルタシグマ変調部と、該
   量子化出力信号に基づいて定電圧印加をスイッチングす
   ることによりパルス増幅したスイッチング信号を生成す
   る電力増幅部とを有するディジタルスイッチングアンプ
   において、 上記入力オーディオ信号の振幅を制御する入力信号可変
   部と、 上記定電圧の電圧レベルを設定する電圧値制御部と、 上記スイッチング信号を上記デルタシグマ変調部へ帰還
   する帰還ループ上に設けられ該スイッチング信号の振幅
   を減圧して帰還信号を生成する減圧部とを備えるととも
   に、 これら入力信号可変部、電圧値制御部、減圧部を連動し
   て制御する制御部を備えていることを特徴とするディジ
   タルスイッチングアンプ。