JP4675138B2

JP4675138B2 - スイッチング増幅器

Info

Publication number: JP4675138B2
Application number: JP2005116730A
Authority: JP
Inventors: 正浩岸田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2005-04-14
Filing date: 2005-04-14
Publication date: 2011-04-20
Anticipated expiration: 2025-04-14
Also published as: EP1713175B1; JP2006295769A; DE602006000179T2; US20060232457A1; EP1713175A1; US7301491B2; DE602006000179D1

Description

本発明は、アナログ信号或いは１ビット信号をデルタシグマ変調して得られる量子化信号をスイッチング制御信号としてパルス増幅するスイッチング増幅器に関するものである。

アナログ信号或いは１ビット信号をデルタシグマ変調して得られる１ビット信号は、当該デルタシグマ変調を行うデルタシグマ変調回路内の積分器や加算器の係数を適宜選択することによって、有効周波数帯域を広くしたり、またはダイナミックレンジを広くしたりするなどの音源等に合わせた周波数特性を設定できるという優れた特徴を有している。このため、ＣＤ（コンパクトディスク）やＳＡＣＤ（スーパーオーディオコンパクトディスク）の新しい規格では、音声信号の記録に１ビット信号が採用され製品化されている。１ビット信号は、このような音声信号の記録に用いられるのみならず、電力増幅や機器間の信号伝送にも用いられる。

デルタシグマ変調して得られる１ビット信号を用いた電力増幅を行うスイッチング増幅器は、デルタシグマ変調して得られる１ビット信号をそのまま半導体電力増幅素子の制御端子に入力することで、半導体電力増幅素子の出力に基づく大電圧のスイッチングパルスを得ている。このスイッチングパルスをローパスフィルタに通過させるだけで、電力増幅された復調アナログ信号を得ることもできる。

しかも、前記半導体電力増幅素子は、デルタシグマ変調して得られる１ビット信号によって制御されるため、アナログ増幅器のように線形域（不飽和域）で使用されるのではなく、非線形域（飽和域）で使用される。したがって、デルタシグマ変調して得られる１ビット信号を用いた電力増幅を行うスイッチング増幅器は極めて高効率に電力増幅を行うことができるという利点を有しており製品化されている。

ここで、従来のデルタシグマ変調して得られる１ビット信号を用いた電力増幅を行うスイッチング増幅器（特許文献１を参照）の電気的構成の一例を図７に示す。

図７に示すスイッチング増幅器は、入力端子１と、加算器２と、デルタシグマ変調回路３と、定電圧電源７によって定電圧が印加されるパルス増幅器６と、ローパスフィルタ８と、出力端子９と、減衰器１０とによって構成されている。そして、デルタシグマ変調回路３は、入力された信号を順次積分していく縦続接続された複数の積分器及び前記複数の積分器の各出力を加算する加算器を具備する積分器・加算器群４と、積分器・加算器群４内の前記加算器から出力される信号を量子化して１ビット信号に変換する量子化器５とによって構成されている。

入力信号源（不図示）から入力端子１に入力された入力信号（アナログ信号或いは１ビット信号）Ｓ_INが加算器２に供給される。また、減衰器１０から出力される帰還信号Ｓ_FBも加算器２に供給される。加算器２は、入力信号Ｓ_INから帰還信号Ｓ_FBを減算して得られる信号をデルタシグマ変調回路３に供給する。

デルタシグマ変調回路３は、加算器２から供給された信号を１ビット信号Ｓ_Qに変換し、その１ビット信号Ｓ_Qをパルス増幅器６に送出する。パルス増幅器６は、ＦＥＴ等のスイッチング素子（不図示）を有しており、１ビット信号Ｓ_Qに応じて前記スイッチング素子をスイッチングすることによって１ビット信号Ｓ_Qを電力増幅し、その電力増幅した１ビット信号をローパスフィルタ８及び減衰器１０に送出する。パルス増幅器６の出力信号は、ローパスフィルタ８によって高周波成分が除去されてアナログ信号である出力信号Ｓ_OUTとなる。そして、この出力信号Ｓ_OUTが出力端子９から出力される。また、パルス増幅器６の出力信号は、減衰器１０によって減衰されて帰還信号Ｓ_FBとなる。
特開２０００−２９５０４９号公報（第７図）

１ビット信号Ｓ_Qを電力増幅するパルス増幅器６では、内蔵しているスイッチング素子のキャパシタ成分や抵抗成分によりスイッチング損失が生じる。このスイッチング損失が図７に示すスイッチング増幅器の電力効率を低下させる。

従って、省エネルギー化の観点から、パルス増幅器６でのスイッチング素子のスイッチング回数を減らしスイッチング損失を低減する方策が採られる場合があり、図７に示すスイッチング増幅器ではデルタシグマ変調回路３のサンプリング周波数を下げることで、パルス増幅器６でのスイッチング素子のスイッチング回数を減らしスイッチング損失を低減していた。

しかしながら、デルタシグマ変調回路３のサンプリング周波数を下げると、ノイズシェーピングの周波数帯域が狭くなるという問題や、入力信号Ｓ_INがアナログ音声信号である場合に当該アナログ音声信号を処理する可聴帯域のＳＮ比（信号対ノイズ比）が低減するという問題が生じる。

一方、高ダイナミックレンジ化や残留ノイズの低減化などの観点から、図７に示すスイッチング増幅器において、デルタシグマ変調回路３のサンプリング周波数を上げて、単位時間当りの情報量を増やす方策が採られる場合がある。

しかしながら、デルタシグマ変調回路３のサンプリング周波数を上げると、デルタシグマ変調回路３のサンプリング周波数を上げるためにマスタークロック周波数を高くすることで輻射ノイズが増加し、ＥＭＩ（電磁妨害）対策の為のコストが増加するという問題が生じる。

本発明は、上記の問題点に鑑み、デルタシグマ変調回路のサンプリング周波数を変更することなく、性能の向上を図ることができるスイッチング増幅器を提供することを目的とする。

上記目的を達成するために本発明に係るスイッチング増幅器は、入力信号をデルタシグマ変調して量子化信号を出力するデルタシグマ変調回路と、前記量子化信号を遅延する遅延部と、スイッチング素子を有し前記遅延部から出力される信号に応じて前記スイッチング素子をスイッチングして前記遅延部から出力される信号をパルス増幅するパルス増幅器と、前記パルス増幅器の出力信号に基づく信号を前記デルタシグマ変調回路に帰還する帰還部と、前記遅延部の遅延時間を制御する遅延時間制御部とを備え、前記パルス増幅器の出力信号のＳＮ比が小さい場合に前記遅延時間制御部が前記遅延部の遅延時間を小さくすることにより、前記パルス増幅器の出力信号のＳＮ比が小さい場合に、前記デルタシグマ変調回路のサンプリング周波数を変更することなく、前記パルス増幅器から出力されるパルス信号の最小パルス幅を小さくする構成としている。

このような構成によると、前記遅延部の遅延時間を変更することで、前記デルタシグマ変調回路のサンプリング周波数を変更することなく前記パルス増幅器から出力されるパルス信号の最小パルス幅を変更することができるので、前記デルタシグマ変調回路のサンプリング周波数を変更することなく、性能の向上を図ることができる。なお、前記遅延部は遅延時間を零にすることができる機能を有していても構わない。また、前記遅延部と前記パルス増幅器とが部品として別個に設けられる構成に限定されることはなく、前記遅延部が前記パルス増幅器に含まれる構成であっても構わない。また、前記パルス増幅器の出力信号に基づく信号を前記デルタシグマ変調回路に帰還する帰還部を備えているので、パルス増幅器自身の歪率やＳＮ比の改善を図ることができる。

また、前記遅延部が入力端子と、複数の遅延器と、出力端子とを備えており、前記複数の遅延器はそれぞれ遅延時間が固定されており、前記複数の遅延器が縦列接続されており、前記入力端子、前記複数の遅延器、及び前記出力端子の接続状態を変更することによって前記遅延部の遅延時間が変更するようにしてもよい。これにより、遅延時間を可変する遅延部を簡単な回路構成で実現することができる。

また、上記各構成のスイッチング増幅器において、前記パルス増幅器の出力信号をアナログ信号に変換する変換部を備えるようにしてもよい。これにより、アナログ出力が可能となる。

本発明に係るスイッチング増幅器によると、遅延部の遅延時間を変更することで、デルタシグマ変調回路のサンプリング周波数を変更することなくパルス増幅器から出力されるパルス信号の最小パルス幅を変更することができるので、デルタシグマ変調回路のサンプリング周波数を変更することなく、性能の向上を図ることができる。

本発明の実施形態について図面を参照して以下に説明する。本発明に係るスイッチング増幅器の電気的構成の一例を図１に示す。なお、図１において図７と同一の部分には同一の符号を付す。

図１に示すスイッチング増幅器は、デルタシグマ変調して得られる１ビット信号を用いた電力増幅を行うスイッチング増幅器であって、入力端子１と、加算器２と、デルタシグマ変調回路３と、定電圧電源７によって定電圧が印加されるパルス増幅器６と、ローパスフィルタ８と、出力端子９と、減衰器１０と、遅延回路１１と、遅延時間制御回路１２とによって構成されている。そして、デルタシグマ変調回路３は、入力された信号を順次積分していく縦続接続された複数の積分器及び前記複数の積分器の各出力を加算する加算器を具備する積分器・加算器群４と、積分器・加算器群４内の前記加算器から出力される信号を量子化して１ビット信号に変換する量子化器５とによって構成されている。

デルタシグマ変調回路３は、加算器２から供給された信号を１ビット信号Ｓ_Qに変換し、その１ビット信号Ｓ_Qを遅延回路１１に送出する。遅延回路１１は、デルタシグマ変調回路３から送出された１ビット信号Ｓ_Qを遅延時間制御回路１２の制御に応じた遅延時間だけ遅延させてパルス増幅器６に出力する。パルス増幅器６は、ＦＥＴ等のスイッチング素子（不図示）を有しており、遅延回路１１から出力される１ビット信号に応じて前記スイッチング素子をスイッチングすることによって遅延回路１１から出力される１ビット信号を電力増幅し、その電力増幅した１ビット信号をローパスフィルタ８及び減衰器１０に送出する。パルス増幅器６の出力信号は、ローパスフィルタ８によって高周波成分が除去されてアナログ信号である出力信号Ｓ_OUTとなる。そして、この出力信号Ｓ_OUTが出力端子９から出力される。また、パルス増幅器６の出力信号は、減衰器１０によって減衰されて帰還信号Ｓ_FBとなる。

ここで、遅延回路１１の構成例を図２に示す。図２に示す遅延回路は、入力端子ＩＮと、遅延器１１Ａ〜１１Ｃと、遅延時間制御回路１２によって制御されるスイッチ１１Ｄと、出力端子ＯＵＴとを備えている。入力端子ＩＮが遅延器１１Ａの入力端及びスイッチ１１Ｄの接点Ｐ１に接続され、遅延器１１Ａの出力端が遅延器１１Ｂの入力端及びスイッチ１１Ｄの接点Ｐ２に接続され、遅延器１１Ｂの出力端が遅延器１１Ｃの入力端及びスイッチ１１Ｄの接点Ｐ３に接続され、遅延器１１Ｃの出力端がスイッチ１１Ｄの接点Ｐ４に接続され、スイッチ１１Ｄの接点Ｐ５が出力端子ＯＵＴに接続される。遅延器１１Ａ〜１１Ｃの遅延時間は、それぞれ５０×１０^-9〜１００×１０^-9秒の範囲内の所定値に固定されている。

遅延時間制御回路１２の制御により、スイッチ１１Ｄの接点Ｐ１と接点Ｐ５が電気的に接続されると、図２に示す遅延回路の遅延時間は零になる。また、遅延時間制御回路１２の制御により、スイッチ１１Ｄの接点Ｐ２と接点Ｐ５が電気的に接続されると、図２に示す遅延回路の遅延時間は遅延器１１Ａの遅延時間と等しくなる。また、遅延時間制御回路１２の制御により、スイッチ１１Ｄの接点Ｐ３と接点Ｐ５が電気的に接続されると、図２に示す遅延回路の遅延時間は遅延器１１Ａの遅延時間及び遅延器１１Ｂの遅延時間の合計と等しくなる。また、遅延時間制御回路１２の制御により、スイッチ１１Ｄの接点Ｐ４と接点Ｐ５が電気的に接続されると、図２に示す遅延回路の遅延時間は遅延器１１Ａの遅延時間、遅延器１１Ｂの遅延時間、及び遅延器１１Ｃの遅延時間の合計と等しくなる。

次に、遅延回路１１の遅延時間Ｔとパルス増幅器６から出力されるパルス信号の最小パルス幅（以下、出力パルス幅という）Ｗとの関係を図３に示す。図３から明らかなように、遅延回路１１の遅延時間Ｔと出力パルス幅Ｗとは正の相関を有している。なお、遅延回路１１の遅延時間Ｔと出力パルス幅Ｗとの関係は、デルタシグマ変調回路３の回路構成（デルタシグマ変調の次数や連続時間型か離散時間型かなどによって回路構成が異なる）、デルタシグマ変調回路３のサンプリング周波数、パルス増幅器６が内蔵しているスイッチング素子のキャパシタ成分や抵抗成分によって定まる前記スイッチング素子の時定数などによって異なるが、遅延回路１１の遅延時間Ｔと出力パルス幅Ｗとが正の相関を有していることには変わりない。

図１に示すスイッチング増幅器は、遅延時間制御回路１２の制御により遅延回路１１の遅延時間Ｔを変更することができるので、デルタシグマ変調回路３のサンプリング周波数を変更することなく出力パルス幅Ｗを変更することができる。そして、上述したように遅延回路１１の遅延時間Ｔと出力パルス幅Ｗとが正の相関を有しているので、図１に示すスイッチング増幅器は、遅延時間制御回路１２の制御により遅延回路１１の遅延時間Ｔを大きくすることで、デルタシグマ変調回路３のサンプリング周波数を変更することなく出力パルス幅Ｗを大きくすることができ、遅延時間制御回路１２の制御により遅延回路１１の遅延時間Ｔを小さくすることで、デルタシグマ変調回路３のサンプリング周波数を変更することなく出力パルス幅Ｗを小さくすることができる。

次に、遅延回路１１からパルス増幅器６に送出される１ビット信号の波形例を図４に示す。遅延回路１１からパルス増幅器６に送出される１ビット信号の反転タイミングで、パルス増幅器６内のスイッチング素子がスイッチングする。

遅延回路１１からパルス増幅器６に送出される１ビット信号の波形が図４に示す信号波形ＷＳ１で有る場合、一定時間Ｔｓにおけるパルス増幅器６内のスイッチング素子のスイッチング回数は１０回となり、遅延回路１１からパルス増幅器６に送出される１ビット信号の波形が図４に示す信号波形ＷＳ２で有る場合、一定時間Ｔｓにおけるパルス増幅器６内のスイッチング素子のスイッチング回数は５回となる。すなわち、遅延回路１１からパルス増幅器６に送出される１ビット信号のパルス幅と一定時間におけるパルス増幅器６のスイッチング回数とは負の相関を有している。また、遅延回路１１からパルス増幅器６に送出される１ビット信号の反転タイミングとパルス増幅器６から出力されるパルス信号の反転タイミングはほぼ一致する。

したがって、出力パルス幅Ｗと単位時間当たりのパルス増幅器６のスイッチング回数Ｎとは、図５に示すように、負の相関を有している。なお、出力パルス幅Ｗと単位時間当たりのパルス増幅器６のスイッチング回数Ｎとの関係は、デルタシグマ変調回路３の回路構成（デルタシグマ変調の次数や連続時間型か離散時間型かなどによって回路構成が異なる）、デルタシグマ変調回路３のサンプリング周波数、パルス増幅器６が内蔵しているスイッチング素子のキャパシタ成分や抵抗成分によって定まる前記スイッチング素子の時定数などによって異なるが、出力パルス幅Ｗと単位時間当たりのパルス増幅器６のスイッチング回数Ｎとが負の相関を有していることには変わりない。

また、出力パルス幅Ｗと図１に示すスイッチング増幅器が単位時間当たりに出力する情報量（以下、情報量という）Ｉとは、図６に示すように、負の相関を有している。なお、出力パルス幅Ｗと情報量Ｉとの関係は、デルタシグマ変調回路３の回路構成（デルタシグマ変調の次数や連続時間型か離散時間型かなどによって回路構成が異なる）、デルタシグマ変調回路３のサンプリング周波数、パルス増幅器６が内蔵しているスイッチング素子のキャパシタ成分や抵抗成分によって定まる前記スイッチング素子の時定数などによって異なるが、出力パルス幅Ｗと情報量Ｉとが負の相関を有していることには変わりない。

図１に示すスイッチング増幅器は、遅延時間制御回路１２の制御により遅延回路１１の遅延時間Ｔを大きくすることで、デルタシグマ変調回路３のサンプリング周波数を変更することなく出力パルス幅Ｗを大きくして、単位時間当たりのパルス増幅器６のスイッチング回数Ｎを少なくすることができるので（図３及び図５を参照）、デルタシグマ変調回路３のサンプリング周波数を変更することなく電力効率の向上を図ることができる。デルタシグマ変調回路３のサンプリング周波数を下げることなく、単位時間当たりのパルス増幅器６のスイッチング回数Ｎを少なくしているので、ノイズシェーピングの周波数帯域が狭くなるという問題や、入力信号Ｓ_INがアナログ音声信号である場合に当該アナログ音声信号を処理する可聴帯域のＳＮ比（信号対ノイズ比）が低減するという問題が生じない。

また、図１に示すスイッチング増幅器は、遅延時間制御回路１２の制御により遅延回路１１の遅延時間Ｔを小さくすることで、デルタシグマ変調回路３のサンプリング周波数を変更することなく出力パルス幅Ｗを小さくして、情報量Ｉを多くすることができるので（図３及び図６を参照）、デルタシグマ変調回路３のサンプリング周波数を変更することなく高ダイナミックレンジ化や残留ノイズの低減化などを図ることができる。デルタシグマ変調回路３のサンプリング周波数を上げることなく、情報量Ｉを多くしているので、デルタシグマ変調回路３のサンプリング周波数を上げるためにマスタークロック周波数を高くすることで輻射ノイズが増加し、ＥＭＩ（電磁妨害）対策の為のコストが増加するという問題が生じない。さらに、入力信号Ｓ_INがアナログ音声信号である場合、情報量Ｉを多くすることによって音の緻密さやナチュラル感を高めることができる。

遅延時間制御回路１２の例としては、パルス増幅器６から出力されるパルス信号のＳＮ比を検出する検出部を備え、パルス増幅器６から出力されるパルス信号のＳＮ比が小さい場合に遅延回路１１の遅延時間Ｔを小さくするように遅延回路１１を制御する回路が挙げられる。また、遅延時間制御回路１２の他の例としては、操作キーなどの入力部からの信号に応じて遅延回路１１の遅延時間Ｔを変更するように遅延回路１１を制御する回路が挙げられる。

なお、上述した実施形態では、遅延器１１Ａ〜１１Ｃの遅延時間をそれぞれ５０×１０^-9〜１００×１０^-9秒の範囲内の所定値に固定したが、遅延器１１Ａ〜１１Ｃの遅延時間の各設定は５０×１０^-9〜１００×１０^-9秒の範囲内に限定されるものではなく、遅延回路１１の遅延時間は使用するデルタシグマ変調回路の許容する（すなわち、使用するデルタシグマ変調回路が動作する）範囲内で設定することができる。また、本実施形態では、遅延回路１１が有する遅延器の個数を３個としているが、遅延回路１１が有する遅延器の個数は３個に限定されるものではない。また、図１に示すスイッチング増幅器は減衰器１０を備えているが、定電圧電源７の出力電圧が低くパルス増幅器６から出力されるパルス信号の波高値が小さい場合は、減衰器１０を設けなくてもよい。また、図１に示すスイッチング増幅器においては遅延回路１１が１ビット信号Ｓ_Qを遅延しているが、遅延回路１１の代わりに１ビット信号Ｓ_Qを遅延する遅延要素をパルス増幅器６に含める構成にしてもよい。

は、本発明に係るスイッチング増幅器の電気的構成例を示す図である。は、遅延器の構成例を示す図である。は、遅延時間と出力パルス幅との関係を示す図である。は、遅延回路からパルス増幅器に送出される１ビット信号の波形例を示す図である。は、出力パルス幅とスイッチング回数との関係を示す図である。は、出力パルス幅と情報量との関係を示す図である。は、従来のスイッチング増幅器の電気的構成例を示す図である。

符号の説明

１入力端子
２加算器
３デルタシグマ変調回路
４積分器・加算器群
５量子器
６パルス増幅器
７定電圧電源
８ローパスフィルタ
９出力端子
１０減衰器
１１遅延回路
１１Ａ〜１１Ｃ遅延器
１１Ｄスイッチ
１２遅延時間制御回路
ＩＮ遅延回路の入力端子
ＯＵＴ遅延回路の出力端子

Claims

入力信号をデルタシグマ変調して量子化信号を出力するデルタシグマ変調回路と、
前記量子化信号を遅延する遅延部と、
スイッチング素子を有し前記遅延部から出力される信号に応じて前記スイッチング素子をスイッチングして前記遅延部から出力される信号をパルス増幅するパルス増幅器と、
前記パルス増幅器の出力信号に基づく信号を前記デルタシグマ変調回路に帰還する帰還部と、
前記遅延部の遅延時間を制御する遅延時間制御部とを備え、
前記パルス増幅器の出力信号のＳＮ比が小さい場合に前記遅延時間制御部が前記遅延部の遅延時間を小さくすることにより、
前記パルス増幅器の出力信号のＳＮ比が小さい場合に、前記デルタシグマ変調回路のサンプリング周波数を変更することなく、前記パルス増幅器から出力されるパルス信号の最小パルス幅を小さくすることを特徴とするスイッチング増幅器。
前記遅延部が入力端子と、複数の遅延器と、出力端子とを備えており、
前記複数の遅延器はそれぞれ遅延時間が固定されており、
前記複数の遅延器が縦列接続されており、
前記入力端子、前記複数の遅延器、及び前記出力端子の接続状態を変更することによって前記遅延部の遅延時間が変更する請求項１に記載のスイッチング増幅器。
前記パルス増幅器の出力信号をアナログ信号に変換する変換部を備える請求項１または請求項２に記載のスイッチング増幅器。