DE602006000179T2

DE602006000179T2 - Schaltverstärker

Info

Publication number: DE602006000179T2
Application number: DE602006000179T
Authority: DE
Inventors: Masahiro Kishida
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2005-04-14
Filing date: 2006-04-13
Publication date: 2008-07-31
Anticipated expiration: 2026-04-14
Also published as: JP2006295769A; EP1713175B1; DE602006000179D1; EP1713175A1; US7301491B2; US20060232457A1; JP4675138B2

Description

1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft einen Schaltverstärker, der eine Pulsverstärkung durchführt, und zwar unter Verwendung eines quantisierten Signals als Schaltsteuersignal, welches erhalten wird durch Verarbeiten eines analogen Signals oder eines Ein-Bit-Signals durch Delta-Sigma-Modulation.
2. Beschreibung des technischen Hintergrunds
Ein Ein-Bit-Signal, welches erhalten wurde durch das Verarbeiten eines analogen Signals oder eines Ein-Bit-Signals mittels Delta-Sigma-Modulation, ist vorteilhaft dahingehend, dass es ermöglicht, eine Frequenzantwort in passender Art und Weise an eine Audioquelle oder dergleichen auszubilden, z. B. durch Aufweiten des wirksamen Frequenzbereichs oder des dynamischen Bereichs, und zwar einfach durch geeignete Auswahl der Konstanten für einen Integrator und für einen Addierer, welche im Delta-Sigma-Modulationsschaltkreis, der die Delta-Sigma-Modulation durchführt, vorgesehen sind. Aus diesem Grund verwenden die Standards für CDs (Kompaktdisks) und für SACDs (Superaudiokompaktdisks) Ein-Bit-Signale für die Aufnahme eines Audiosignals, derartige CDs und SACDs sind bereits kommerzialisiert. Ein Ein-Bit-Signal wird nicht nur für das Aufnehmen eines Audiosignals, wie dies eben erwähnt wurde, sondern auch für eine Leistungsverstärkung und für eine Signalübertragung zwischen den Einrichtungen verwendet.
Ein Schaltverstärker, der eine Leistungsverstärkung unter Verwendung eines Ein-Bit-Signals durchgeführt, wobei das Signal mittels eines Delta-Sigma-Modulationsvorgangs erhalten wurde, liefert einen Hochspannungsschaltpuls auf der Grundlage der Ausgabe der Halbleiterleistungsverstärkungseinrichtung, und zwar durch Rückkoppeln des Ein-Bit-Signals, welches aus der Delta-Sigma-Modulation erhalten wurde, in unveränderter Art und Weise an den Steuereingang der Halbleiterleistungsver stärkereinrichtung. Ferner ist es möglich, ein leistungsverstärktes analoges Signal einfach dadurch zu erhalten, dass der Schaltpuls durch einen Tiefpassfilter geschickt wird.
Da die Halbleiterleistungsverstärkungseinrichtung durch das Ein-Bit-Signal aus der Delta-Sigma-Modulation gesteuert wird, wird sie in einem nicht linearen Bereich (gesättigter Bereich) verwendet, anders als ein analoger Verstärker, der in einem linearen Bereich (ungesättigter Bereich) verwendet wird. Entsprechend ist ein Schaltverstärker, der eine Leistungsverstärkung durch Verwendung eines Ein-Bit-Signals aus einer Delta-Sigma-Modulation durchführt, in vorteilhafter Weise in der Lage, eine Leistungsverstärkung mit einem besonders hohen Wirkungsgrad durchzuführen; derartige Schaltverstärker wurden auch bereits kommerzialisiert.
7 zeigt ein Beispiel einer elektrischen Anordnung eines herkömmlichen Schaltverstärkers, der eine Leistungsverstärkung durchführt unter Verwendung eines Ein-Bit-Signals aus einer Delta-Sigma-Modulation (siehe 7 aus der JP-A-2000-295049 ).
Der in 7 gezeigte Schaltverstärker wird von den folgenden Komponenten gebildet: einem Eingangsanschluss 1, einem Addierer 2, einem Delta-Sigma-Modulationsschaltkreis 3, einem Pulsverstärker 6, an welchen eine konstante Spannung aus einer Konstantspannungsquelle 7 angelegt ist, einen Tiefpassfilter 8, einen Ausgangsanschluss 9 und einen Abschwächer 10. Der Delta-Sigma-Modulationsschaltkreis 3 wird von den folgenden Komponenten gebildet: einer Integrator-/Addierergruppe 4, die mit einer Mehrzahl kaskadiert verbundener Integratoren ausgebildet ist, die ein Eingangssignal nach dem anderen integrieren, und einen Addierer, der die Ausgangssignale der individuellen Integratoren aufaddiert, und einen Quantisierer 5, der das Signal, welches vom Addierer der Integrator-Addierergruppe 4 ausgegeben wird, quantisiert, um dieses in ein Ein-Bit-Signal zu wandeln.
Ein Eingangssignal S_IN (ein analoges Signal oder ein Ein-Bit-Signal), welches von einer Eingangssignalquelle (nicht dargestellt) dem Eingangsanschluss 1 eingegeben wird, wird dem Addierer 2 zugeleitet. Ein Rückkopplungssignal S_FB, welches vom Abschwächer 10 ausgegeben wird, wird ebenfalls dem Addierer 2 zugeführt. Der Addierer 2 subtrahiert das Rückkoppelsignal S_FB vom Eingangssignal S_IN und führt das sich ergebende Signal dem Delta-Sigma-Modulationsschaltkreis 3 zu.
Der Delta-Sigma-Modulationsschaltkreis 3 wandelt das vom Addierer 2 zugeführte Signal in ein Ein-Bit-Signal S_Q und führt das Ein-Bit-Signal S_Q dem Pulsverstärker 6 zu. Der Pulsverstärker 6 besitzt eine Schalteinrichtung (nicht dargestellt), z. B. einen FET, führt am Ein-Bit-Signal S_Q eine Leistungsverstärkung durch, und zwar durch Schalten der Schalteinrichtung gemäß dem Ein-Bit-Signal S_Q, und führt das leistungsverstärkte Ein-Bit-Signal dem Tiefpassfilter 8 und dem Abschwächer 10 zu. Dem Ausgabesignal des Pulsverstärkers 6 wird durch den Tiefpassfilter 8 seine Hochfrequenzkomponente genommen. Dadurch wird dieses Signal in ein Ausgabesignal S_OUT umgeformt, welches ein analoges Signal ist. Dieses Ausgabesignal S_OUT wird über den Ausgabeanschluss 9 ausgegeben. Das Ausgabesignal des Pulsverstärkers 6 wird durch den Abschwächer 10 ebenfalls abgeschwächt und wird dadurch in das Rückkopplungssignal S_FB umgewandelt.
Der Pulsverstärker 6, welcher in Bezug auf das Ein-Bit-Signal S_Q eine Leistungsverstärkung durchführt, erzeugt einen Schaltverlust, welcher den kapazitiven und resistiven Komponenten der Schalteinrichtung, die sie aufweist, zuzurechnen sind. Die Schaltverluste senken die Wirkung der Leistung des Schaltverstärkers aus 7.
Im Hinblick auf eine Energieeinsparung werden manchmal Maßnahmen ergriffen, um die Anzahl der Schaltzeiten, bei welchen die Schalteinrichtung den Pulsverstärker 6 schaltet, zu reduzieren, und zwar im Hinblick auf ein Senken der Schaltverluste. Bei dem in 7 dargestellten Schaltverstärker wird zur Reduktion der Schaltverluste die Anzahl der Schaltzeiten, bei welchen die Schalteinrichtung in dem Pulsverstärker 6 schaltet, dadurch reduziert, dass die Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises 3 gesenkt wird.
Jedoch ist ein Senken der Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises 3 insofern nachteilig, als dieses Vorgehen den Frequenzbereich des Ausbildens von Störsignalen und von Rauschen einengt. Andererseits ergeben sich auch Nachteile, wenn das Eingangssignal oder Eingabesignal S_IN ein analoges Audiosignal ist, und zwar dahingehend, dass das SN-Verhältnis (Signal-zu-Rausch-Verhältnis) des Audiofrequenz bands reduziert wird, in Bezug auf welches das analoge Audiosignal verarbeitet wird.
Vom Standpunkt eines erweiterten dynamischen Bereichs und eines niedrigen Restrauschens werden andererseits manchmal Maßnahmen ergriffen, um die Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises 3 in dem in 7 gezeigten Schaltverstärker im Hinblick auf eine zu steigernde Informationsmenge pro Zeiteinheit anzuheben.
Um die Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises 3 anzuheben, muss jedoch die Master- oder Haupttaktfrequenz angehoben werden. Dies erhöht jedoch das abgestrahlte Rauschen. Folglich entstehen Extrakosten im Hinblick auf Maßnahmen gegen EMI (elektromagnetische Interferenz), welche notwendig sind; dies ist nachteilhaft. Andere Maßnahmen zum Reduzieren der Schaltrate in Sigma-Delta-Schaltverstärkern sind in US 65/8849 , US 2004/0239542 und in der Veröffentlichung 1997 IEEE Artikel "Design and Implementation of an FPGA Sigma-Delta Power DAC" von Magrath, Clark, Sandler gezeigt.
ZUSAMMENFASSUNG DER ERFINDUNG
Eine Aufgabe der vorliegenden Erfindung ist, einen Schaltverstärker zu schaffen, der eine verbesserte Performance bereitstellt, und zwar ohne eine Änderung in der Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises.
Um dieses Ziel zu erreichen, schafft die vorliegende Erfindung einen Schaltverstärker, mit einer Delta-Sigma-Modulationsschaltung zum Verarbeiten eines Eingangssignals mittels einer Delta-Sigma-Modulation, um ein quantisiertes Signal auszugeben, mit einem Verzögerungsbereich mit einer variablen Verzögerungszeit zum Verzögern des quantisierten Signals und mit einem Pulsverstärker, der eine Schalteinrichtung aufweist und der gemäß einem vom Verzögerungsbereich ausgehenden Signal die Schalteinrichtung schaltet, um eine Pulsverstärkung des vom Verzögerungsbereich ausgegebenen Signals durchzuführen, und ist gekennzeichnet durch eine Verzögerungszeitsteuerung zum Steuern der Verzögerungszeit des Verzögerungsabschnitts derart, dass eine minimale Pulsbreite des vom Pulsverstärker ausgegebenen Pulssignals gesteuert wird, um dadurch die Informationsmenge zu steuern, die der Schaltverstärker pro Zeiteinheit ausgibt.
Mit einem derartigen Aufbau kann durch Variieren der Verzögerungszeit des Verzögerungsabschnitts die minimale Pulsbreite des vom Pulsverstärker ausgegebenen Pulssignals variiert werden, ohne die Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises zu ändern. Folglich ist es ohne Änderung der Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises möglich, eine verbesserte Performance zu erhalten. Der Verzögerungsabschnitt kann so ausgebildet sein, dass er in der Lage ist, die Verzögerungszeit auf Null zu setzen.
Die Verzögerungszeitsteuerung kann den Verzögerungsabschnitt derart steuern, dass die von ihm generierte oder erzeugte Verzögerungszeit gesteigert oder angehoben wird. Dadurch wird es möglich, ohne Ändern der Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises die minimale Pulsbreite des vom Pulsverstärker ausgegebenen Pulssignals zu erhöhen und dadurch die Anzahl der Male des Schaltens des Pulsverstärkers pro Zeiteinheit zu reduzieren. Folglich ist es möglich, ohne ein Ändern der Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises einen besseren Leistungswirkungsgrad zu erzielen. Da die Anzahl der Male des Schaltens des Pulsverstärkers pro Zeiteinheit reduziert wird, ohne dass die Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises abgesenkt wird, treten keine Probleme auf, wie z. B. ein Einengen des Frequenzbereichs des Rauschformens. Dies trifft insbesondere für den Fall zu, bei welchem das Eingangssignal ein analoges Audiosignal ist, wobei eine Reduktion im SN-Verhältnis (Signal-zu-Rausch-Verhältnis) im hörbaren Bereich vermieden wird, in welchem das analoge Audiosignal verarbeitet wird.
Der Schaltverstärker gemäß einer der oben beschriebenen Anordnungen kann des Weiteren mit einem Konverter oder einem Wandler ausgebildet sein zum Wandeln eines Ausgabesignals oder Ausgangssignals des Pulsverstärkers in ein analoges Signal. Mit einer derartigen Anordnung ist es möglich, ein analoges Ausgabesignal zu erhalten.
Der Schaltverstärker einer der oben beschriebenen Anordnungen kann ferner mit einem Rückkopplungsabschnitt versehen sein, zum Rückkoppeln eines Signals auf der Grundlage des Ausgabesignals des Pulsverstärkers zurück zum Delta-Sigma-Modulationsschaltkreis. Mit einer derartigen Anordnung ist es möglich, den Verzerrungsfaktor und das SN-Verhältnis des Pulsverstärkers selbst zu verbessern.
KURZBESCHREIBUNG DER FIGUREN
1 ist ein Diagramm, welches ein Beispiel der elektrischen Anordnung eines Schaltverstärkers gemäß der vorliegenden Erfindung zeigt.
2 ist ein Diagramm, welches ein Beispiel für den Aufbau eines Verzögerungselements zeigt.
3 ist ein Diagramm, welches den Zusammenhang zeigt zwischen der Verzögerungszeit und der Ausgabepulsbreite.
4 ist ein Diagramm, welches ein Beispiel einer Wellenform eines Ein-Bit-Signals zeigt, welches vom Verzögerungsschaltkreis in den Pulsverstärker eingespeist wird.
5 ist ein Diagramm, welches den Zusammenhang zeigt zwischen der Ausgabepulsbreite und der Anzahl der Male des Schaltens.
6 ist ein Diagramm, welches den Zusammenhang zeigt zwischen der Ausgabepulsbreite und der Informationsmenge.
7 ist ein Diagramm, welches ein Beispiel der erfindungsgemäßen Anordnung eines herkömmlichen Schaltverstärkers zeigt.
DETAILBESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
Nachfolgend werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen erläutert. Ein Beispiel der elektrischen Anordnung oder Konfiguration eines Schaltverstärkers gemäß der vorliegenden Erfindung ist in 1 dargestellt. In 1 sind diejenigen Bestandteile, die auch im Hinblick auf 7 beschrieben wurden, mit gemeinsamen Bezugszahlen und Symbolen bezeichnet.
Der Schaltverstärker aus 1 ist ein Schaltverstärker, welcher eine Leistungsverstärkung durchführt, und zwar durch Verwenden eines Ein-Bit-Signals, welches von einer Delta-Sigma-Modulation erhalten wurde. Ein derartiger Verstärker weist auf: einen Eingangsanschluss 1, einen Addierer 2, einen Delta-Sigma-Modulationsschaltkreis 3, einen Puls verstärker 6, welchem eine konstante Spannung von einer Konstantspannungsquelle 7 zugeführt wird, einen Tiefpassfilter 8, einen Ausgabeanschluss 9, einen Abschwächer 10, einen Verzögerungsschaltkreis 11 und einen Verzögerungszeitsteuerschaltkreis 12. Der Delta-Sigma-Modulationsschaltkreis 3 weist auf: eine Integrier-/Addiergruppe 4 mit einer Mehrzahl in Kaskade verbundener Integratoren, die ein Eingangssignal nach dem anderen integrieren, und mit einem Addierer, der die Ausgabesignale der individuellen Integrierer oder Integratoren aufaddiert, und einen Quantisierer 5, der das vom Addierer ausgegebene Signal quantisiert, wobei der Integrierer Bestandteil der Integrier-/Addiergruppe 4 ist, wobei durch den gesamten Prozess ein Umwandeln in ein Ein-Bit-Signal erfolgt.
Ein Eingangssignal S_IN (ein analoges Signal oder ein Ein-Bit-Signal), welches von einer Eingangssignalquelle (nicht dargestellt) dem Eingangsanschluss 1 eingegeben wird, wird dem Addierer 2 zugeführt. Ein Rückkopplungssignal S_FB, welches vom Abschwächer 10 ausgegeben wird, wird ebenso dem Addierer 2 zugeführt. Der Addierer 2 subtrahiert das Rückkopplungssignal S_FB vom Eingangssignal S_IN und führt das sich ergebende Signal dem Delta-Sigma-Modulationsschaltkreis 3 zu.
Der Delta-Sigma-Modulationsschaltkreis 3 wandelt das vom Addierer 2 zugeführte Signal in ein Ein-Bit-Signal S_Q um und führt dieses Ein-Bit-Signal S_Q dem Verzögerungsschaltkreis 11 zu. Der Verzögerungsschaltkreis 11 verzögert das Ein-Bit-Signal S_Q, welches vom Delta-Sigma-Modulationsschaltkreis 3 ausgegeben wurde, um eine Verzögerungszeit gemäß der Steuerung des Verzögerungszeitsteuerschaltkreises 12 und führt dieses dann dem Pulsverstärker 6 zu. Der Pulsverstärker 6 weist eine Schalteinrichtung (nicht dargestellt) auf, z. B. einen FET. Gemäß dem vom Verzögerungsschaltkreis 11 ausgegebenen Ein-Bit-Signal schaltet der Pulsverstärker 6 die Schalteinrichtung und führt dann in Bezug auf das Ein-Bit-Signal, welches vom Verzögerungsschaltkreis 11 ausgegeben wurde, eine Leistungsverstärkung durch. Der Leistungsverstärker 6 führt dann das leistungsverstärkte Ein-Bit-Signal dem Tiefpassfilter 8 und dem Abschwächer 10 zu. Das Ausgabesignal des Pulsverstärkers 6 ist ein Signal, dessen höchstfrequente Komponente durch den Tiefpassfilter 8 eliminiert wurde und welches dadurch in ein Ausgabesignal S_OUT umgewandelt wurde, welches ein analoges Signal ist. Das Ausgabesignal S_OUT wird über den Ausgabeanschluss 9 ausgegeben. Das Ausgabesignal des Pulsverstärkers 6 wird ebenfalls durch den Abschwächer 10 abgeschwächt und dadurch in das Rückkopplungssignal S_FB umgewandelt.
Ein Beispiel für den Aufbau des Verzögerungsschaltkreises 11 ist in 2 dargestellt. Der in 2 dargestellte Verzögerungsschaltkreis weist einen Eingangsanschluss IN, Verzögerungselemente 11A bis 11C. einen Schalter 11D, der durch die Verzögerungsschaltsteuerschaltung 12 gesteuert wird, und einen Ausgabeanschluss OUT auf. Der Eingangsanschluss IN ist mit dem Eingangsende des Verzögerungselements 11A und mit dem Kontakt P1 des Schalters 11D verbunden. Das Ausgabeende des Verzögerungselements 11A ist mit dem Eingangsende des Verzögerungselements 11B und mit dem Kontakt P2 des Schalters 11D verbunden. Das Ausgabeende des Verzögerungselements 11B ist mit dem Eingangsende des Verzögerungselements 11C und mit dem Kontakt P3 des Schalters 11D verbunden. Das Ausgabeende des Verzögerungselements 11C ist mit dem Kontakt P4 des Schalters 11D verbunden. Der Kontakt P5 des Schalters 11D ist mit dem Ausgabeanschluss OUT verbunden. Die Verzögerungszeit jedes der Verzögerungselemente 11A bis 11C wird auf einen vorbestimmten Wert im Bereich von 50 × 10^–9 Sekunden bis 100 × 10^–9 Sekunden fixiert.
Wenn die Kontakte P1 und P5 des Schalters 11D elektrisch miteinander unter der Steuerung der Verzögerungszeitsteuerschaltung 12 verbunden sind oder werden, ist die Verzögerungszeit des Verzögerungsschaltkreises aus 2 Null. Wenn die Kontakte P2 und P5 des Schalters 11D unter der Steuerung des Verzögerungszeitsteuerschaltkreises 12 miteinander elektrisch verbunden sind oder werden, ist die Verzögerungszeit des Verzögerungsschaltkreises aus 2 gleich der Verzögerungszeit des Verzögerungselements 11A. Wenn die Kontakte P3 und P5 des Schalters 11D unter der Steuerung des Verzögerungszeitsteuerschaltkreises 12 miteinander elektrisch verbunden sind oder werden, ist die Verzögerungszeit des Verzögerungsschaltkreises aus 2 gleich der Summe der Verzögerungszeiten der Verzögerungselemente 11A und 11B. Wenn die Kontakte P4 und P5 des Schalters 11D unter der Steuerung des Verzögerungszeitsteuerschaltkreises 12 miteinander elektrisch verbunden sind oder werden, ist die Verzögerungszeit des Verzögerungsschaltkreises aus 2 gleich der Summe der Verzögerungszeiten der Verzögerungselemente 11A, 11B und 11C.
Der Zusammenhang zwischen der Verzögerungszeit T des Verzögerungsschaltkreises 11 und der minimalen Pulsbreite W (nachfolgend als Ausgabepulsbreite bezeichnet) des vom Pulsverstärker 6 ausgegebenen Pulssignals ist in 3 dargestellt. Wie sich aus 3 ergibt, haben die Verzögerungszeit T des Verzögerungsschaltkreises 11 und die Ausgabepulsbreite W eine positive Korrelation. Der Zusammenhang zwischen der Verzögerungszeit T des Verzögerungsschaltkreises 11 und der Ausgabepulsbreite W variiert gemäß dem Nachfolgenden: der Schaltkreiskonfiguration des Delta-Sigma-Modulationsschaltkreises 3 (dessen Schaltkreiskonfiguration sich gemäß der Ordnung der Delta-Sigma-Modulation, die von ihm ausgeführt wird, und zwar unabhängig davon, ob es sich dabei um eine Modulation gemäß einer kontinuierlichen Zeit oder um eine Modulation gemäß einer diskreten Zeit handelt, sowie gemäß anderer Faktoren), der Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises 3, der Zeitkonstanten der Schalteinrichtung, welche bestimmt wird durch deren kapazitive und resistive Komponenten, wobei die Schalteinrichtung Impulsverstärker 6 enthalten, und anderer Faktoren. Unabhängig von diesen Faktoren haben die Verzögerungszeit T des Verzögerungsschaltkreises 11 und die Ausgabepulsbreite W eine positive Korrelation.
Der in 1 dargestellte Schaltverstärker kann, unter der Steuerung des Verzögerungszeitsteuerschaltkreises 12, die Verzögerungszeit T des Verzögerungsschaltkreises 11 variieren und somit die Ausgabepulsbreite W ohne Änderungen in der Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises 3 variieren. Da die Verzögerungszeit T des Verzögerungsschaltkreises 11 und die Ausgabepulsbreite W eine positive Korrelation besitzen, wie das oben beschrieben wurde, kann der Schaltverstärker aus 1 unter der Steuerung des Verzögerungszeitsteuerschaltkreises 12 die Verzögerungszeit T des Verzögerungsschaltkreises 11 anheben und dadurch die Ausgabepulsbreite W ohne Ändern der Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises 3 steigern und darüber hinaus unter der Steuerung des Verzögerungszeitsteuerschaltkreises 12 die Verzögerungszeit T des Verzögerungsschaltkreises 11 absenken und dadurch die Ausgabepulsbreite W ohne Änderung in der Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises 3 senken.
Beispiele für die Wellenform des Ein-Bit-Signals, welches aus dem Verzögerungsschaltkreis dem Pulsverstärker 6 zugeführt wird, sind in 4 dargestellt. Jedes Mal, wenn ein Ein-Bit-Signal aus dem Verzögerungsschaltkreis 11 dem Pulsverstärker 6 zugeführt wird und sein Niveau oder Pegel ändert, schaltet die Impulsverstärker 6 enthaltene Schalteinrichtung.
Falls das Ein-Bit-Signal, welches dem Pulverstärker 6 von der Verzögerungsschaltung 11 zugeführt wird, die in 4 gezeigte Wellenform WS1 aufweist, schaltet die im Pulsverstärker 6 vorgesehene Schalteinrichtung in einer vorbestimmten Zeit Ts zehn Mal. Falls das Ein-Bit-Signal, welches dem Pulverstärker 6 von der Verzögerungsschaltung 11 zugeführt wird, die in 4 gezeigte Wellenform WS2 aufweist, schaltet die im Pulsverstärker 6 vorgesehene Schalteinrichtung in einer vorbestimmten Zeit Ts fünf Mal. Das bedeutet, dass die Pulsbreite des im Pulsverstärker 6 von der Verzögerungsschaltung 11 zugeführten Ein-Bit-Signals und die Anzahl der Male, die der Pulsverstärker 6 in einer vorbestimmten Zeit schaltet, eine negative Korrelation besitzen. Darüber hinaus ist der Zeitablauf, mit welchem das den Pulsverstärker 6 vom Verzögerungsschaltkreis 11 zugeführte Ein-Bit-Signal seinen Pegel anpasst, näherungsweise identisch mit dem Zeitablauf, mit welchem das vom Pulsverstärker 6 ausgegebene Pulssignal seinen Pegel ändert.
Das bedeutet, dass die Ausgabepulsbreite W und die Anzahl N der Male, die der Pulsverstärker 6 pro Zeiteinheit schaltet, eine negative Korrelation aufweisen, wie das in 5 gezeigt ist. Der Zusammenhang zwischen der Ausgabepulsbreite W und der Anzahl N von Malen, die der Pulsverstärker 6 pro Zeiteinheit schaltet, variiert gemäß den nachfolgenden Aspekten: der Schaltkreiskonfiguration des Delta-Sigma-Modulationsschaltkreises 3 (dessen Schaltungskonfiguration gemäß der Ordnung der von ihm durchgeführten Delta-Sigma-Modulation variiert, egal ob es sich dabei um einen Typ mit kontinuierlicher Zeit oder mit diskreter Zeit handelt, sowie auf der Grundlage anderer Faktoren), der Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises 3, der Zeitkonstante der Schalteinrichtung, die bestimmt ist aufgrund ihrer kapazitiven und resistiven Komponenten, wobei die Schalteinrichtung im Pulsverstärker 6 enthalten ist, und anderer Faktoren. Unabhängig von diesen Faktoren besitzen die Ausgabepulsbreite W und die Anzahl N von Malen, mit welcher der Pulsverstärker 6 pro Zeiteinheit schaltet, eine negative Korrelation.
Darüber hinaus besitzen die Ausgabepulsbreite W und die Menge an Information I (nachfolgend als Informationsmenge bezeichnet), die der Schaltverstärker aus 1 pro Zeiteinheit ausgibt, eine negative Korre lation, wie dies in 6 dargestellt ist. Der Zusammenhang zwischen der Ausgabepulsbreite W und der Informationsmenge I variiert gemäß den nachfolgenden Aspekten: der Schaltkreiskonfiguration des Delta-Sigma-Modulationsschaltkreises 3 (dessen Schaltungskonfiguration gemäß der Ordnung der von ihm durchgeführten Delta-Sigma-Modulation variiert, egal ob es sich dabei um einen Typ mit kontinuierlicher Zeit oder mit diskreter Zeit handelt, sowie auf der Grundlage anderer Faktoren), der Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises 3, der Zeitkonstante der Schalteinrichtung, die bestimmt ist aufgrund ihrer kapazitiven und resistiven Komponenten, wobei die Schalteinrichtung im Pulsverstärker 6 enthalten ist, und anderer Faktoren. Unabhängig von diesen Faktoren besitzen die Ausgabepulsbreite W und die Informationsmenge I eine negative Korrelation.
Bei dem in 1 gezeigten Schaltverstärker kann die Verzögerungszeit T des Verzögerungsschaltkreises 11 unter der Steuerung der Verzögerungszeitsteuerschaltung 12 gesteigert werden. Dadurch wird es möglich, die Ausgabepulsbreite W ohne Änderung der Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises zu steigern und dadurch die Anzahl N von Malen, die der Pulsverstärker 6 schaltet (siehe 3 und 5) zu reduzieren. Folglich ist es möglich, einen verbesserten Leistungswirkungsgrad ohne Änderung der Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises 3 zu erzielen. Da die Anzahl N von Malen, die der Pulsverstärker 6 pro Zeiteinheit schaltet, reduziert wird, ohne dass die Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises 3 gesenkt wird, treten die Probleme des Einengens oder Beschränkens des Frequenzbereichs des Formens des Rauschens und – in dem Fall, bei welchem das Eingangssignal S_IN ein analoges Audiosignal ist, einer Reduktion des SN-Verhältnisses (Signal-zu-Rausch-Verhältnis) im hörbaren Bereich, in welchem das analoge Audiosignal verarbeitet wird, nicht auf.
Darüber hinaus kann bei dem in 1 dargestellten Schaltverstärker unter der Steuerung des Verzögerungszeitsteuerschaltkreises 12 die Verzögerungszeit T der Verzögerungsschaltung 11 abgesenkt werden. Dadurch wird es möglich, ohne Änderung der Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises 3 die Ausgabepulsbreite W abzusenken und dadurch die Informationsmenge I zu steigern (siehe 3 und 6). Folglich ist es möglich, ohne Änderung der Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises 3 einen weiten dynamischen Bereich und ein niedriges Restrauschen zu erzielen. Da die Informationsmenge I ohne Steigerung in der Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises 3 gesteigert werden kann, treten Probleme im Hinblick auf einen Anstieg des abgestrahlten Rauschens, z. B. als Ergebnis des Anhebens der Haupttaktfrequenz in Bezug auf das Anheben der Abtastfrequenz des Delta-Sigma-Modulationsschaltkreises 3, und ein damit verbundener Anstieg in den Kosten für Maßnahmen gegen den EMI-Effekt (elektromagnetische Interferenz) nicht auf. Darüber hinaus ist es in dem Fall, dass das Eingangssignal S_IN ein analoges Audiosignal ist, durch das Steigern der Informationsmenge I möglich, die Auflösung und die Natürlichkeit des Klangs zu verbessern.
Als Beispiel einer Verzögerungszeitsteuerschaltung 12 ergibt sich ein Schaltkreis, der mit einem Detektionsabschnitt ausgebildet ist zum Detektieren des SN-Verhältnisses des vom Pulsverstärker 6 ausgegebenen Pulssignals und zum Steuern der Verzögerungsschaltung 11 derart, dass die Verzögerungszeit T des Verzögerungsschaltkreises 11 reduziert wird, wenn das SN-Verhältnis des vom Pulsverstärker 6 ausgegebenen Pulssignals niedrig ist. Ein anderes Beispiel für einen Verzögerungszeitsteuerschaltkreis 12 ist ein Schaltkreis, der den Verzögerungsschaltkreis 11 derart steuert, dass die Verzögerungszeit T des Verzögerungsschaltkreises 11 gemäß Signalen vom Eingangsbereich oder Eingabebereich, z. B. in Form von Tasten oder dergleichen, variiert.
Bei dem oben beschriebenen Ausführungsbeispiel ist die Verzögerungszeit bei jedem der Verzögerungselemente 11A bis 11C auf einen vorbestimmten Wert im Bereich von 50 × 10^–9 bis 100 × 10^–9 Sekunden fixiert. Dies soll jedoch die möglichen Verzögerungszeiten der Verzögerungselemente 11A bis 11C nicht auf dem Bereich 50 × 10^–9 bis 100 × 10^–9 Sekunden beschränken. Das bedeutet, dass die Verzögerungszeit des Verzögerungsschaltkreises 11 auch innerhalb eines beliebigen anderen Bereiches, der vom Delta-Sigma-Modulationsschaltkreis tatsächlich benutzt wird, eingestellt werden kann (das bedeutet, in einem Bereich, bei welchem der verwendete Delta-Sigma-Modulationsschaltkreis tatsächlich betrieben werden kann). Bei der oben beschriebenen Ausführungsform besitzt die Verzögerungsschaltung 11 drei Verzögerungselemente. Das bedeutet jedoch nicht, dass die Anzahl der Verzögerungselemente, die im Verzögerungsschaltkreis 11 vorgesehen sind, auf drei beschränkt sein soll. Obwohl der in 1 dargestellte Schaltverstärker mit einem Abschwächer 10 ausgebildet ist, muss der Abschwächer 10 in dem Fall nicht vorgesehen werden, bei welchem die Ausgabespannung der Konstantspannungsquelle 7 und die Scheitel spannung des vom Pulsverstärker 6 ausgegebenen Pulssignals niedrig sind. Obwohl bei dem in 1 gezeigten Schaltverstärker die Verzögerungsschaltung 11 das Ein-Bit-Signal S_Q verzögert, kann der Pulsverstärker 6 anstelle der Verzögerungsschaltung 11 ein Verzögerungselement aufweisen, welches das Ein-Bit-Signal S_Q verzögert.

Claims

Schaltverstärker, mit einer Delta-Sigma-Modulationsschaltung (3) zum Verarbeiten eines Eingangssignals (1) mittels einer Delta-Sigma-Modulation, um ein quantisiertes Signal (S_Q) auszugeben, – mit einem Verzögerungsbereich (11) mit einer variablen Verzögerungszeit zum Verzögern des quantisierten Signals und – mit einem Pulsverstärker (6), der eine Schalteinrichtung aufweist und der gemäß einem vom Verzögerungsbereich ausgehenden Signal die Schalteinrichtung schaltet, um eine Pulsverstärkung des vom Verzögerungsbereich ausgegebenen Signals durchzuführen, gekennzeichnet durch eine Verzögerungszeitsteuerung (12) zum Steuern der Verzögerungszeit des Verzögerungsabschnitts derart, dass eine minimale Pulsbreite des vom Pulsverstärker ausgegebenen Pulssignals gesteuert wird, um dadurch die Informationsmenge zu steuern, die der Schaltverstärker pro Zeiteinheit ausgibt.
Schaltverstärker nach Anspruch 1, dadurch gekennzeichnet, dass die minimale Pulsbreite des vom Pulsverstärker ausgegebenen Pulssignals dadurch gesteuert wird, dass die Anzahl der Male gesteuert wird, die der Pulsverstärker pro Zeiteinheit schaltet.
Schaltverstärker nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass ein Wandler (8) vorgesehen ist zum Wandeln eines Ausgangssignals des Pulsverstärkers in ein analoges Signal.
Schaltverstärker nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass ein Rückkopplungsbereich (10) vorgesehen ist zum Zuführen eines Signals zurück an die Delta-Sigma-Modulationsschaltung auf der Grundlage eines Ausgangssignals des Pulsverstärkers.