CN101120507A - 一种ad转换器装置 - Google Patents

一种ad转换器装置 Download PDF

Info

Publication number
CN101120507A
CN101120507A CN200680004930.8A CN200680004930A CN101120507A CN 101120507 A CN101120507 A CN 101120507A CN 200680004930 A CN200680004930 A CN 200680004930A CN 101120507 A CN101120507 A CN 101120507A
Authority
CN
China
Prior art keywords
modulator
sigma delta
primary
transfer function
quantization noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200680004930.8A
Other languages
English (en)
Inventor
M·佩格姆
K·菲利普斯
P·A·C·M·努吉坦恩
R·L·J·罗弗斯
L·J·布雷姆斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101120507A publication Critical patent/CN101120507A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H03M3/418Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being single bit quantisers

Abstract

在AD转换器中,主∑Δ调制器对模拟输入信号进行数字化。在模拟域中对数字化中所产生的量化噪声进行分离,并且在次∑Δ调制器中对该噪声进行数字化。从主∑Δ调制器的输出中的量化噪声减去次∑Δ调制器所数字化的量化噪声。因为主∑Δ调制器所产生的量化噪声经过了滤波(整形),也应该对在次∑Δ调制器中所量化的噪声进行滤波。这个过程在次∑Δ调制器的反馈通路中用类似的滤滤来执行。

Description

一种AD转换器装置
技术领域
本发明涉及一种AD转换器装置,其包括;主和次∑Δ调制器,每个调制器具有用于接收模拟输入信号的输入端;滤波装置,其位于所述输入端和量化器之间的前向通路中;输出端,其连接到量化器的输出;以及反馈通路,其从量化器的输出连接到该滤波装置。该AD转换器装置进一步包括:用于将模拟输入信号施加到主∑Δ调制器的输入端的装置;用于分离主∑Δ调制器中所产生的量化噪声的装置;用于将所述分离的量化噪声施加到次∑Δ调制器的输入端的装置;以及用于得到两个∑Δ调制器的数字输出信号的组合,从而充分地在所述组合中降低主∑Δ调制器的量化噪声的装置。从2004年IEEE国际固态电路大会/会议4/过采样ADC/4.1(2004IEEEInternational Solid-State Circuit Conference/Session 4/OversampledADC’s/4.1)的文章“在10MHz的带宽中具有67DB动态范围的高速缓存的级联连续时间∑Δ调制器(A Cascaded Continuous-time∑Δ-modulator with 67DB Dynamic Range in 10MHz Bandwidth)”中已知这种AD转换器装置。
背景技术
目前∑Δ调制器已成为模拟-数字(AD)转换中的主导原理。在∑Δ调制器中,转换器中的滤波器的阶数很大程度上决定了转换器的质量(用信噪比来表示)。在更高阶的情况下,对于更高频率的量化噪声的整形并且随之基带的噪声抑制都会更佳,并且因此改善信噪比和动态范围。然而,滤波器的更高的阶数导致∑Δ调制器的环路很可能变得不稳定。在输入电压摆幅高的情况下,不稳定性变得相对严重。在所谓的级联∑Δ调制器中找到了这个问题的解决方案。当前使用了两个∑Δ调制器:主∑Δ调制器具有相对低的阶数,从而在输入信号的频带中以更高的量化噪声为代价,以便不危及稳定性。通过减法点,以模拟的形式将该量化噪声馈送到次∑Δ调制器,该次∑Δ调制器的输出以数字化的格式传递主∑Δ调制器的量化噪声。接下来,这两个∑Δ调制器的输出信号相互相减,从而通过由次∑Δ调制器所数字化的分离的量化噪声来消除主∑Δ调制器的量化噪声。在次∑Δ调制器中引起的量化噪声本身没有被消除,但是该量化噪声的噪声等级更低了。
然而,用主∑Δ调制器的滤波装置的传递函数的逆函数来对这个调制器的输出中的量化噪声进行滤波(整形)。因此,在上述文章中,在数字域中,用滤波特性与主∑Δ调制器的(模拟)滤波装置相逆的滤波器来对次∑Δ调制器的输出信号进行滤波。如果用离散时间开关电容技术来实现主∑Δ调制器的模拟滤波器,那么在主∑Δ调制器的滤波装置和次∑Δ调制器的输出中的逆数字滤波器之间可以得到合理的匹配。然而,如果用连续时间技术(例如gm-C技术)来实现该模拟滤波器,则成分扩展迫使必须使用额外的跟踪措施,例如从其中一个滤波器调整到另一个(如上述ISSCC2004上的文章中所做)。
发明内容
本发明的目的是为了克服这种麻烦,并且因此根据本发明的AD转换器装置的特征在于:次∑Δ调制器的反馈通路中的滤波装置对于模拟输入信号的频带所具有的传递函数充分等于主∑Δ调制器的开环的传递函数。当主∑Δ调制器的反馈通路没有任何滤波时,那么这个∑Δ调制器的开环传递函数对应于其前向通路的传递函数,并且因此该次∑Δ调制器的反馈通路中的滤波对应于主∑Δ调制器的前向通路中的滤波。另一方面,当无论出于什么原因(例如,由于对需要的基带信号的滤波或由于稳定性原因),主调制器的反馈通路中包括了一些滤波,或者将多个反馈通路提供到主调制器的前向通路的各个点,那么次调制器的反馈通路的传递函数必须与主调制器的开环传递函数充分一样。
最好,为了对主∑Δ调制器的开环的传递函数和次∑Δ调制器的反馈通路的传递函数之间的跟踪进行改善,用相同的技术和相同的结构,例如都使用离散时间开关电容技术或都用连续时间gm-C技术,来实现这两个传递函数。此外,当构成这些传递函数的元件具有相等的值时,可以获得这两个传递函数之间的改善的匹配。然而,因为次∑Δ调制器对于动态范围和S/N比的更低要求,该次调制器的阻抗可以比主调制器的阻抗高,导致比主调制器更低的电流和更小的电容,并且因此导致更小的芯片面积和更低的功耗。
附图说明
将根据附图来描述本发明。在此示出:
图1是根据本发明的AD转换器装置的第一个实施例;以及
图2是根据本发明的AD转换器装置的第二个实施例。
具体实施方式
图1的AD转换器装置包括标准主∑Δ调制器M1。这个∑Δ调制器具有输入端1,用于接收模拟输入信号X(z)。这个输入信号可以是连续时间或离散时间(采样)模拟信号。在这个描述中采用离散时间表示法。通过减法点2,将输入信号馈送到具有传递函数G1(z)的滤波器3。滤波器3通常是低通滤波器,并且用于将量化噪声整形到更高的频率,然而,本发明同样适用于其它滤波器函数,例如带通滤波装置。将滤波器3的模拟输出信号施加于量化器,该量化器将数字信号Y(z)传递到∑Δ调制器的输出端4。在图1中,用放大器5和加法点6来表示量化器,其中该放大器5具有放大因子C1,并且,通过该加法点6来将量化噪声N1(z)加到该信号上。数字信号Y(z)的基带频率内容等于量化器的输入信号乘以因子C1,并且数字输出信号Y(z)中的其它任何内容都是量化噪声N1(z)。最后,通过DA转换器7,将量化器的数字输出信号Y(z)施加到减法点2的相减输入端,从而获得闭环配置。
对于这个∑Δ调制器,可以得到以下的方程:
Y ( z ) = X ( z ) · C 1 G 1 ( z ) 1 + C 1 G 1 ( z ) + N 1 ( z ) 1 + C 1 G 1 ( z ) - - - ( I )
当对于X(z)的基带频率,∑Δ调制器的前向通路的放大率C1G2(z)充分地大于1时,这个方程简化为:
Y ( z ) ≈ X ( z ) + N 1 ( z ) 1 + C 1 G 1 ( z ) - - - ( II )
因此,在数字输出信号Y(z)中,输入信号X(z)基本上保持没有经过滤波。不同的是,在乘积C1G1(z)大的情况下,该量化噪声在基带频率上减少;而在该乘积小的情况下,该量化噪声在更高频率上增加。换句话说:量化噪声被整形到比基带频率更高的频率上。
当输入信号X(z)的采样速率更高时,量化噪声的整形更有效。然而,实际的传输系统中的信号采样速率通常有限。不同的方法是增加滤波器的阶数,因为更高阶的滤波器得出更好的噪声整形,并且因此在基带得到更好的信噪比。更高阶滤波器的缺点是:对于大的信号摆幅,∑Δ调制器的环路很可能变得不稳定。
在图1的装置中,滤波器3的传递函数G1(z)选为低的滤波器阶数(典型地一阶或二阶),从而在输出信号Y(z)的基带中仍然有过高的量化噪声。通过以下方法将其减小:分离量化噪声N1(z),在次∑Δ调制器M2中将该分离的量化噪声数字化,并且在减法点S中从输出信号Y(z)中减去该数字化的量化噪声Z(z),以获得减去了量化噪声的信号Y(z)-Z(z)。
通过具有放大因子C1的放大器8和减法点9,将量化噪声N1(z)从模拟域中分离出来。放大器8是必须的,因为实际操作中不能到达放大器5和加法点6之间的相互连接。可以容易示出,只要放大器8的放大率等于量化器(5、6)的基带放大率(C1),并且只要DA转换器7的放大率d为一,那么减法点9就传递没有信号分量的量化噪声N1(z)。在DA转换器提供某一放大率或减小率(d≠1)的情况下,放大器8的放大率必须是C1·d。
将分离的噪声N1(z)作为输入信号馈送到次∑Δ调制器M2,其中通过减法点10和具有传递函数G2(z)的低通滤波器11将该信号施加于到量化器(12、13)。再次用放大器12和加法点13来表示这个量化器,其中该放大器12具有放大因子C2,在该加法点13中将量化噪声N2(z)相加。通过包含有级联的AD转换器14、滤波器15(传递函数为G’1(z))、以及放大器16(放大率为C’1)的反馈通路,将量化器的数字输出信号Z(z)反馈回到减法点10的相减输入端。对于这个次∑Δ调制器,使用以下方程;
Z ( z ) = C 2 G 2 ( z ) N 1 ( z ) 1 + C 1 ′ G 1 ′ ( z ) C 2 G 2 ( z ) + N 2 ( z ) 1 + C 1 ′ G 1 ′ ( z ) C 2 G 2 ( z ) - - - ( III )
在次∑Δ调制器的环路增益C’1G’1(z)C’2G’2(z)充分地大于1的情况下,此方程简化为:
Z ( z ) ≈ N 1 ( z ) C 1 ′ G 1 ′ ( z ) + N 2 ( z ) 1 + C 1 ′ G 1 ′ ( z ) C 2 G 2 ( z ) - - - ( IV )
应该注意的是,当滤波器15的传递函数G’1(z)(基本上)等于滤波器3的传递函数G1(z),并且两个放大因子C1(z)和C’1(z)也相等时,对于主∑Δ调制器的输出信号Y(z),方程IV中的N1(z)项与方程(II)中的N1(z)相同。那么减法点S的输出信号Y(z)-Z(z)等于
Y ( z ) - Z ( z ) = X ( z ) - N 2 ( z ) 1 + C 1 ′ G 1 ′ ( z ) C 2 G 2 ( z ) - - - ( V )
通过次∑Δ调制器的反馈通路中的滤波器15来获得这个结果,其中该滤波器15的传递函数与主∑Δ调制器的前向通路中的滤波器3的传递函数相同。此外,这两个滤波器都在模拟域中,并且因此可以用相同的技术来实现。这两个滤波器3和15因此可以完美匹配地制造,并因此获得该装置的输出中的N1(z)噪声的最佳抑制。与上述文章中的当前技术装置相反,当前技术中用次∑Δ调制器的输出端的滤波器来实现量化噪声N1(z)的滤波。这个滤波器的传递函数应该与主∑Δ调制器的滤波器G1(z)的相逆,并且必须在数字域中实现。由于次∑Δ调制器比主∑Δ调制器经历更弱的摆幅,次∑Δ调制器的稳定性更好的得以控制。此外,可以用限幅器来抑制次∑Δ调制器的任何故障,从而仅仅轻微地降低总体性能,主∑Δ调制器将继续正确工作。
在上述对图1的装置的操作的解释中,假设两个DA转换器7和14没有放大或减小(d=1)。对该发明装置的进一步的分析示出,为了最佳抑制N1(z)噪声,次∑Δ调制器M2的反馈通路的传递函数应该等于主∑Δ调制器M1的开环传递函数。在图1的装置中,调制器M1的开环传递函数是d·G1(z)·C1,而调制器M2的反馈通路的传递函数也是d·G1(z)·C1。因此,这两个DA转换器的放大因子d无须为一,但是为了最佳的噪声抑制它们必须相等。还应该注意的是,通常,在主∑Δ调制器的输出引线(4)中包括一些采样周期(图中未示出)的数字延时,以克服次∑Δ调制器的固有延迟。
从方程(IV)显而易见,该装置的输出信号Y(z)-Z(z)仍然具有来自于次∑Δ调制器M2的带内量化噪声N2(z)。然而通过滤波器G1(z)和G2(z)对该噪声进行了整形。因此,当这些滤波器每一个都是二阶滤波器时,通过四阶滤波器来有效地对噪声N2(z)整形,而不危及主∑Δ调制器的稳定性。
如上所述,次∑Δ调制器M2的反馈通路的传递函数必须对应于开主∑Δ调制器M1的开环传递函数。这对于具有比单滤波器G1(z)更复杂的滤波器结构的ΣΔ调制器也有效。这示出在图2中,其中与图1中相对应的元件使用相同的参考标号。图2的主∑Δ调制器不是采用图1中的主∑Δ调制器中的单滤波器3,而是包括级联的:传递函数为G1a(z)的滤波器21、减法点22、以及传递函数为G1b(z)的第二滤波器23。在DA转换器7中进行了DA转换之后,把输出信号Y(z)直接施加到减法点2的相减输入端,并且,通过比例因子为α的定标器24将该信号施加到减法点22的相减输入端。在本领域,该具有这种更复杂的滤波器结构的∑Δ调制器是众所周知的,例如见申请人的先前专利申请(PHNL 0307066)。此∑Δ调制器的开环传递函数,即例如从加法点6的输出端通过元件7、2、21、22、23、24和5到加法点6的输入端的传递函数,等于d·{G1a(z)+α}·G1b·C1
为了获得本装置的输出信号中的量化噪声N1(z)的最佳抑制,次∑Δ调制器M2的反馈通路应该具有相同的传递函数。这在图2中通过级联的DA转换器14、传递函数为G1a(z)的滤波器25、加法点26、传递函数为G1b(z)的滤波器27、和放大器16来实现。此外,通过比例因子为α的定标器18,将DA转换器14的输出施加到加法点26。这六个元件一起构成了传递函数为d·{G1a(z)+α}·G1b·C1的通路,即与调制器M1的开环传递函数相同。在实现中,这些元件可以与主∑Δ调制器的相应元件相同,从而获得最佳滤波器匹配。

Claims (3)

1.一种AD转换器装置,其包括主(M1)和次(M2)∑Δ调制器,所述调制器中的每一个都具有:
用于接收模拟输入信号的输入端;
滤波装置,其处在所述输入端和量化器之间的前向通路中;
输出端,其连接到所述量化器的输出;以及
反馈通路,其从所述量化器的所述输出连接到所述滤波装置;
所述AD转换器装置进一步包括:
用于将模拟输入信号施加到所述主∑Δ调制器的所述输入端的装置(1);
用于分离在所述主∑Δ调制器中所产生的量化噪声N1(z)的装置(7、8);
用于将所述分离的量化噪声施加到所述次∑Δ调制器的所述输入端的装置;以及
用于得到所述两个∑Δ调制器的数字输出信号的组合,从而在所述组合中充分地降低所述主∑Δ调制器的所述量化噪声的装置(S),
其特征在于,处在所述次∑Δ调制器的所述反馈通路中的滤波装置(14、15、16),对于所述模拟输入信号的频带所具有的传递函数充分等于所述主∑Δ调制器的开环的传递函数。
2.如权利要求1所述的装置,其特征在于,用相同的技术以及相同的结构,来实现所述主∑Δ调制器的所述开环的传递函数以及所述次∑Δ调制器的所述反馈通路的传递函数。
3.如权利要求2所述的装置,其特征在于,所述次调制器的所述反馈通路的元件的阻抗水平高于所述主调制器的所述前向通路以及所述反馈通路的相应元件的阻抗水平。
CN200680004930.8A 2005-02-15 2006-02-13 一种ad转换器装置 Pending CN101120507A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05101118 2005-02-15
EP05101118.7 2005-02-15

Publications (1)

Publication Number Publication Date
CN101120507A true CN101120507A (zh) 2008-02-06

Family

ID=36540163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680004930.8A Pending CN101120507A (zh) 2005-02-15 2006-02-13 一种ad转换器装置

Country Status (5)

Country Link
US (1) US20080094268A1 (zh)
EP (1) EP1854217A1 (zh)
JP (1) JP2008530890A (zh)
CN (1) CN101120507A (zh)
WO (1) WO2006087667A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270990A (zh) * 2010-06-01 2011-12-07 北京大学深圳研究生院 一种调制器及其设计方法
CN105978567A (zh) * 2016-05-04 2016-09-28 哈尔滨工程大学 一种具有滤波和模拟/数字转换功能的电路
CN108111759A (zh) * 2017-12-23 2018-06-01 航天恒星科技有限公司 面向面阵ccd光电转换的仿真设计方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862169A (en) * 1988-03-25 1989-08-29 Motorola, Inc. Oversampled A/D converter using filtered, cascaded noise shaping modulators
WO1991011863A1 (en) * 1990-01-31 1991-08-08 Analog Devices, Inc. Sigma delta modulator
US5153593A (en) * 1990-04-26 1992-10-06 Hughes Aircraft Company Multi-stage sigma-delta analog-to-digital converter
NL9001440A (nl) * 1990-06-22 1992-01-16 Philips Nv Analoog/digitaal signaal-omvormer met meervoudige sigma-delta modulator.
US5283578A (en) * 1992-11-16 1994-02-01 General Electric Company Multistage bandpass Δ Σ modulators and analog-to-digital converters
TW443039B (en) * 1999-05-20 2001-06-23 Ind Tech Res Inst Sigma-delta modulator by using method of local nonlinear feedback loop
FR2826207B1 (fr) * 2001-06-13 2004-12-10 Eads Defence & Security Ntwk Convertisseur analogique-numerique sigma-delta passe-bande et convertisseur sigma-delta mash l'incorporant

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270990A (zh) * 2010-06-01 2011-12-07 北京大学深圳研究生院 一种调制器及其设计方法
WO2011150732A1 (zh) * 2010-06-01 2011-12-08 北京大学深圳研究生院 一种调制器及其设计方法
CN102270990B (zh) * 2010-06-01 2013-09-25 北京大学深圳研究生院 一种调制器及其设计方法
CN105978567A (zh) * 2016-05-04 2016-09-28 哈尔滨工程大学 一种具有滤波和模拟/数字转换功能的电路
CN105978567B (zh) * 2016-05-04 2019-04-19 哈尔滨工程大学 一种具有滤波和模拟/数字转换功能的电路
CN108111759A (zh) * 2017-12-23 2018-06-01 航天恒星科技有限公司 面向面阵ccd光电转换的仿真设计方法

Also Published As

Publication number Publication date
WO2006087667A1 (en) 2006-08-24
EP1854217A1 (en) 2007-11-14
JP2008530890A (ja) 2008-08-07
US20080094268A1 (en) 2008-04-24

Similar Documents

Publication Publication Date Title
US7626525B2 (en) Feed-forward circuitry and corresponding error cancellation circuit for cascaded delta-sigma modulator
EP2229734B1 (en) A multi-bit sigma-delta modulator with reduced number of bits in feedback path
US6930624B2 (en) Continuous time fourth order delta sigma analog-to-digital converter
JP4116005B2 (ja) デルタシグマ変調器およびそれを用いたスイッチング増幅回路
US5757301A (en) Instability recovery method for sigma-delta modulators
AU2004231771B2 (en) Mixed technology MEMS/BiCMOS LC bandpass sigma-delta for direct RF sampling
US8570201B2 (en) Direct feedback for continuous-time oversampled converters
JP3138011B2 (ja) マルチプル・シグマ−デルタ変調器を有するアナログ・デジタル信号変換器
US8223051B2 (en) Multi-bit sigma-delta modulator with reduced number of bits in feedback path
US5896101A (en) Wide dynamic range delta sigma A/D converter
US6922161B2 (en) Delta-Sigma modulator for reducing quantization noise and oversampling ratio (OSR)
JPH0797749B2 (ja) アナログ・デイジタル変換器のデルタ・シグマ変調回路
US8384573B2 (en) Low-power digital-to-analog converter
US7352311B2 (en) Continuous time noise shaping analog-to-digital converter
US8427350B2 (en) Sigma-delta modulator
CN101120507A (zh) 一种ad转换器装置
KR101559456B1 (ko) 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기
JP2004274606A (ja) モジュレータ
US6762703B1 (en) Sigma delta modulator
KR101961363B1 (ko) 피드-포워드 델타-시그마 변조기
Torkzadeh et al. An Elaborate Design and Optimization of Low Order Bandpass Sigma-Delta Modulator
WO2010046853A2 (en) Sigma-delta modulator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication