CN102270990A - 一种调制器及其设计方法 - Google Patents

一种调制器及其设计方法 Download PDF

Info

Publication number
CN102270990A
CN102270990A CN2010101886454A CN201010188645A CN102270990A CN 102270990 A CN102270990 A CN 102270990A CN 2010101886454 A CN2010101886454 A CN 2010101886454A CN 201010188645 A CN201010188645 A CN 201010188645A CN 102270990 A CN102270990 A CN 102270990A
Authority
CN
China
Prior art keywords
analog
signal
modulator
digital
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101886454A
Other languages
English (en)
Other versions
CN102270990B (zh
Inventor
汪清勤
葛彬杰
冯晓星
王新安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Priority to CN 201010188645 priority Critical patent/CN102270990B/zh
Priority to PCT/CN2011/073749 priority patent/WO2011150732A1/zh
Publication of CN102270990A publication Critical patent/CN102270990A/zh
Application granted granted Critical
Publication of CN102270990B publication Critical patent/CN102270990B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了一种调制器及其设计方法，所述调制器包括模拟滤波器、模拟加法器、多位量化器、数字环路滤波器、多位反馈数模转换器，所述模拟滤波器用于对输入模拟信号进行预调制，所述模拟加法器用于模拟信号求和，所述多位量化器用于将模拟信号和转换为多位数字信号输出；所述数字环路滤波器用于对多位量化器输出的多位数字信号滤波，所述多位反馈数模转换器用于将滤波后的多位数字信号转换为反馈模拟信号。本发明可以快捷地构造出稳定的调制器，通过采用数字环路滤波器同时对量化噪声和失配噪声进行整形，该调制器不仅具有强健的稳定性，而且具有良好的噪声整形能力，能够有效解决多位反馈DAC的非线性问题，可应用于高速、高精度模数转换。

Description

一种调制器及其设计方法
技术领域
本发明涉及模数转换，具体地说涉及一种调制器及其设计方法。
背景技术
由于Delta-Sigma(Δ-∑)调制器工作时需要过采样，传统上基于Delta-Sigma调制器的ADC(模数转换器)主要应用于低速、高精度的领域，比如：音频系统、仪器设备等等，随着通信系统向宽带方向发展，高速、高精度ADC的需求与日俱增。Delta-Sigma调制器要实现高速、高精度的性能必然要降低过采样率，同时需要增加环路滤波器的阶数或者增加量化器的位数来弥补信噪比的损失。
尽管增加环路滤波器的阶数或者增加量化器的位数这两种方案均有利于提高调制器的性能，然而在量化器位数为1的条件下，超过2阶的环路滤波器很难保证系统的稳定；而增加量化器位数不仅可以减小量化噪声，且可以增强系统的稳定。所以多位量化是高性能Delta-Sigma调制器的发展趋势。
多位Delta-Sigma调制器有个很苛刻的要求：多位反馈DAC(数模转换器)的精度需要达到或超过整个调制器的精度，但现有的工艺制造技术很难使多位反馈DAC达到高精度指标(比如16位或更高精度)。这是由于基本单位元件间的匹配误差(或称为失配)造成了多位反馈DAC的非线性，它使调制器产生谐波失真，在调制器输出信号的频谱中表现为尖锐的谐波毛刺，带内的谐波毛刺可导致调制器信噪比极大降低，所以，多位Delta-Sigma调制器的主要问题是反馈DAC的非线性。
针对多位反馈DAC的非线性问题，已有的解决方法包括：激光修正或模拟校正、数字校正、双量化器结构、DEM(Dynamic Element Matching，动态元件匹配)技术、PWM(Pulse Width Modulation，脉冲宽度调制)技术等等。迄今最主流的解决方法有三：
其一，背景数字校正。背景数字校正可以很好地消除DAC非线性影响，但电路结构非常复杂。
其二，级联双量化器结构(即双量化器MASH结构)。级联双量化器结构一般是前若干级使用1位反馈DAC，末级使用多位反馈DAC，该结构可以整形多位反馈DAC的失配噪声，但失配噪声的整形阶数比量化噪声的整形阶数至少低一阶，并且级间耦合系数会放大量化噪声和失配噪声，这些都会导致调制器性能下降。另外，为了避免过大的噪声泄漏，该结构对模拟电路提出了很高要求。
其三，DEM技术。根据反馈DAC失配噪声被整形的阶数不同，DEM技术可以分成两大类，其一，低阶失配噪声整形DEM技术(包括0阶和1阶)；其二，高阶失配噪声整形DEM技术(包括2阶和更高阶)。低阶失配噪声整形DEM技术在不同程度上可以削弱多位反馈DAC非线性的影响，但它们存在噪声本底高、带内谐波毛刺大以及DAC噪声和谐波失真随输入信号幅度波动的问题；高阶失配噪声整形DEM技术可以更好地削弱多位反馈DAC非线性的影响，但是，它们不仅电路结构复杂，而且存在不稳定问题。
总之，如何更好地解决多位反馈DAC的非线性问题，仍有改进的空间。
发明内容
本发明所要解决的技术问题是，提供一种调制器及其设计方法，能够较好地解决多位反馈DAC的非线性问题。
为解决上述技术问题，本发明采用了以下技术方案：
一种调制器，用于模数转换，包括模拟滤波器、模拟加法器、多位量化器、数字环路滤波器、多位反馈数模转换器，所述模拟滤波器用于对输入模拟信号进行预调制，并输出到所述模拟加法器的一个输入端，所述模拟加法器用于模拟信号求和，并输出到所述多位量化器，所述多位量化器用于将模拟信号和转换为多位数字信号输出；所述数字环路滤波器用于对多位量化器输出的多位数字信号滤波，并输出到所述多位反馈数模转换器，所述多位反馈数模转换器用于将滤波后的多位数字信号转换为反馈模拟信号，并输出到所述模拟加法器的另一输入端。
在本发明的一种实施例中，所述调制器还包括至少一条分流反馈支路，每一所述分流反馈支路输入端连接于所述数字环路滤波器中的一个信号分流节点，输出端连接于所述模拟滤波器中的一个对应的分流信号馈入节点，每一所述分流反馈支路从输入端到输出端依次设置有信号分流器、分流反馈数模转换器、加法器。
在本发明的一种实施例中，每一所述分流反馈支路的输入分流信号为1位数字信号或多位数字信号。
在本发明的一种实施例中，所述调制器为Delta-Sigma调制器。
本发明还提供了一种模数转换器，包含上述的调制器。
本发明也提供了一种调制器的构造方法，用于从第一调制器构造第二调制器，所述第一调制器包含模拟环路滤波器、多位量化器、多位反馈数模转换器，所述模拟环路滤波器的一输入端接受模拟信号输入，输出端连接所述多位量化器的输入端，所述多位量化器的输出端输出多位数字信号，并连接所述多位反馈数模转换器的输入端，所述多位反馈数模转换器的输出端连接所述模拟环路滤波器的另一输入端，所述构造方法包含如下步骤：
将所述模拟环路滤波器分解为第一模拟滤波器和第二模拟滤波器，增设模拟加法器，按如下方式调整器件连接：所述模拟加法器的两个输入端分别连接所述第一模拟滤波器和第二模拟滤波器的输出端，输出端连接所述多位量化器的输入端，所述第一模拟滤波器接受模拟信号输入，所述第二模拟滤波器的输入端连接所述多位反馈数模转换器的输出端；
将第二模拟滤波器调整为数字环路滤波器，按如下方式调整器件连接从而构造出第二调制器：所述数字环路滤波器的输入端连接所述多位量化器的输出端，输出端连接所述多位反馈数模转换器的输入端，所述多位反馈数模转换器的输出端连接所述加法器的一输入端。
本发明也提供一种调制器的信号分流方法，所述调制器用于模数转换，包括模拟滤波器、模拟加法器、多位量化器、数字环路滤波器、多位反馈数模转换器，所述模拟滤波器用于对输入模拟信号进行预调制，并输出到所述模拟加法器的一个输入端，所述模拟加法器用于模拟信号求和，并输出到所述多位量化器，所述多位量化器用于将模拟信号和转换为多位数字信号输出；所述数字环路滤波器用于对多位量化器输出的多位数字信号滤波，并输出到所述多位反馈数模转换器，所述多位反馈数模转换器用于将滤波后的多位数字信号转换为反馈模拟信号，并输出到所述模拟加法器的另一输入端；所述信号分流方法包括如下步骤：
确定所述数字环路滤波器中的至少一个信号分流节点；
设置至少一条分流反馈支路，每一所述分流反馈支路的输入端连接于一个所述信号分流节点，并从输入端依次设置信号分流器、分流反馈数模转换器、加法器；
将每一所述分流反馈支路的加法器插入到所述模拟滤波器的一个对应的分流信号馈入节点。
通过本发明提供的调制器结构，可以实现量化噪声和失配噪声的同时整形，有效解决调制器中的多位反馈DAC的非线性问题。
附图说明
图1是本发明一种实施例的数字噪声整形多位Delta-Sigma调制器原始结构图；
图2是通用的传统Delta-Sigma调制器结构框图；
图3是与图2等价的通用的传统Delta-Sigma调制器结构框图；
图4是本发明一种实施例的含有累积单元的数字噪声整形多位Delta-Sigma调制器原始结构图；
图5～7是本发明一种实施例的含有累积单元的数字噪声整形多位Delta-Sigma调制器内部信号分流过程的示意图；
图8是本发明一种实施例的经过信号分流优化的含有累积单元的数字噪声整形多位Delta-Sigma调制器结构图；
图9是传统的四阶低通多位Delta-Sigma调制器结构图；
图10是与图9等价的传统的四阶低通多位Delta-Sigma调制器结构图；
图11是本发明一种实施例的四阶低通数字噪声整形多位Delta-Sigma调制器原始结构图；
图12～14是本发明一种实施例的四阶低通数字噪声整形多位Delta-Sigma调制器内部信号分流过程的示意图；
图15是本发明一种实施例的经过信号分流优化的四阶低通数字噪声整形多位Delta-Sigma调制器结构图；
图16是三种调制器输出信号SNDR达到最大时的频谱；
图17是三种调制器输出信号SNDR与输入信号幅度的关系曲线。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。
本发明主要涉及模数转换，具体地说涉及一种Delta-Sigma模数转换器，尤其是其中的核心部件-多位Delta-Sigma调制器，目的是解决多位Delta-Sigma调制器中的多位反馈DAC的非线性问题。
Delta-Sigma模数转换器，其应用领域非常广泛，比如：安防、音频、工业、通信和医疗等等领域，每一领域中包含了许多种类的实际应用，例如音频系统、仪器设备等。Delta-Sigma调制器是Delta-Sigma模数转换器的一个核心部件，基于本发明的多位Delta-Sigma调制器的Delta-Sigma模数转换器，可应用于高速、高精度的模数转换。
以下对本发明的具体实施方式进行阐述，由于本发明的基本发明构思是采用数字环路滤波器实现噪声(包括量化噪声、反馈DAC失配噪声)整形，因此，称该调制器为数字噪声整形多位Delta-Sigma调制器，并将主要从三个方面对该调制器进行介绍，包括：数字噪声整形多位Delta-Sigma调制器、从传统Delta-Sigma调制器构造数字噪声整形多位Delta-Sigma调制器的方法及数字噪声整形多位Delta-Sigma调制器内部信号分流的方法。
第一方面，本发明提出一种数字噪声整形多位Delta-Sigma调制器，它是一种普遍通用的系列化的多位Delta-Sigma调制器，用户可以根据需要，通过设计滤波器实现一系列特定性能的信号传递函数(STF)和噪声传递函数(NTF)。数字噪声整形多位Delta-Sigma调制器原始结构如图1所示，它主要包括模拟滤波器11、数字环路滤波器12、多位量化器13、多位反馈DAC 14、模拟加法器15。其中，U(z)表示调制器的输入模拟信号，V(z)表示调制器的输出数字信号，Y(z)表示多位量化器13的输入模拟信号，EQ(z)表示多位量化器13的量化噪声，ED(z)表示多位反馈DAC14的失配噪声。模拟滤波器11用于把输入模拟信号U(z)预调制成L0*U(z)信号，数字环路滤波器12用于整形量化噪声EQ(z)、失配噪声ED(z)和预调制信号L0*U(z)，多位量化器13用于把模拟信号Y(z)转换成相应的多位数字信号，多位反馈DAC14用于把数字环路滤波器12输出的多位数字信号转换成相应的模拟信号(为区分前述输入模拟信号，称之为反馈模拟信号)，模拟加法器15用于模拟滤波器11与多位反馈DAC14输出信号(反馈模拟信号)的求和(模拟信号和，即多位量化器13的输入模拟信号Y(z))。
该调制器正常工作时，首先，输入模拟信号U(z)被模拟滤波器11预调制成L0*U(z)信号，接着，L0*U(z)信号、量化噪声EQ(z)和失配噪声ED(z)一起注入包含有数字环路滤波器12的反馈环路，最后，这些信号都被数字环路滤波器12整形后从调制器输出。根据图1，经过推导可得：
V ( z ) = L 0 1 + L 1 U ( z ) + 1 1 + L 1 E Q ( z ) - 1 1 + L 1 E D ( z ) - - - ( 1 )
(其中，信号传递函数为：
量化噪声传递函数为：
Figure GDA0000021940400000053
失配噪声传递函数为：
Figure GDA0000021940400000054
)
由(1)式可知，通过设计适当的滤波器11和12可以实现一系列特定性能的STF和NTF(比如LP(低通)、BP(带通)、HP(高通)等等)，并且(1)式也表明量化噪声EQ(z)和失配噪声ED(z)可以同时被整形，例如：取
Figure GDA0000021940400000061
把它们代入(1)式可得：
V(z)＝U(z)+(1-Z-1)nEQ(z)-(1-Z-1)nED(z)                (2)
(2)式表明多位量化器13的量化噪声EQ(z)和多位反馈DAC14的失配噪声ED(z)同时受到了n阶噪声整形，因此，数字噪声整形多位Delta-Sigma调制器可以有效解决多位Delta-Sigma调制器反馈DAC的非线性问题。
综上，本发明的调制器结构及信号流向是：模拟滤波器11对输入模拟信号U(z)进行预调制，并输出到模拟加法器15的一个输入端，模拟加法器15进行模拟信号求和，得到模拟信号和Y(z)并输出到多位量化器13，多位量化器13将模拟信号和Y(z)转换为多位数字信号V(z)输出；数字环路滤波器12对多位量化器13输出的多位数字信号V(z)滤波，并输出到多位反馈DAC14，多位反馈DAC14将滤波后的多位数字信号转换为反馈模拟信号，并输出到模拟加法器15的另一输入端。
第二方面，为了更快捷地构造如图1所示的数字噪声整形多位Delta-Sigma调制器，本发明提出一种从传统Delta-Sigma调制器构造数字噪声整形多位Delta-Sigma调制器的方法。该方法的基本思想是：从传统的Delta-Sigma调制器出发，把反馈环路的传递函数从模拟环路滤波器中分离出来，再把这个分离出来的传递函数转移到数字电路一侧，并采用数字电路来实现此传递函数。该方法的基本原则是：在调制器的反馈环路中，把多位反馈DAC失配噪声的注入节点转移到量化噪声的等价注入节点。该构造方法的具体实施步骤是：
i)第一步，分离传递函数
通用的传统多位Delta-Sigma调制器结构框图如图2所示，它由模拟环路滤波器21、多位量化器22和多位反馈DAC23构成，其中U(z)表示调制器的输入模拟信号，W(z)表示多位反馈DAC23的输出模拟信号，V(z)表示调制器的输出数字信号，Y(z)表示多位量化器22的输入模拟信号，EQ(z)表示多位量化器22的量化噪声，ED(z)表示多位反馈DAC23的失配噪声，并且Y(z)与U(z)、W(z)存在如下关系：
Y(z)＝L0U(z)-L1W(z)          (3)
根据图2，经过推导可得：
V ( z ) = L 0 1 + L 1 U ( z ) + 1 1 + L 1 E Q ( z ) - L 1 1 + L 1 E D ( z ) - - - ( 4 )
由(4)式可知，通常情况下这种调制器无法整形多位反馈DAC23的失配噪声ED(z)。根据(3)式，把如图2所示的模拟环路滤波器21中的两个传递函数L0、L1分离，得到如图3所示的调制器结构。
ii)第二步，转移传递函数
把如图3所示的滤波器32转移到数字电路一侧，就得到了如图1所示的数字噪声整形多位Delta-Sigma调制器(注意：在调制器设计实现过程中，为节省功耗和面积，一些类型的数字环路滤波器12可能需要等价变换)。
由此可见，该方法可以快捷地构造数字噪声整形多位Delta-Sigma调制器。通过观察可以发现，在这个构造过程中，唯一发生变化的是：滤波器32与多位反馈DAC34的位置互相对调，这必然导致失配噪声传递函数NTFD发生变化。根据上文所述可知，数字噪声整形多位Delta-Sigma调制器输入输出关系为：
V ( z ) = L 0 1 + L 1 U ( z ) + 1 1 + L 1 E Q ( z ) - 1 1 + L 1 E D ( z ) - - - ( 5 )
比较(4)(5)两式可知，数字噪声整形多位Delta-Sigma调制器的信号传递函数(
Figure GDA0000021940400000072
)、量化噪声传递函数(
Figure GDA0000021940400000073
)与传统调制器保持一致，但失配噪声传递函数从
Figure GDA0000021940400000074
变化成
Figure GDA0000021940400000075
(注意噪声是随机的，可忽略正负号)，并且等于量化噪声传递函数。由此可见，数字噪声整形多位Delta-Sigma调制器不仅继承了传统调制器对量化噪声的整形功能，而且增加了对多位反馈DAC失配噪声的整形功能，所以，该构造方法可以从传统调制器有效地构造数字噪声整形多位Delta-Sigma调制器。
综上，上述构造方法，是从传统的调制器(第一调制器)出发，来构造本发明的调制器(第二调制器)，第一调制器包含模拟环路滤波器21、多位量化器22、多位反馈DAC23，模拟环路滤波器21的一输入端接受模拟信号输入，输出端连接多位量化器22的输入端，多位量化器22的输出端输出多位数字信号，并连接多位反馈DAC23的输入端，多位反馈DAC23的输出端连接模拟环路滤波器21的另一输入端，所述构造方法包含如下步骤：
将模拟环路滤波器21分解为第一模拟滤波器31和第二模拟滤波器32，增设模拟加法器35，按如下方式调整器件连接：模拟加法器35的两个输入端分别连接第一模拟滤波器31和第二模拟滤波器32的输出端，输出端连接多位量化器33的输入端，第一模拟滤波器31接受模拟信号输入，第二模拟滤波器32的输入端连接多位反馈数模转换器34的输出端；
将第二模拟滤波器32调整为数字环路滤波器，按如下方式调整器件连接从而构造出第二调制器：数字环路滤波器的输入端连接多位量化器33的输出端，输出端连接多位反馈数模转换器34的输入端，多位反馈数模转换器34的输出端连接所述加法器的一输入端。也就是说，把第二模拟滤波器32与多位反馈数模转换器34相互对调位置，于是，第二模拟滤波器从模拟域转移到数字域，从而转变成为数字环路滤波器。
第三方面，如图1所示的调制器中滤波器11、12可能包含具有累积作用的单元，比如：积分器、谐振器、累加器等等，当调制器工作时，这些单元的输出量将会极大增长，然而调制器在电路实现时工作电压有限、寄存器存储数值也有限，如果不采取措施，这种矛盾必然导致调制器工作不稳定，进而崩溃。为了保证如图1所示的数字噪声整形多位Delta-Sigma调制器工作稳定，本发明提出一种数字噪声整形多位Delta-Sigma调制器内部信号分流的方法。该方法的基本思想是：从数字滤波器中，于输出量极大增长的单元的输入端导出分流数字信号，接着通过DAC把它转换成相应的模拟信号，最后把这个模拟信号反馈到模拟滤波器的等价节点。该方法的基本原则是：使被分流信号的传递函数在被分流前后保持一致。该方法的具体实施步骤是：
i)第一步，确定信号分流节点
为表述方便，以如图4所示的调制器为例(需要注意的是：该信号分流方法不限于该例，其它调制器的内部信号分流方法可以根据此例类推)来说明信号分流方法，该调制器由模拟滤波器41、数字环路滤波器42、多位量化器44、多位反馈DAC45和模拟加法器46构成，其中，数字环路滤波器42内部，某一具有累积作用的单元43位于节点47与节点48之间，U(z)、V(z)、EQ(z)、ED(z)分别表示调制器的输入模拟信号、调制器的输出数字信号、多位量化器44的量化噪声和多位反馈DAC45的失配噪声。通过观察可以发现，当调制器工作时，具有累积作用的单元43的输出量将会极大增长，所以确定单元43输入端的节点47为信号分流节点。
ii)第二步，导出分流信号
为了导出分流信号，需要在图4的节点47插入信号分流器，得到如图5所示的调制器结构，信号分流器54把Vn(z)分解成Vn1(z)和Vn2(z)，它们之间存在如下关系：
Vn(Z)＝Vn1(z)+Vn2(z)                   (6)
其中，Vn1(z)是被导出的分流信号，它将被反馈到模拟滤波器51的信号馈入节点。根据数字信号位数不同，分流信号Vn1(z)可以分成两大类，第一类，Vn1(z)是1位数字信号，仅包含这种分流信号的调制器归为A类数字噪声整形多位Delta-Sigma调制器，这类调制器不需要引入额外的DEM技术；第二类，Vn1(z)是多位数字信号，包含这种分流信号的调制器归为B类数字噪声整形多位Delta-Sigma调制器，这类调制器可能需要引入额外的DEM技术。
iii)第三步，信号类型转换
如图5所示的分流信号Vn1(z)属于数字信号，在反馈到模拟滤波器51的信号馈入节点前，需要把它转换成相应的模拟信号，在Vn1(z)后插入反馈DAC得到如图6所示的调制器结构。
iv)第四步，确定信号馈入节点
在图6中，假设Vn1(z)信号被导出前传输路径611的传递函数为TF2(z)，Vn1(z)信号被导出后传输路径612的传递函数为TF1(z)，根据上文信号分流方法的基本原则，使TF1(z)＝-TF2(z)成立的前提下，可以在模拟滤波器601中找到节点610，它就是分流信号的馈入节点，在图6的节点610插入加法器，得到如图7所示的调制器结构。
v)第五步，闭合分流信号反馈回路
在图7中，把反馈DAC709的输出端连接到加法器703的负输入端，得到如图8所示的调制器结构，它是经过信号分流优化的数字噪声整形多位Delta-Sigma调制器，内部包含一个分流反馈支路。
至此，该调制器内部信号分流过程结束，如果调制器数字环路滤波器内有多个输出量极大增长的单元，就需要多个分流反馈支路。通过分流反馈支路的设置，使得调制器的工作更加稳定。
如上文所述，针对多位Delta-Sigma调制器的反馈DAC非线性问题，本发明的A类数字噪声整形多位Delta-Sigma调制器不需要引入DEM技术，它与级联双量化器结构的调制器相比，可以对量化噪声和多位反馈DAC的失配噪声进行同阶整形，并且不存在量化噪声和失配噪声被级间耦合系数放大的问题。本发明的B类数字噪声整形多位Delta-Sigma调制器可能需要引入DEM技术，但它与现有的DEM技术相比，可以减少反馈到调制器输入端的DAC位数，一方面，简化了该反馈DAC的电路结构；另一方面，提高了该反馈DAC单位元件间的匹配精度，为采用1阶失配噪声整形的DEM技术(比如：DWA技术等等)创造了条件，这可以进一步降低电路复杂度，既减轻数字电路产生的噪声，又节省功耗和面积。
本发明的调制器的主要特点是：
与传统的多位调制器不同，该调制器中多位量化器与多位反馈DAC之间插入了一个数字环路滤波器，多位反馈DAC输出信号的反馈节点从调制器的输入端转移到多位量化器的输入端，形成由多位量化器、数字环路滤波器和多位反馈DAC构成的反馈环路，使量化噪声EQ(z)和失配噪声ED(z)的注入节点处于等价位置，在数字环路滤波器的作用下，这些噪声同时受到整形(据此称这种调制器为“数字噪声整形多位Delta-Sigma调制器”)，解决了多位Delta-Sigma调制器中的多位反馈DAC的非线性问题，作为Delta-Sigma模数转换器中的一个核心部件，可应用于高速、高精度的模数转换。
此外，为设计实现上述数字噪声整形多位Delta-Sigma调制器，本发明也提出了其设计方法，即从传统Delta-Sigma调制器构造数字噪声整形多位Delta-Sigma调制器的构造方法，以及为使该调制器工作更稳定而采取的信号分流方法。
下面结合一个应用实例对本发明作进一步说明。为了说明的条理性，本实施例首先从传统调制器构造四阶低通数字噪声整形多位Delta-Sigma调制器；其次，对该调制器进行内部信号分流；最后，说明该调制器的工作原理，并给出该调制器的性能仿真结果。
传统的四阶低通多位Delta-Sigma调制器如图9所示，根据上文所述的构造数字噪声整形多位Delta-Sigma调制器的方法，通过结构变换可以从该调制器得到本实施例的多位Delta-Sigma调制器。第一步，把模拟环路滤波器912包含的两个传递函数L0、L1分离，得到如图10所示的调制器结构；第二步，把如图10所示的滤波器1018转移到数字电路一侧，得到如图11所示的调制器结构，这就是本实施例需要说明的四阶低通数字噪声整形多位Delta-Sigma调制器原始结构。
由如图11所示的调制器可知，模拟滤波器1109和数字环路滤波器1118都由积分器构成，并且积分器之间还以串联方式连接在一起，由于积分器具有累积作用，当调制器开始工作时，这些模拟积分器输出电压的幅度将会极大增加，数字积分器输出数值的绝对值也将会极大膨胀，尤其是后级积分器的输出量将会爆炸式增长，根据上文所述的调制器内部信号分流方法，通过信号分流可以避免这种情况发生。第一步，通过观察确定数字积分器1110、1111、1112和1113之前的节点1122、1124、1126和1128为信号分流节点；第二步，分别在节点1122、1124、1126和1128处插入信号分流器，得到图12所示的调制器结构，其中信号分流器1218、1219、1220和1221把各自的输入信号V(z)、V′(z)、V″(z)和V′″(z)进行分解，得到被导出的分流信号分别是V1(z)、V′1(z)、V″1(z)和V′″1(z)，这些信号满足以下关系：
V(z)＝V1(z)+V2(z)
V′(z)＝V′1(z)+V′2(z)                 (7)
V″(z)＝V″1(z)+V″2(z)
V′″(z)＝V′″1(z)+V′″2(z)
第三步，如图12所示的被导出信号V1(z)、V′1(z)、V″1(z)和V′″1(z)都是数字信号，在反馈到模拟滤波器1209的信号馈入节点前，需要把它们转换成相应的模拟信号，在V1(z)、V′1(z)、V″1(z)和V′″1(z)后插入反馈DAC得到如图13所示的调制器结构；第四步，在图13中，通过观察可知，分流信号V1(z)、V′1(z)、V″1(z)和V′″1(z)流过路径1334、1335、1336和1337到达加法器1329前的传递函数与被分流前的“负的传递函数”保持一致，因此，如图13所示的节点1330、1331、1332和1333正是对应的分流信号馈入节点，在这些节点插入加法器得到如图14所示的调制器结构；第五步，在图14中，把反馈DAC1425、1426、1427和1428的输出端分别连接到加法器1429、1430、1431和1432的负输入端，得到如图15所示的调制器结构，它是经过信号分流优化的四阶低通数字噪声整形多位Delta-Sigma调制器，至此，整个调制器的内部信号分流过程结束。
如图15所示，四阶低通数字噪声整形多位Delta-Sigma调制器由模拟滤波器1509、数字环路滤波器1522、多位量化器1523、多位反馈DAC 1524、分流信号反馈DAC(1525、1526、1527、1528)、和模拟加法器1533构成。其中，模拟滤波器1509采用分布式前馈结构，由四个级联的模拟积分器(1501、1502、1503、1504)、四个具有一定增益系数(“1”、1505、1506、1507)的前馈支路、前馈模拟加法器1508和四个分流信号馈入加法器(1529、1530、1531、1532)构成；数字环路滤波器1522也采用分布式前馈结构，由四个级联的数字积分器(1510、1511、1512、1513)、三个具有一定增益系数(1514、1515、1516)的前馈支路、前馈数字加法器1517和四个信号分流器(1518、1519、1520、1521)构成，U(z)表示调制器的输入模拟信号，V(z)表示调制器的输出数字信号，EQ(z)表示多位量化器1523的量化噪声，ED(z)表示多位反馈DAC1524的失配噪声。模拟滤波器1509用于把输入模拟信号U(z)预调制成
Figure GDA0000021940400000121
信号，数字环路滤波器1522用于整形量化噪声EQ(z)、失配噪声ED(z)和预调制信号
Figure GDA0000021940400000122
多位量化器1523用于把模拟加法器1533输出的模拟信号转换成相应的多位数字信号，多位反馈DAC1524用于把数字环路滤波器1522输出的多位数字信号转换成相应的模拟信号，模拟加法器1533用于模拟滤波器1509与多位反馈DAC1524输出信号的求和，信号分流器1518、1519、1520、1521、分流信号反馈DAC1525、1526、1527、1528和分流信号馈入加法器1529、1530、1531、1532用于信号分流与反馈。该调制器正常工作时，首先，输入模拟信号U(z)被模拟滤波器1509预调制成
Figure GDA0000021940400000123
信号，接着，
Figure GDA0000021940400000124
信号、量化噪声EQ(z)和失配噪声ED(z)一起注入包含有数字环路滤波器1522的反馈环路，最后，这些信号都被数字环路滤波器1522整形后从调制器输出。根据图15，经过推导可得：
V(z)＝U(z)+(1-Z-1)4EQ(z)-(1-Z-1)4ED(z)         (8)
由(8)式可知，该调制器具有4阶噪声整形低通性能，输入信号U(z)可以直接通过该调制器，而量化噪声EQ(z)和失配噪声ED(z)则同时受到4阶整形。为了更加直观地理解该调制器的噪声整形功能，可以通过建模、仿真来考察该调制器的SNDR(Signal to Noise+Distortion Ratio)性能。根据图15，利用MatLabSimuLink建立相应的调制器模型，该模型的关键参数如下：
a)多位量化器1523采用5位理想模型；
b)多位反馈DAC1524采用5位非理想模型，该DAC单位元件间的失配为1％；
c)分流信号反馈DAC1525、1526、1527、1528均采用一位模型；
d)输入信号频率为129394.53125HZ；
e)信号带宽为1MHZ；
f)过采样率为20。
经过仿真可以得到如图16所示的调制器输出信号SNDR最大时的频谱图及如图17所示的调制器输出信号SNDR与输入信号幅度的关系曲线。为了下文表述方便，预先定义三个简称，把采用理想多位反馈DAC的理想调制器简称为“理想调制器”；把采用非理想多位反馈DAC的传统调制器简称为“非理想调制器”；把采用非理想多位反馈DAC的数字噪声整形多位Delta-Sigma调制器简称为“非理想数字噪声整形调制器”。在图16中，虚线、实细线和实粗线分别表示“理想调制器”、“非理想调制器”和“非理想数字噪声整形调制器”的输出信号频谱，对比这三者可知，在“非理想调制器”频谱中，噪声本底升高，带内有明显的3次和5次谐波，导致最大SNDR急剧下降到72.8dB，并且低频部分噪声呈现水平形状，这些表明传统调制器对多位反馈DAC的失配噪声ED(z)没有整形功能。但是，在“非理想数字噪声整形调制器”的频谱中，噪声本底几乎和“理想调制器”的重叠，最大SNDR保持在117.8dB(“理想调制器”的最大SNDR为116.3dB)，并且噪声以80dB/十倍频的斜率上升，这些表明本发明的数字噪声整形多位Delta-Sigma调制器可以对量化噪声EQ(z)和多位反馈DAC失配噪声ED(z)同时进行良好的整形(此例为四阶噪声整形)。在图17中，虚线、实细线和实粗线分别表示“理想调制器”、“非理想调制器”和“非理想数字噪声整形调制器”的输出信号SNDR与输入信号幅度的关系曲线，对比这三者可知，几乎在整个输入信号幅度的变化范围，“非理想数字噪声整形调制器”输出信号的SNDR大约比“非理想调制器”输出信号的SNDR高40dB，并且“非理想数字噪声整形调制器”输出信号的SNDR几乎等于“理想调制器”输出信号的SNDR，这些表明本发明的数字噪声整形多位Delta-Sigma调制器具有强健的稳定性。总之，在本实施例中，通过理论分析和系统仿真，证明了数字噪声整形多位Delta-Sigma调制器不仅具有强健的稳定性，而且具有良好的噪声整形能力，这种调制器可以有效地解决多位Delta-Sigma调制器的反馈DAC非线性问题。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (8)

1.一种调制器，用于模数转换，其特征在于，包括模拟滤波器、模拟加法器、多位量化器、数字环路滤波器、多位反馈数模转换器，所述模拟滤波器用于对输入模拟信号进行预调制，并输出到所述模拟加法器的一个输入端，所述模拟加法器用于模拟信号求和，并输出到所述多位量化器，所述多位量化器用于将模拟信号和转换为多位数字信号输出；所述数字环路滤波器用于对多位量化器输出的多位数字信号滤波，并输出到所述多位反馈数模转换器，所述多位反馈数模转换器用于将滤波后的多位数字信号转换为反馈模拟信号，并输出到所述模拟加法器的另一输入端。
2.如权利要求1所述的调制器，其特征在于，所述调制器还包括至少一条分流反馈支路，每一所述分流反馈支路输入端连接于所述数字环路滤波器中的一个信号分流节点，输出端连接于所述模拟滤波器中的一个对应的分流信号馈入节点，每一所述分流反馈支路从输入端到输出端依次设置有信号分流器、分流反馈数模转换器、加法器。
3.如权利要求2所述的调制器，其特征在于，每一所述分流反馈支路的输入分流信号为1位数字信号或多位数字信号。
4.如权利要求1-3任一所述的调制器，其特征在于，所述调制器为多位Delta-Sigma调制器。
5.一种模数转换器，其特征在于，包含如权利要求1-4任一所述的调制器。
6.一种调制器的构造方法，用于从第一调制器构造第二调制器，其特征在于，所述第一调制器包含模拟环路滤波器、多位量化器、多位反馈数模转换器，所述模拟环路滤波器的一输入端接受模拟信号输入，输出端连接所述多位量化器的输入端，所述多位量化器的输出端输出多位数字信号，并连接所述多位反馈数模转换器的输入端，所述多位反馈数模转换器的输出端连接所述模拟环路滤波器的另一输入端，所述构造方法包含如下步骤：
将所述模拟环路滤波器分解为第一模拟滤波器和第二模拟滤波器，增设模拟加法器，按如下方式调整器件连接：所述模拟加法器的两个输入端分别连接所述第一模拟滤波器和第二模拟滤波器的输出端，输出端连接所述多位量化器的输入端，所述第一模拟滤波器接受模拟信号输入，所述第二模拟滤波器的输入端连接所述多位反馈数模转换器的输出端；
将第二模拟滤波器调整为数字环路滤波器，按如下方式调整器件连接从而构造出第二调制器：所述数字环路滤波器的输入端连接所述多位量化器的输出端，输出端连接所述多位反馈数模转换器的输入端，所述多位反馈数模转换器的输出端连接所述加法器的一输入端。
7.一种调制器的信号分流方法，其特征在于，所述调制器用于模数转换，包括模拟滤波器、模拟加法器、多位量化器、数字环路滤波器、多位反馈数模转换器，所述模拟滤波器用于对输入模拟信号进行预调制，并输出到所述模拟加法器的一个输入端，所述模拟加法器用于模拟信号求和，并输出到所述多位量化器，所述多位量化器用于将模拟信号和转换为多位数字信号输出；所述数字环路滤波器用于对多位量化器输出的多位数字信号滤波，并输出到所述多位反馈数模转换器，所述多位反馈数模转换器用于将滤波后的多位数字信号转换为反馈模拟信号，并输出到所述模拟加法器的另一输入端；所述信号分流方法包括如下步骤：
确定所述数字环路滤波器中的至少一个信号分流节点；
设置至少一条分流反馈支路，每一所述分流反馈支路的输入端连接于一个所述信号分流节点，并从输入端依次设置信号分流器、分流反馈数模转换器、加法器；
将每一所述分流反馈支路的加法器插入到所述模拟滤波器的一个对应的分流信号馈入节点。
8.如权利要求7所述的信号分流方法，其特征在于，每一所述分流反馈支路的输入分流信号为1位数字信号或多位数字信号。
CN 201010188645 2010-06-01 2010-06-01 一种调制器及其设计方法 Expired - Fee Related CN102270990B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN 201010188645 CN102270990B (zh) 2010-06-01 2010-06-01 一种调制器及其设计方法
PCT/CN2011/073749 WO2011150732A1 (zh) 2010-06-01 2011-05-06 一种调制器及其设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010188645 CN102270990B (zh) 2010-06-01 2010-06-01 一种调制器及其设计方法

Publications (2)

Publication Number Publication Date
CN102270990A true CN102270990A (zh) 2011-12-07
CN102270990B CN102270990B (zh) 2013-09-25

Family

ID=45053167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010188645 Expired - Fee Related CN102270990B (zh) 2010-06-01 2010-06-01 一种调制器及其设计方法

Country Status (2)

Country Link
CN (1) CN102270990B (zh)
WO (1) WO2011150732A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102725963A (zh) * 2011-01-30 2012-10-10 北京大学深圳研究生院 一种多位δ-σ调制器
CN103248366A (zh) * 2013-05-04 2013-08-14 徐州柏瑞高新技术科技有限公司 一种渗漏式差分累积模拟数字调制转换器
CN104981977A (zh) * 2013-01-03 2015-10-14 艾弗纳拉公司 用于数字模拟转换器的失配噪声整形
CN105391450A (zh) * 2014-09-02 2016-03-09 恩智浦有限公司 高效模拟-数字转换器
CN106357273A (zh) * 2015-07-14 2017-01-25 恩智浦有限公司 ∑‑δ调制器
CN106416081A (zh) * 2014-06-20 2017-02-15 Hrl实验室有限责任公司 交织调制器
CN107947797A (zh) * 2017-11-13 2018-04-20 清华大学深圳研究生院 一种过采样模数转换器
CN104954025B (zh) * 2014-03-28 2018-09-04 立积电子股份有限公司 降低三角积分调变的交互调变噪声的装置
CN109952707A (zh) * 2016-06-23 2019-06-28 索邦大学 Σδ调制器
CN111697972A (zh) * 2019-03-14 2020-09-22 联发科技股份有限公司 Δ-∑调制器及其调制方法
CN113726338A (zh) * 2021-07-26 2021-11-30 西安电子科技大学 模数转换器及模数转换方法
CN115632918A (zh) * 2022-12-21 2023-01-20 湖南毂梁微电子有限公司 信号调制电路及信号调制方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106788443B (zh) * 2016-11-25 2020-05-08 福州大学 一种改进型的MASH结构Sigma-Delta调制器
US10361711B1 (en) * 2018-12-13 2019-07-23 Analog Devices Global Unlimited Company Stub filters to improve blocker tolerance in continuous-time residue generation analog-to-digital converters

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101120507A (zh) * 2005-02-15 2008-02-06 皇家飞利浦电子股份有限公司 一种ad转换器装置
WO2009090518A1 (en) * 2008-01-14 2009-07-23 Nxp B.V. A multi-bit sigma-delta modulator with reduced number of bits in feedback path
CN101562454A (zh) * 2009-05-12 2009-10-21 凌阳多媒体股份有限公司 动态元件匹配的数字/模拟转换系统及积分三角调制装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101120507A (zh) * 2005-02-15 2008-02-06 皇家飞利浦电子股份有限公司 一种ad转换器装置
WO2009090518A1 (en) * 2008-01-14 2009-07-23 Nxp B.V. A multi-bit sigma-delta modulator with reduced number of bits in feedback path
CN101562454A (zh) * 2009-05-12 2009-10-21 凌阳多媒体股份有限公司 动态元件匹配的数字/模拟转换系统及积分三角调制装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102725963B (zh) * 2011-01-30 2015-01-21 北京大学深圳研究生院 一种多位δ-σ调制器
CN102725963A (zh) * 2011-01-30 2012-10-10 北京大学深圳研究生院 一种多位δ-σ调制器
CN104981977A (zh) * 2013-01-03 2015-10-14 艾弗纳拉公司 用于数字模拟转换器的失配噪声整形
CN104981977B (zh) * 2013-01-03 2018-06-08 艾弗纳拉公司 用于数字模拟转换器的失配噪声整形
CN103248366A (zh) * 2013-05-04 2013-08-14 徐州柏瑞高新技术科技有限公司 一种渗漏式差分累积模拟数字调制转换器
CN103248366B (zh) * 2013-05-04 2016-01-13 徐州柏瑞高新技术科技有限公司 一种渗漏式差分累积模拟数字调制转换器
CN104954025B (zh) * 2014-03-28 2018-09-04 立积电子股份有限公司 降低三角积分调变的交互调变噪声的装置
CN106416081A (zh) * 2014-06-20 2017-02-15 Hrl实验室有限责任公司 交织调制器
CN105391450A (zh) * 2014-09-02 2016-03-09 恩智浦有限公司 高效模拟-数字转换器
CN106357273A (zh) * 2015-07-14 2017-01-25 恩智浦有限公司 ∑‑δ调制器
CN109952707B (zh) * 2016-06-23 2023-06-23 索邦大学 Σδ调制器
CN109952707A (zh) * 2016-06-23 2019-06-28 索邦大学 Σδ调制器
CN107947797A (zh) * 2017-11-13 2018-04-20 清华大学深圳研究生院 一种过采样模数转换器
CN107947797B (zh) * 2017-11-13 2020-10-30 清华大学深圳研究生院 一种过采样模数转换器
CN111697972A (zh) * 2019-03-14 2020-09-22 联发科技股份有限公司 Δ-∑调制器及其调制方法
CN111697972B (zh) * 2019-03-14 2023-09-15 联发科技股份有限公司 Δ-∑调制器及其调制方法
CN113726338A (zh) * 2021-07-26 2021-11-30 西安电子科技大学 模数转换器及模数转换方法
CN113726338B (zh) * 2021-07-26 2024-03-19 西安电子科技大学 模数转换器及模数转换方法
CN115632918A (zh) * 2022-12-21 2023-01-20 湖南毂梁微电子有限公司 信号调制电路及信号调制方法

Also Published As

Publication number Publication date
CN102270990B (zh) 2013-09-25
WO2011150732A1 (zh) 2011-12-08

Similar Documents

Publication Publication Date Title
CN102270990B (zh) 一种调制器及其设计方法
CN102714503B (zh) 转换器系统、过采样连续时钟转换器及其转换方法
CN105009460B (zh) Δ‑σ调制器和通信设备
CN102420614B (zh) Sigma-Delta调制器及包含其的Sigma-Delta模数转换器
US8643524B1 (en) Feed-forward analog-to-digital converter (ADC) with a reduced number of amplifiers and feed-forward signal paths
CN105009459A (zh) Σ-δ模数转换器
JP2014504087A (ja) フォワード及びフィードバックパス信号二乗化を備えたシグマ−デルタ二乗差対数ｒｍｓ／ｄｃコンバータ
CN103762990B (zh) 一种噪声抑制能力增强的σδ调制器结构
US6842128B2 (en) Higher order sigma-delta analog-to-digital converter based on finite impulse response filter
US8427350B2 (en) Sigma-delta modulator
CN102725963B (zh) 一种多位δ-σ调制器
CN105187068B (zh) 一种调制电路和调制方法
CN101599767B (zh) 一种四阶单环局部负反馈Sigma-Delta调制器
CN109245769A (zh) 一种基于量化mimo-ofdm系统的低精度adc
Cardelli et al. Tunable bandpass sigma delta modulator using one input parameter
CN108832931B (zh) 采用外加扰动信号的Delta-Sigma调制器
CN106788443A (zh) 一种改进型的MASH结构Sigma‑Delta调制器
CN1588806B (zh) 量化噪声整形调制器及量化噪声整形方法
CN101764615B (zh) 一种稳定的σ-δ调变器
CN113810055A (zh) 一种调制器
Cornelissens et al. Design Considerations for Cascade $\Delta\Sigma $ ADC's
Hanay et al. Symbolic Top-down Design Methodology of a Quadrature Bandpass Delta Sigma Modulator
Hassan et al. Performance Improvement of 18-bit ΣΔ A/D Convertor
Wisland et al. A new scalable non-feedback/spl Delta//spl Sigma/digital-to-analog converter
CN111030700B (zh) 一种输出序列长度与输入无关的低杂散mashδς调制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130925