CN1588806B - 量化噪声整形调制器及量化噪声整形方法 - Google Patents

Abstract

本发明公开了一种量化噪声整形调制器及量化噪声整形方法，用于对信号的量化误差噪声在频域上进行整形，将其频谱搬移至输入信号有用频谱之外。调制器采用了前馈和反馈的结构，通过调制器的前馈回路中系数的设计，可设计成不同调制器的噪声整形滤波器。通过对噪声整形滤波器参数的控制，能调整整形的频域特性和输出信号的输出比特位数。

Description

量化噪声整形调制器及量化噪声整形方法

技术领域

本发明涉及一种适用于将模拟信号转换成数字信号、信号量化和用低比特位数的数字信号表示高比特位数的数字信号等应用领域的信号处理技术，特别地，涉及一种量化噪声整形调制器及量化噪声整形方法。

背景技术

量化噪声整形的主要目的是重新整形量化噪声谱，从而使大部分噪声落在相关频谱之外。sigma-delta(∑-Δ)调制器就是属于该技术领域，它的提出至今已有40年左右的时间，它在A/D变换、语音处理或其他的数字处理应用领域得到了广泛应用。sigma-delta(∑-Δ)调制器是目前应用最广得一种噪声整形技术。量化噪声整形技术主要有以下四个方面的应用：

1.用作过采样∑-ΔA/D变换器，目前已有24bit∑-ΔA/D变换器的芯片；

2.用于D/A转换器的过采样重新量化器；

3.用于重新量化非采样抖动噪声整形，其成功的应用是CD中音频信号的波特比压缩；

4.用在数字滤波器中的非过采样舍入噪声整形。

传统∑-Δ调制器的缺点是输出信号动态范围宽、工作频带窄。如使用低比特数位数的量化器，在高阶应用时，会引起系统得不稳定性。另外，sigma-delta(∑-Δ)调制器主要用于窄带信号的应用领域。

发明内容

本发明的目的在于针对现有技术的不足，提供一种量化噪声整形器及量化噪声整形方法。

本发明的目的通过以下技术方案来实现：一种量化噪声整形调制器，它主要由第一加法器A1～第n+1加法器A(n+1)、第一累加器C1～第n累加器Cn、量化器和单位延时器组成；其中，第一加法器加法器A1、第一累加器C1、第二加法器A2、第二累加器C2……第n加法器An、第n累加器Cn依次串连，第n+1加法器A(n+1)分别与第一累加器C1～第n累加器Cn相连；量化器与加法器相连；单位延时器一端与量化器相连，另一端分别与第一加法器A1～第n加法器An相连。

一种量化噪声整形的方法，该方法为：输入信号x[n]，进入第一加法器A1，与经由单位延时器的反馈信号相加；相加后的信号进入第一累加器C1，进行累加操作；经第一累加器C1处理后的信号分成两路，一路与系数a₁相乘后，与第n+1加法器A(n+1)的一个输入端相连，另一路进入第二加法器A2；同样的操作一直到第n累加器Cn为止；第n+1加法器A(n+1)对累加器Ci(i＝1，2，3，...，n)的输出信号与系数a_i(i＝1，2，3，...，n)相乘后的信号C_ia_i进行相加操作；相加的结果由量化器进行量化操作，其结果作为系统的输出y[n]，并经由单位延时器反馈至加法器Ai(i＝1，2，3，...，n)的一个输入端。

本发明具有如下技术效果：能调整量化噪声整形的频域特性和输出信号的比特位数，可使调制器具有较好的噪声整形的频域特性、较低的输出信号的比特位数，反馈支路中加入了单位延时器，使系统可用单相时钟驱动，结构简单、工作速度高。

附图说明

图1是调制器的原理示意图；

图2是本发明量化噪声整形调制器的电路图；

图3是本发明累加器的原理图；

图4是本发明调制器输出信号频谱比较。

具体实施方式

下面结合附图1-3对本发明作进一步说明。

附图1是调制器的原理示意图，根据该图所设计的调制器，其主要缺点是输出信号直接反馈至输入端，由于反馈是实时的，在具体实现时，在每个工作周期中，需要两个工作节拍来完成所需操作，第一个节拍完成量化操作，第二个节拍完成反馈操作，使得系统的工作频率较低。

附图2是本发明的量化噪声整形调制器的一个实施例，采用了前馈和反馈的结构，其整形特性与附图1所示的调制器是一致的。如图所示，第一加法器A1、第一累加器C1、第二加法器A2、第二累加器C2……第n加法器An、第n累加器Cn依次串连；第n+1加法器A(n+1)分别与第一累加器C1～第n累加器Cn相连；量化器与第n+1加法器A(n+1)相连；单位延时器一端与量化器相连，另一端分别与第一加法器A1～第n加法器An相连。

输入信号x[n]，通过第一加法器A1与经由单位延时器的反馈信号相加；其相加后的信号进入第一累加器C1，进行累加操作；经第一累加器C1处理后的信号分成两路，一路与系数a₁相乘后，与第n+1加法器A(n+1)的一个输入端相连，另一路通过第二加法器A2继续与经由单位延时器的反馈信号相加，其相加后的信号同样进入第二累加器C2，进行累加操作；经第二累加器C2处理后的信号同样分成两路，一路与系数a₂相乘后，与第n+1加法器A(n+1)的一个输入端相连，另一路通过第三加法器A3继续与经由单位延时器的反馈信号相加，其相加后的信号同样进入第三累加器C3，进行累加操作；同样的操作一直到第n累加器Cn为止。第n+1加法器A(n+1)对累加器Ci(i＝1，2，3，...，n)的输出信号与系数a_i(i＝1，2，3，...，n)相乘后的信号C_ia_i进行相加操作；相加的结果由量化器进行量化操作，其结果作为系统的输出y[n]，并经由单位延时器反馈至加法器Ai(i＝1，2，3，...，n)的一个输入端。取量化器的量化步长为ε，量化误差为

由于在反馈支路中加入了单位延时器，使系统可用单相时钟驱动，结构简单、工作速度高。

附图2所示的调制器的前馈回路中的系数a_i(i＝1，2，3，...，n)的设计必须使调制器满足以下输入输出方程

$Y\left(z\right)=X\left(z\right)-E\left(z\right)\·\frac{{\mathrm{nbz}}^{-1}{(1-z^{-1})}^n}{1-{(1-{\mathrm{bz}}^{-1})}^n}$

则调制器的噪声整形滤波器为

$H_h\left(z\right)=\frac{{\mathrm{nbz}}^{-1}{(1-z^{-1})}^n}{1-{(1-{\mathrm{bz}}^{-1})}^n}$

其中E(z)为量化器的量化误差信号，Y(z)为调制器的输出信号，X(z)为调制器的输入信号，b为参数。

下表1为本发明的调制器与传统∑-Δ调制器的输出范围比较。

表1

由表1可见，噪声整形滤波器决定了量化噪声整形的特性。本发明能够调整量化噪声整形的频域特性和输出信号的比特位数，可使调制器具有较好的噪声整形的频域特性、较低的输出信号的比特位数。

附图4为本发明的调制器与传统∑-Δ调制器输出信号频谱比较，其中，图4a为本发明的调制器的输出频谱图，图4b为传统∑-Δ调制器的输出频谱图。随着系统阶数的增大，本发明的调制器(取参数b＝1)输出信号频谱中噪声频谱形状在高频区趋于平坦，近似于白噪声，且其噪声分贝要比传统的低，尤其是到了四阶、五阶时，而传统调制器的输出频谱中高频噪声明显过高。因此，对于本发明的调制器，能够通过对噪声整形滤波器参数H_h(z)参数b和n的控制，调整量化噪声整形的频域特性和输出信号的比特位数。一般而言，n越大，能获得越好的量化噪声整形效果，特别在信号的有用频带内，但n增加，会使输出信号的比特位数增长；参数a可用于控制输出信号的输出比特位数的大小、整形的频域特性。噪声整形滤波器H_h(z)参数a和n的选择必须使噪声整形滤波器的极点在单位圆内部，一般情况下，n≤5，|b|≤1。

如应用于A/D变换，在具体实现上，加法器Ai和累加器Ci可用开关电容电路技术统一实现，可使系统结构更简单。系统中的累加器按附图3所示原理实现。

如要对周期频率为的信号进行量化噪声整形处理，只要对附图2所示的调制器中的所有单位延时器z^-1用z^-m代替即可。即所述系数a_i(i＝1，2，3，...，N)使调制器满足以下输入输出方程：

$Y\left(z\right)=X\left(z\right)-E\left(z\right)\·\frac{{\mathrm{Nbz}}^{-m}{(1-z^{-m})}^n}{1-{(1-{\mathrm{bz}}^{-m})}^n},$

其中E(z)为量化器的量化误差信号，Y(z)为调制器的输出信号，X(z)为调制器的输入信号，b为一参数。

上述实施例用来解释说明本发明，而不是对本发明进行限制，在本发明的精神和权利要求的保护范围内，对本发明作出的任何修改和改变，都落入本发明的保护范围。

Claims (2)

1.一种量化噪声整形调制器，其特征在于，它主要由n+1个加法器(A1～A(n+1))、n个累加器(C1～Cn)、量化器和单位延时器组成；其中，第一加法器(A1)、第一累加器(C1)、第二加法器(A2)、第二累加器(C2)……第n加法器(An)、第n累加器(Cn)依次串连，第n+1加法器(A(n+1))分别与第一累加器(C1)～第n累加器(Cn)相连；量化器与第n+1加法器(A(n+1))相连；单位延时器一端与量化器相连，另一端分别与第一加法器(A1)～第n加法器(An)相连。

2.一种应用权利要求1所述调制器量化噪声整形的方法，其特征在于，该方法为：输入信号x[n]，进入第一加法器(A1)，与经由单位延时器的反馈信号相加；相加后的信号进入第一累加器(C1)，进行累加操作；经第一累加器(C1)处理后的信号分成两路，一路与系数a₁相乘后，与第n+1加法器(A(n+1))的一个输入端相连，另一路进入第二加法器(A2)；同样的操作一直到第n累加器(Cn)为止；第n+1加法器(A(n+1))对第一累加器(C1)～第n累加器(Cn)的输出信号与系数a_i(i＝1，2，3，…，n)相乘后的信号C_ia_i进行相加操作；相加的结果由量化器进行量化操作，其结果作为系统的输出y[n]，并经由单位延时器反馈至第一加法器(A1)～第n加法器(An)的输入端；

其中，系数a_i(i＝1，2，3，…，n)使调制器满足以下输入输出方程：

$Y\left(z\right)=X\left(z\right)-E\left(z\right)\·\frac{{\mathrm{nbz}}^{-1}{(1-z^{-1})}^n}{1-{(1-{\mathrm{bz}}^{-1})}^n},$

E(z)为量化器的量化误差信号，Y(z)为调制器的输出信号，X(z)为调制器的输入信号，b为参数，且n≤5，|b|≤1。

Images