CN108616468A - 具有减小环路延时功能的判决反馈均衡器 - Google Patents

具有减小环路延时功能的判决反馈均衡器 Download PDF

Info

Publication number
CN108616468A
CN108616468A CN201611142397.3A CN201611142397A CN108616468A CN 108616468 A CN108616468 A CN 108616468A CN 201611142397 A CN201611142397 A CN 201611142397A CN 108616468 A CN108616468 A CN 108616468A
Authority
CN
China
Prior art keywords
adder
feedback
loop
decision feedback
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611142397.3A
Other languages
English (en)
Inventor
吕俊盛
邵刚
王晋
唐龙飞
田泽
刘颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Aeronautics Computing Technique Research Institute of AVIC
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201611142397.3A priority Critical patent/CN108616468A/zh
Publication of CN108616468A publication Critical patent/CN108616468A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03891—Spatial equalizers
    • H04L25/03949—Spatial equalizers equalizer selection or adaptation based on feedback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明提供一种用于减小判决反馈均衡器环路延时的加法器配置方法，该方法基于判决反馈均衡器器的基本结构，主要包括：两级串联加法器，采样器和延时锁存器，反馈信号系数控制电路。其特征在于针对传统的判决反馈均衡器电路中的加法器结构，将其用以加和全部反馈信号的单一加法器，分裂为两级串联加法器；同时，将对环路时间约束最严格的反馈环路信号配置到后级加法器中，将其他反馈信号配置到前级加法器中。该配置方法在传统判决反馈均衡器结构基础上，仅需做简单的修改，即可有效减小判决反馈均衡器环路的延时，保证其在超高速应用下功能的正确性。

Description

具有减小环路延时功能的判决反馈均衡器
技术领域
本发明属于电子电路设计技术，涉及一种用于减小环路延时判决反馈均衡器。
背景技术
判决反馈均衡器(Decision Feedback Equalizer，DFE)广泛应用于各种高速传输接口的接收器电路中。传统的判决反馈均衡器，串行数据进入到加法器中，通过加减不同权重系数Wn的延时信号完成对输入信号幅度的调整。经过加法器处理后的信号Zk进入采样器，经过采样后由模拟信号转化为数字信号dk，通过多级锁存器对串行信号进行延时处理。不同延时的信号乘以不同的权重系数再反馈到加法器，从而完成整个负反馈过程。判决反馈均衡器在接收器中的工作速率最高，需要将受信道衰减严重影响的数据正确均衡，保证输入采样器的信号眼图张开，它是决定数据采样正确性的电路之一，因此是接收器系统中的重要模块。
判决反馈均衡器加法器输出的信号Zk经过采样后，经过第一级延时电路和系数w1加权后需要在一个bit时间内反馈到加法器。随着传输数据率的不断提高，第一bit的反馈时间约束变得越来越紧。例如在10Gbps的传输数据率下，需要在100ps的时间内完成对数据的加和、采样、锁存和系数加权，时序约束非常紧。同理，如果传输速率进一步提升，则对第二bit甚至第三bit的反馈时间约束也变得更严格。因此，随着数据率的不断提高，反馈环路的时序约束成为限制判决反馈均衡器工作速率提高的瓶颈。
对于复杂长距离信道的判决反馈均衡，需要采用多权重系数来对信道进行补偿，如图1中的Wn。然而权重系数越多，在加法器上的反馈负载越重，使得加法器的延时增大，从而使得反馈延时环路时序约束更紧，导致均衡失效。目前常用的减小判决反馈均衡器环路延时的方法多采用电路级的方法，即通过电路的优化追求加法器、采样器、锁存器和系数加权电路工作延时的缩小，从而降低整体环路延时。这种方法需要针对不同的工艺平台进行电路优化，需要花费大量时间精力对电路进行设计；另一方面，电路速率的提升必将带来功耗的增加。另一种采用非滚动环路(loop unrolling)结构的判决反馈均衡，能够将环路时序约束最严格的第一bit环路进行简化，从而降低时序要求。但是，该方法针对除第一bit环路进行优化时，会使电路更加复杂，带来功耗、电路控制上的负面影响，因此该电路结构目前仅适用于对第一bit环路时序进行优化。
发明内容
本发明要解决的技术问题是，提出一种具有减小环路延时功能的判决反馈均衡器，结构简单，易于实现。
本发明具体技术解决方案如下：
一种具有减小环路延时功能的判决反馈均衡器，包括第一级加法器A、采样器、锁存器和n个系数加权电路，特征在于，还包括第二级加法器B，第一级加法器A、第二级加法器B和采样器依次串联连接，将第一bit延时输出信号反馈到第二级加法器B中，将其他bit延时输出信号配置到第一级加法器A中。
一种具有减小环路延时功能的判决反馈均衡器，包括第一级加法器、采样器、锁存器和n个系数加权电路，特征在于，还包括N个加法器，第一级加法器A、该若干个加法器和采样器依次串联连接，将第一bit延时输出信号配置到最后级加法器中，将第二bit延时输出配置到倒数第二级加法器中，以此类推，将其他bit延时输出信号配置到第一级加法器中，N大于等于2。
有益效果：本发明在传统判决反馈均衡器结构基础上，仅需做简单的修改，即可有效减小判决反馈均衡器环路的延时，保证其在超高速应用下功能的正确性。
所述的串联加法器，用以将环路时间约束最严格的反馈信号通过配置进行分离。反馈信号直接输入加法器，成为加法器的负载。反馈信号越多，其负载越重，阻容效应越明显，从而使得加法器的运算延时增加，最终导致整体反馈环路的延时增加。通过将加法器分裂为两级，并通过所述的方法将对环路时间约束最严格的反馈环路信号配置到后级加法器中，将其他反馈信号配置到前级加法器中，使得后一级加法器的仅输入一个反馈环路，使得环路负载降低，延时减小；而其他环路由于反馈时序约束要求较低，仍可采用多级反馈均输入到前级加法器上，从而在缩小反馈环路延时的基础上保证功能正确。
可将加法器分裂为多级串联，将对环路时间约束最严格的反馈环路(第一bit延时输出)信号配置到最后级加法器中，将对环路时间约束次严格的反馈环路(第二bit延时输出)配置到倒数第二级加法器中，以此类推，最后，将其他反馈(其他bit延时输出)信号配置到第一级加法器中。
附图说明
图1是传统判决反馈均衡器电路图；
图2是本发明具有减小环路延时功能的判决反馈均衡器电路图。
具体实施方式
下面结合附图具体实例，对本发明的技术方案进行表述。
一种具有减小环路延时功能的判决反馈均衡器，包括第一级加法器A、采样器、锁存器和n个系数加权电路，特征在于，还包括第二级加法器B，第一级加法器A、第二级加法器B和采样器串联连接，将第一bit延时输出信号反馈到第二级加法器B中，将其他bit延时输出信号配置到第一级加法器A中。
一种具有减小环路延时功能的判决反馈均衡器，包括第一级加法器、采样器、锁存器和n个系数加权电路，特征在于，还包括N个加法器，第一级加法器A、该若干个加法器和采样器串联连接，将第一bit延时输出信号配置到最后级加法器中，将第二bit延时输出配置到倒数第二级加法器中，以此类推，将其他bit延时输出信号配置到第一级加法器中，N大于等于2。
工作过程如下：
有2级加法器时，信号首先进入前级加法器，并加和第2至第n个bit反馈信号(w2-wn)；经过第一级加法器的输出ak进入第二级加法器，仅将环路时间约束最严格的反馈环路第一bit延时输出权重系数为w1信号配置到第二级加法器；，经第二级加法器输出的信号zk经采样器输出后转换为数字信号dk，经过延时采样电路进入各权重系数进行系数配置，进而反馈回不同的加法器中。
有多级加法器时，将第一bit延时输出信号配置到最后级加法器中，将第二bit延时输出配置到倒数第二级加法器中，以此类推，将其他bit延时输出信号配置到第一级加法器A中。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (2)

1.一种具有减小环路延时功能的判决反馈均衡器，包括第一级加法器A、采样器、锁存器和n个系数加权电路，其特征在于，还包括第二级加法器B，第一级加法器A、第二级加法器B和采样器依次串联连接，将第一bit延时输出信号反馈到第二级加法器B中，将其他bit延时输出信号配置到第一级加法器A中。
2.一种具有减小环路延时功能的判决反馈均衡器，包括第一级加法器、采样器、锁存器和n个系数加权电路，特征在于，还包括N个加法器，第一级加法器、该若干个加法器和采样器依次串联连接，将第一bit延时输出信号配置到最后级加法器中，将第二bit延时输出配置到倒数第二级加法器中，以此类推，将其他bit延时输出信号配置到第一级加法器中，N大于等于2。
CN201611142397.3A 2016-12-12 2016-12-12 具有减小环路延时功能的判决反馈均衡器 Pending CN108616468A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611142397.3A CN108616468A (zh) 2016-12-12 2016-12-12 具有减小环路延时功能的判决反馈均衡器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611142397.3A CN108616468A (zh) 2016-12-12 2016-12-12 具有减小环路延时功能的判决反馈均衡器

Publications (1)

Publication Number Publication Date
CN108616468A true CN108616468A (zh) 2018-10-02

Family

ID=63643721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611142397.3A Pending CN108616468A (zh) 2016-12-12 2016-12-12 具有减小环路延时功能的判决反馈均衡器

Country Status (1)

Country Link
CN (1) CN108616468A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022121106A1 (zh) * 2020-12-11 2022-06-16 硅谷数模(苏州)半导体有限公司 判决反馈均衡电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697424B1 (en) * 2003-05-06 2004-02-24 Industrial Technology Research Institute Fast convergent pipelined adaptive decision feedback equalizer using post-cursor processing filter
CN1588806A (zh) * 2004-09-03 2005-03-02 浙江大学 量化噪声整形调制器及量化噪声整形方法
CN102201797A (zh) * 2010-03-23 2011-09-28 卓胜微电子（上海）有限公司 数字滤波器装置
CN103229473A (zh) * 2012-12-28 2013-07-31 华为技术有限公司 判决反馈均衡器和接收机
CN103929184A (zh) * 2014-04-16 2014-07-16 中国科学技术大学 一种基于数字噪声耦合技术的δ-σ调制器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697424B1 (en) * 2003-05-06 2004-02-24 Industrial Technology Research Institute Fast convergent pipelined adaptive decision feedback equalizer using post-cursor processing filter
CN1588806A (zh) * 2004-09-03 2005-03-02 浙江大学 量化噪声整形调制器及量化噪声整形方法
CN102201797A (zh) * 2010-03-23 2011-09-28 卓胜微电子（上海）有限公司 数字滤波器装置
CN103229473A (zh) * 2012-12-28 2013-07-31 华为技术有限公司 判决反馈均衡器和接收机
CN103929184A (zh) * 2014-04-16 2014-07-16 中国科学技术大学 一种基于数字噪声耦合技术的δ-σ调制器

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
ACTERONE: "《时序优化问题请教》", 《EETOP创芯网论坛》 *
OUYANGYIFE: "《FPGA时序优化方法》", 《百度文库》 *
冯晓东，马骏: "《一种应用于60GHz毫米波无线传输系统的数模混合ADC设计》", 《科学技术与工程》 *
夏宇闻: "《VHDL嵌入式数字系统设计教程》", 30 April 2011 *
苏杰: "《结合载波恢复环路的盲判决反馈均衡器的研究》", 《硕士学位论文》 *
董刘杨: "判决反馈均衡器在光纤通信中应用的研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022121106A1 (zh) * 2020-12-11 2022-06-16 硅谷数模(苏州)半导体有限公司 判决反馈均衡电路
US12009950B2 (en) 2020-12-11 2024-06-11 Analogix (suzhou) Semiconductor Co., Ltd. Decision feedback equalizer circuit

Similar Documents

Publication Publication Date Title
CN106470177B (zh) 用dfe进行偏移的cdr装置、接收器和方法
EP2375662B1 (en) High-speed signaling systems with adaptable pre-emphasis and equalization
US8693531B2 (en) Method and apparatus for performing speculative decision feedback equalization
US9294313B2 (en) Receiver with pipelined tap coefficients and shift control
US8837570B2 (en) Receiver with parallel decision feedback equalizers
JP5561282B2 (ja) 判定帰還型波形等化器
US20130230092A1 (en) Sparse and reconfigurable floating tap feed forward equalization
WO2023050662A1 (zh) 自适应pam4判决反馈均衡电路
US9083577B2 (en) Sampler circuit for a decision feedback equalizer and method of use thereof
Shafik et al. 3.6 A 10Gb/s hybrid ADC-based receiver with embedded 3-tap analog FFE and dynamically-enabled digital equalization in 65nm CMOS
CN112787963B (zh) 自适应判决反馈均衡的信号处理方法、装置及系统
WO2021216113A1 (en) System and method for data sampler drift compensation
Jung et al. A 0.94 mW/Gb/s 22Gb/s 2-tap partial-response DFE receiver in 40nm LP CMOS
CN204206212U (zh) 自适应均衡参数调整、传输性能测试的电路
US8867604B2 (en) Crossing ISI cancellation
CN108616468A (zh) 具有减小环路延时功能的判决反馈均衡器
US9276782B1 (en) Precursor inter-symbol interference reduction
US8638842B2 (en) Equalization device, equalization method, and program
Wang et al. A hybrid line driver with voltage-mode SST pre-emphasis and current-mode equalization
US20160248608A1 (en) Decision feedback equalization
US8259784B2 (en) High-speed continuous-time feedback equalizer for serial link receiver
CN102664842A (zh) 一种减小高速信号传输码间干扰的系统
CN110162854B (zh) 一种高速自适应判决反馈均衡器
Abouzeid et al. Hysteretic error extraction in multi-level wireline receivers
CN114128152B (zh) 用于多电平多模发射机的方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181002