CN103929184A - 一种基于数字噪声耦合技术的δ-σ调制器 - Google Patents

Abstract

本发明公开了一种基于数字噪声耦合技术的Δ-Σ调制器，其改进了传统的噪声耦合Δ-Σ调制器结构，将量化器的输出分为MSB部分与LSB部分。其中MSB部分被直接反馈到调制器输入端，而LSB部分重新经过数模转换后反馈回量化器的输入端。随后，MSB部分与LSB部分通过数字后期处理而重新结合。数字噪声耦合技术能充分体现高精度量化器的性能优势，避免了动态元件匹配逻辑复杂度的指数增长问题，也避免了前人提出的数字Δ-Σ再调制方案引入的逻辑延时，而且进一步抑制了由于模拟与数字噪声传递函数之间不匹配所导致的量化噪声泄露，从而降低了运放设计的要求，易于实现，非常适于低功耗和宽带应用。

Description

一种基于数字噪声耦合技术的Δ-Σ调制器

技术领域

本发明属于集成电路技术领域，具体涉及一种基于数字噪声耦合技术的Δ-Σ调制器。

背景技术

Δ-Σ调制器是一种在通信系统中有广泛应用的典型的高精度模数转换器结构。并且，为了降低功耗，延长通信系统的待机时间，低功耗Δ-Σ调制器的需求量越来越大。在各种降低Δ-Σ调制器功耗的电路设计技术中，最直接的一种是增加量化器的比特数，它减少了量化噪声，于是降低了积分器的设计要求，因此特别适合在供电电压降低以后的先进CMOS工艺下使用。然而，增加传统的Flash量化器的量化精度会使其中的元件数量和功耗都成指数增长。

这个问题可以通过使用各种不同的量化器来缓解，例如两步量化（文献[1]Y.Cheng，C.Petrie，B.Nordick，and D.Comer，“Multibit delta-sigma modulator with two-stepquantization and segmented dac，”IEEE Trans.Circuits Syst.II，vol.53，no.9，pp.848–852，2006.），流水线型量化器（文献[2]O.Rajaee，S.Takeuchi，M.Aniya，K.Hamashita，and U.-K.Moon，“Low-osr over-ranging hybrid adc incorporating noise-shapedtwo-step quantizer，”IEEE J.Solid-State Circuits，vol.46，no.11，pp.2458–2468，2011.），或者逐次逼近型量化器（文献[3]H.-C.Tsai，C.-L.Lo，C.-Y.Ho，and Y.-H.Lin，“A1.2v64fj/conversion-step continuous-timeΔΣmodulator using asynchronous sar quantizer anddigitalΔΣtruncator，”IEEE J.Solid-State Circuits，vol.48，no.11，pp.2637–2648，Nov2013.）。但是，常用的消除反馈数模转换器之非线性的动态元件匹配逻辑，依旧会成指数增长。F.Colodro等人提出数字ΔΣ再调制（文献[4]F.Colodro，A.Torralba，and J.L.Mora，“Digital noise-shaping of residues in dual-quantization sigma-delta modulators，”IEEE TCAS I，vol.51，no.2，pp.225–232，2004.）技术，采用图1中所示的数字ΔΣ调制器（虚线圈住部分）来把m比特的量化器输出转化为p比特的反馈模数转换器控制信号（p<m），从而精简动态元件匹配逻辑（图1中的DEM部分）的规模。

然而，数字ΔΣ再调制导致显著的逻辑延迟，最终限制整个系统的工作频率。Intel2013年发表的基于SAR量化器的宽带Delta-Sigma ADC（文献[5]C.C.Lee，E.Alpman，S.Weaver，C.-Y.Lu，and J.Rizk，“A66dB SNDR15MHz BW SAR assistedΔΣADC in22nm tri-gate CMOS，”in Symp.VLSI Circuits Dig.Tech.Papers，2013，pp.C64–C65.）采用的是图2所示的Leslie-Singh结构（文献[6]T.Leslie and B.Singh，“An improvedsigma-delta modulator architecture，”in Proc.IEEE Int.Symp.Circuits and Systems，ISCAS，1990，pp.372–375.）。它把量化器的输出分成MSB部分与LSB部分，MSB直接反馈回调制器输入，LSB经过数字滤波后与MSB相加。该方案简洁明了，避免了数字Delta-Sigma调制的延时，而且理论上等价于高精度反馈。但是，它对模拟滤波器的精度要求很高，以至该设计的实测SNDR比理论值少了10dB以上。

发明内容

本发明要解决的技术问题为：针对采用高精度量化器的Δ-Σ调制器，在解决其硬件复杂度呈指数增长问题的同时，避免现有解决方案存在的逻辑延迟问题。

本发明采用的技术方案为：一种基于数字噪声耦合技术的Δ-Σ调制器，用于转换输入的模拟信号，其包含一个模拟滤波器，一个反馈数模转换器，一个量化器；还包括一个辅助数模转换器和一个延时单元；所述量化器的输出分为MSB部分与LSB部分，所述LSB部分经过所述延时单元以及所述辅助数模转换器以后，与所述模拟滤波器的输出相加并送到所述量化器的输入端，所述MSB部分经过所述反馈数模转换器以后与所述输入的模拟信号相减，其差值送入所述模拟滤波器的输入端。

其中，所述反馈数模转换器采用了动态元件匹配技术。

其中，还包括一个数字信号处理单元，所述LSB部分经过所述数字信号处理单元以后与所述MSB部分相加。

其中，所述数字信号处理单元包括数字滤波器和数字加法器。

本发明的原理在于：

本发明，在图2所示的Leslie-Singh结构基础上，添加了一个额外的反馈通路，它将量化器输出的LSB部分经过延时单元以及辅助数模转换器以后，反馈回量化器的输入端。经过如此改动以后，本发明包括一个模拟滤波器（H（Z）），一个反馈数模转换器（DAC1），一个量化器，还包括一个辅助数模转换器（DAC2），一个延时单元；量化器的输出分为MSB部分与LSB部分，LSB部分经过延时单元以及辅助数模转换器以后，与模拟滤波器的输出相加并送到量化器的输入端，MSB部分经过反馈数模转换器以后与输入模拟信号相减，其差值送入模拟滤波器的输入端。

该数字噪声耦合结构可以用线性模型进行分析，其中Qa代表量化器进行高精度量化（MSB+LSB）所引入的量化噪声，Qd代表量化器输出的LSB部分，调制器的输出V（z）的计算公式如下：

V₁(z)＝STF(z)U(z)-(1-z^-1)NTF(z)Q_d(z)+NTF(z)Q_a(z)    （1）

其中STF和NTF分别代表信号的传递函数和噪声的传递函数， 经过数字后期处理以后，公式（1）式中第二项被减掉，处理后的输出可以表示为：

V(z)＝STF(z)U(z)+NTF(z)Q_a(z)    （2）

由以上分析可得，所发明的调制器和一个使用高精度量化器的调制器是等价的。不仅如此，LSB的反馈引入了一阶额外的噪声整形，这样大大降低了积分器泄露的影响。

2.积分器泄漏分析：

由于积分器中运算放大器的增益是有限的，积分器会产生泄漏，使积分器传递函数的零点从理想位置1漂移到1-Δ_Leak，由于积分器传递函数发生变化，系统噪声传递函数也会随之改变，最终导致数字噪声耦合的效果不理想，假设理想的噪声传递函数是NTF而实际的噪声传递函数为NTF’，可以得到系统输出为：

V₁(z)＝STF(z)U(z)+(1-z^-1)NTF'(z)Q_d(z)+NTF'(z)Q_a(z)    （3）

经过数字噪声耦合之后：

V(z)＝STF(z)U(z)+(1-z^-1)[NTF'(z)-NTF(z)]Q_d(z)+NTF(z)'Q_a(z)    （4）

对于一个二阶单路反馈的前馈系统，其理想的环路滤波器传递函数为：

H(z)＝2I(z)+I²(z)    （5）

其中由此可得理想噪声传递函数NTF的表达式：

$\mathrm{NTF}\left(z\right)=\frac{1}{1+H\left(z\right)}={(1-z^{-1})}^2---\left(6\right)$

将理想积分器替换为带泄漏的实际积分器I’（z）：

$I^{\&prime;}\left(z\right)=\frac{z^{-1}}{1-(1-{\mathrm{\&Delta;}}_{\mathrm{Leak}})z^{-1}}---\left(7\right)$

此时，噪声传递函数变为：

${\mathrm{NTF}}^{\&prime;}\left(z\right)=[\frac{1-(1-{\mathrm{\&Delta;}}_{\mathrm{Leak}})z^{-1}}{1+{\mathrm{\&Delta;}}_{\mathrm{Leak}}{z}^{-1}}{]}^2$

≈(1-z^-1+Δ_Leakz^-2)²

≈(1-z^-1)²+2(1-z^-1)Δ_Leakz^-2    （8）

经过数字后期处理后，系统的最终输出为：

V(z)＝STF(z)U(z)+2(1-z^-1)²Δ_Leakz^-2Q_d(z)+(1-z^-1+ΔL_eakz^-2)²Q_a(z)    （9）

其中第二部分是由积分器泄漏导致的数字量化噪声的泄漏，如果它的幅值小于整形后的剩余量化噪声，这一项就可以被忽略，为达到这项要求，需要积分器的泄漏误差满足：

${\mathrm{\&Delta;}}_{\mathrm{Leak}}<\frac{1}{2^{m+1}}---\left(10\right)$

其中m是数字量化噪声的位数。

从以上技术方案可以看出，本发明具有以下有益效果：

（1）、本发明解决其硬件复杂度呈指数增长问题的同时，避免现有解决方案存在的逻辑延迟问题。

（2）、本发明降低了积分器泄露的影响。

（3）、本发明降低了对运放带宽的要求，从而减少了系统功耗。

附图说明

图1A为传统的噪声耦合Δ-Σ调制器结构图；图1B为数字Delta-Sigma调制技术示意图；图1C为Leslie-Singh结构示意图；

图2为本发明的数字噪声耦合Δ-Σ调制器基本发明构思的结构图；

图3为本发明的数字噪声耦合Δ-Σ调制器的线性模型；

图4为本发明一种实例的数字噪声耦合Δ-Σ调制器结构示意图；

图5为本发明一种实例的二阶低通的数字噪声耦合Δ-Σ调制器结构图；

图6为本发明与现有各种Δ-Σ调制器性能比较图；

图7为数字噪声耦合的Δ-Σ调制器性能与数模转换器失配误差关系图；

图8为数字噪声耦合的Δ-Σ调制器性能与运放有限直流增益关系图。

具体实施方式

下面通过具体的实施方式结合附图对本发明作进一步详细说明。

以下对本发明的具体实施方式进行阐述，由于本发明的基本发明构思如图2、3所示，是采用将量化器的输出的LSB部分耦合到量化器的输入端实现噪声的整形，并且噪声是数字形式的，因此，我们将本发明的调制器称为基于数字噪声耦合技术的Δ-Σ（delta-sigma）调制器。下面对该调制器进行介绍。

基于数字噪声耦合技术的Δ-Σ（delta-sigma）调制器结构图如图4所示，它主要包括模拟减法器1、模拟滤波器2、模拟加法器3、量化器4、延时单元5、辅助数模转换器（DAC2）6、动态元件匹配单元（DEM）7、反馈数模转换器（DAC1）8、数字滤波器9、数字加法器10。其中，U（z）表示调制器的输入模拟信号，V（z）表示调制器的输出数字信号，Qa（z）表示量化器4的量化噪声，Y（z）表示量化器4的输出数字信号，将Y（z）分为LSBs和MSBs两部分，其中LSBs部分反馈到量化器4的输入端，我们将LSBs部分看成是噪声并且是数字形式的，所以我们将LSBs称为数字噪声，记作Qd（z）。模拟减法器1用于调制器的输入模拟信号U（z）与反馈数模转换器（DAC2）8输出信号（反馈模拟信号）的求差（模拟信号的差，模拟滤波器2的输入模拟信号）。模拟滤波器2用于把模拟减法器1输出的模拟信号进行预调制。模拟加法器3用于模拟滤波器2的输出模拟信号与辅助数模转换器（DAC2）6输出的模拟信号的求和（模拟信号的和，量化器4的输入模拟信号）。量化器4用于把模拟加法器3的输出模拟信号转换成相应的数字信号Y（z）。延时单元5用于将数字噪声信号Qd（z）进行一个时钟的延时，即得到数字信号Q（z）*Z^-1。辅助数模转换器（DAC2）6用于将数字延时单元5的输出数字信号Q（z）*Z^-1转换成模拟信号。动态元件匹配单元（DEM）7用于解决DAC的不匹配问题。反馈数模转换器（DAC1）8用于把DEM输出的数字信号转化成相应的模拟信号（称为反馈模拟信号）。数字滤波器9用于把数字噪声Qd（z）进行整形。数字加法器10用于数字滤波器9输出的数字信号与量化器输出的数字信号Y（z）的MSBs部分的求和。求和得到数字信号V（z），即调制器最终的输出信号。根据图4，经过推导可得：

$V_1\left(z\right)=\frac{H\left(z\right)}{1+H\left(z\right)}U\left(z\right)-\frac{1-Z^{-1}}{1+H\left(z\right)}{Q}_d\left(z\right)+\frac{1}{1+H\left(z\right)}{Q}_a\left(z\right)---\left(11\right)$

其中，信号传递函数为： $\mathrm{STF}=\frac{H\left(z\right)}{1+H\left(z\right)}$

量化器噪声传递函数为： ${\mathrm{NTF}}_a=\frac{1}{1+H\left(z\right)}$

数字噪声的传递函数为： ${\mathrm{NTF}}_d=-\frac{1-Z^{-1}}{1+H\left(z\right)}$

经过后期的数字处理单元（即数字滤波器9和数字加法器10）其中数字滤波器9的传递函数为：(1-Z^-1)NTF后得到调制器得到系统的最终输出V（z）：

$\begin{array}{c}V\left(z\right)=V_1\left(z\right)+(1-Z^{-1})\mathrm{NTF}{Q}_d\left(z\right)\\ =\frac{H\left(z\right)}{1+H\left(z\right)}U\left(z\right)-\frac{1-Z^{-1}}{1+H\left(z\right)}{Q}_d\left(z\right)+\frac{1}{1+H\left(z\right)}\\ =\frac{H\left(z\right)}{1+H\left(z\right)}U\left(z\right)+\frac{1}{1+H\left(z\right)}{Q}_a\left(z\right)\end{array}{Q}_a\left(z\right)+(1-Z^{-1}){\mathrm{NTFQ}}_d\left(z\right)---\left(12\right)$

有（11）式可知，通过设计适当的滤波器2可以实现一系列特定性能的STF和NTF（比如LP（低通）、BP（高通）、HP（带通）等等）。

综上，本发明的调制器结构及信号流向是：输入模拟信号V（z）与反馈数模转换器（DAC1）8输出的模拟信号（即反馈模拟信号）在模拟减法器1进行求差，得到的模拟信号的差输入到模拟滤波器2中进行预调制，并输出得到模拟加法器3的一个输入端，模拟加法器3进行模拟信号求和，得到的模拟信号的和输出到量化器4，量化器4将模拟信号的和转换为数字信号Y（z），将信号Y（z）分为LSBs和MSBs部分，分别记作Qd（z）和V₁（z）。Qd（z）分别输入到延时单元5和数字滤波器9中，Qd（z）输入到延时单元5中使信号延时一个周期，延时单元5输出的数字信号输入到辅助数模转换器（DAC2）6转换为模拟信号，并将此模拟信号输入到模拟加法器3的另一个输入端。Qd（z）输入到数字滤波器9中进行数字滤波，数字滤波器9的输出信号作为数字加法器10的一个输入信号输入到数字加法器9的一个输入端。V₁（z）分别输入到动态元件匹配单元（DEM）7中和数字加法器10的另一个输入端，动态元件匹配单元（DEM）7的输出的数字信号输入到反馈数模转化器（DAC1）8中转换成模拟信号即前面所说的模拟减法器一个输入端的模拟信号（反馈模拟信号），V₁（z）输入到数字加法器10的另一个输入端，在数字加法器10中与数字滤波器9的输出信号进行数字求和得到系统最终的输出信号V（z）。

下面结合一个应用实例对本发明作进一步说明，如图5所示的调制器结构，就是本实施例需要说明的二阶低通基于数字噪声耦合技术的sigma-delta调制器的原始结构。二阶低通数字噪声耦合sigma-delta调制器由模拟减法器11、模拟滤波器25、模拟加法器17、量化器18、延时单元19、辅助数模转换器（DAC2）20、DEM21，反馈数模转换器（DAC1）22、数字滤波器23、数字加法器24构成。其中，模拟滤波器25采用分布式前馈结构，由2个级联的模拟积分器（12、13），两个具有一定增益系数（“1”、14）的前馈支路，两个前馈模拟加法器15、16构成；U（z）表示调制器的输入模拟信号，V（z）表示调制器的输出数字信号，Qa（z）表示量化器18的量化噪声，Qd（z）为量化器的输出数字信号Y（z）的LSBs部分，V₁（z）表示Y（z）的MSBs部分。根据图5经过推导可得：

V₁(z)＝U(z)-(1-Z^-1)³Q_d(z)+(1-Z^-1)²Q_a(z)    （13）

经过后期的数字信号处理单元（数字滤波器23和数字加法器24）得到系统的最终输出V（z）：

V(z)＝U(z)+(1-Z^-1)²Q_a(z)    （14）

由（14）式可知，该调制器具有2阶的噪声整形低通性能，输入信号U（z）可以直接通过该调制器，而量化噪声Qa（z）受到2阶的整形。为了更加直观地理解该调制器的噪声整形功能，通过建模、仿真来考察该调制器的SNDR（Signal to Noise-Distortion Ration）性能。根据图，利用MatLabSimulink建立相应的调制器模型，该模型的关键参数如下：

a）量化器18采用8位理想模型；

b）量化器的输出Y（z）为8为数字信号，Qd（z）（LSBs）为Y（z）的低4bit，V₁（z）（MSBs）为Y（z）的高4bit。

c）过采样率为8。

经过仿真可以得到如图6所示的调制器信号SNDR的频谱图。模数转换器的的失配误差和积分器的有限直流增益是影响此系统的两个非常关键的非理想因素，为了直观的表示这两个非理想因素对系统的具体影响，利用MatLab进行仿真，得到数字噪声耦合的Δ-Σ调制器性能与数模转换器失配误差关系如图7所示，数字噪声耦合的Δ-Σ调制器性能与运放有限直流增益关系如图8所示。从图7、8可以得到模数转换器失配对系统性能影响不大，从图可知运放的有限直流增益对系统的性能影响不大。这表明本发明的数字噪声耦合技术的Delta-Sigma调制器具有强健的稳定性。

本发明未详细公开的部分属于本领域的公知技术。

以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (4)

1.一种基于数字噪声耦合技术的Δ-Σ调制器，用于转换输入的模拟信号，其包含一个模拟滤波器（2），一个反馈数模转换器（8），一个量化器（4）；其特征是：还包括一个辅助数模转换器（6）和一个延时单元（5）；所述量化器（4）的输出分为MSB部分与LSB部分，所述LSB部分经过所述延时单元（5）以及所述辅助数模转换器（6）以后，与所述模拟滤波器（2）的输出相加并送到所述量化器（4）的输入端，所述MSB部分经过所述反馈数模转换器（8）以后与所述输入的模拟信号相减，其差值送入所述模拟滤波器（2）的输入端。

2.根据权利要求1所述的基于数字噪声耦合技术的Δ-Σ调制器，其特征是：所述反馈数模转换器（8）采用了动态元件匹配技术。

3.根据权利要求1所述的基于数字噪声耦合技术的Δ-Σ调制器，其特征是：还包括一个数字信号处理单元，所述LSB部分经过所述数字信号处理单元以后与所述MSB部分相加。

4.根据权利要求3所述的基于数字噪声耦合技术的Δ-Σ调制器，其特征是：所述数字信号处理单元包括数字滤波器（23）和数字加法器（24）。