CN112953533B - 一种改进型低失真Sigma-Delta调制器 - Google Patents

一种改进型低失真Sigma-Delta调制器 Download PDF

Info

Publication number
CN112953533B
CN112953533B CN202110229906.0A CN202110229906A CN112953533B CN 112953533 B CN112953533 B CN 112953533B CN 202110229906 A CN202110229906 A CN 202110229906A CN 112953533 B CN112953533 B CN 112953533B
Authority
CN
China
Prior art keywords
adder
output
signal
integrator
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110229906.0A
Other languages
English (en)
Other versions
CN112953533A (zh
Inventor
刘博�
王阁藩
黄志慧
王金婵
刘敏
张雷鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Henan University of Science and Technology
Original Assignee
Henan University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Henan University of Science and Technology filed Critical Henan University of Science and Technology
Priority to CN202110229906.0A priority Critical patent/CN112953533B/zh
Publication of CN112953533A publication Critical patent/CN112953533A/zh
Application granted granted Critical
Publication of CN112953533B publication Critical patent/CN112953533B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及一种改进型低失真Sigma‑Delta调制器，属于小数分频频率技术领域，所述调制器的工作过程为：所述输入信号与输出信号通过第一加法器相减作差；所述第一加法器的输出结果与所述第一积分器模块级联；所述第一积分器模块与第二积分器模块级联；所述输入信号经4倍放大后的输出端连接到第二加法器；所述第一积分器和第二积分器的输出都加到第二加法器，所述输出信号v放大3倍后反向加到第二加法器；第二加法器输出经过量化器输出输出信号v。本发明结构简单，具有一定的噪声整形能力，其中的Sigma‑Delta调制器的积分器与输入信号值无关。

Description

一种改进型低失真Sigma-Delta调制器
技术领域
本发明涉及小数分频频率技术领域，尤其涉及一种改进型低失真Sigma-Delta调制器。
背景技术
为了将各种模拟世界的信号，如声音、图像等物理量变成数字信号进行处理，需要用到模数转换器(ADC)，而模数转换器的中低速、高精度低失真的ADC首选Sigma-DeltaADC，而Sigma-Delta ADC最核心的部分是调制器，Sigma-Delta调制技术经过多年的发展，现已成为超大规模集成电路(VLSI)系统中实现高性能模数转换接口电路的主流技术之一。以Sigma-Delta调制技术为核心的数据转换器，主要运用过采样技术和噪声整形技术，把量化过程产生的量化噪声移到感兴趣的频带外，进而显著地提高转换器的信噪比。简而言之，Sigma-Delta调制器用以将一时间上连续，幅度也连续的输入信号转换成一个离散时间，离散幅度的输出序列。
一些学者对行为级建模提出了一些解决方案，通过在Matlab/Simulink平台搭建调制器的行为级模型。这一思想首先在1999年被S.Brigati等人提出。通过Simulink标准库模块的连接来实现调制器的建模，过程特别直观，对于系统级的评估很有效果。在2003年P.Malcovati等人的研究使得利用Simulink建模的思路被广泛采用，在研究中，他们对大部分的理想特性和非理想特性进行了研究，并用Simulink仿真节约了仿真时间，对实际的Sigma-Delta调制器的参数设计起到很大的指导作用。
最简单、无条件稳定的Sigma-Delta调制器便是一阶噪声整形实现的单环调制器。它由一个积分器、一个一位的量化器和一个1位的DAC组成。输入信号U，与输出信号v经DAC转换后的信号相减，经积分器积分后进入量化器。其最大的信噪比为：SQNRmax(db)＝6.02N+1.76+30log10(OSR)-10log10(π2/3)，所以只有较大的提高调制器的过采(OSR)才能获得比较高的量化信噪比，这对于低频输入信号是可行的，但对于频率比较高的信号而然，随着采样率的大幅提高，势必极大的增加采样频率，这就增加了调制器设计的难度。故一阶调制器仅用于低频信号领域。而对于二阶单环调制器，H(Z)表示理想积分器的Z域线性模型，表达式为H(Z)＝z-1/(1-z-1)，二阶sigma-delta调制器的Z域线性模型的信号传输函数为z-2量化噪声的传输函数为(1-z-1)2即信号进行了延迟，噪声被2次整形。
发明内容
为了简化积分器结构，本发明对二阶单环调制器进一步改进，提供了一种改进型低失真Sigma-Delta调制器，在实现与二阶单环调制器相同的效果的同时，简化了结构，即调制器的传递函数比二阶单环调制器更简单。
为了实现上述目的，本发明采用的具体方案为：
一种改进型低失真Sigma-Delta调制器，包括两个积分器、一个量化器、两个加法器、三个放大器和DAC；两个所述积分器分别为第一积分器和第二积分器，两个所述加法器分别为第一加法器和第二加法器，三个所述放大器分别为第一放大器、第二放大器和第三放大器；输入信号与输出信号通过第一加法器相减作差；所述第一加法器的输出结果与第一积分器模块级联，所述第一积分器模块与第二积分器模块级联；所述输入信号经第一放大器放大后的输出端连接到第二加法器，所述第一积分器经第二放大器放大后的输出和第二积分器的输出都加到第二加法器，所述输出信号经第三放大器放大后反向加到第二加法器；第二加法器的输出端连接量化器，经过量化器输出输出信号；所述DAC是数模转换器，用于将对量化器的输出信号进行转换，将离散量转换成模拟量，并输出到所述第一加法器和所述第三放大器，用于反馈回路进行数据处理。
进一步地，所述第一加法器有一个输入端和一个输出端，所述第二加法器有四个输入端和一个输出端；所述第一加法器用于对输入信号与经过量化器量化的输出信号进行减法运算，并输出到第一积分器；所述第一积分器用于对第一加法器的信号输出端的输出差值信号进行调制，并分别输出到第二积分器和第二放大器；所述第二积分器用于对第一积分器输出端输出的信号进行调制，并输出到第二加法器；所述第二放大器用于对第一积分器输出端输出的信号进行4倍放大，并输出到第二加法器；输入信号经过所述第一放大器4倍放大后也输出到第二加法器；所述第三放大器用于对输出信号进行3倍放大，并反向输出到第二加法器。
进一步地，所述第二加法器对四个输入端输入的信号进行加法运算，并输出到所述量化器；所述量化器对第二加法器输出的信号作量化处理，将模拟量转换为数字量，由于量化器不是理想的，所以在此引入量化误差q，同时输出离散信号。
与现有技术相比，本发明有以下有益效果：实现在相同输入信号而量化噪声被调制器二阶整形的情况下，本发明的有效位数与二阶单环调制器一样，但调制器的传递函数(积分器)比二阶单环调制器更简单，而且积分器也独立于输入信号，即积分器只处理量化噪声信号，增加输入信号的幅度不会使积分器过载，从而提高调制器的动态范围。并且低失真结构的输出信号没有被两个时钟周期延迟输出，此外具有一定的噪声整形能力。
附图说明
图1是传统的一阶单环Sigma-Delta调制器结构原理图；
图2是传统二阶单环调制器Sigma-Delta结构原理图；
图3是低失真二阶单环调制器Sigma-Delta结构原理图；
图4是本发明实施例提供的改进型的低失真Sigma-Delta调制器结构原理图；图中：1-第一加法器；2-第一放大器；3-第一积分器；4-第二放大器；5-第二积分器；6-第二加法器；7-第三放大器；8-量化器；9-DAC；
图5是单环调制器的功率谱密度；
图6是传统二阶单环调制器的功率谱密度；
图7是低失真二阶单环调制器的功率谱密度；
图8是本发明实施例提供的改进型的低失真二阶单环调制器的功率谱密度；
图9是本发明实施例提供的改进型的低失真二阶单环调制器的量化器输出波形。
具体实施方式
一种改进型低失真Sigma-Delta调制器，所述调制器包括：输入信号、经过第一放大器放大4倍的输入信号、第一积分器模块和由经过第二放大器放大4倍的第二积分器模块组成的模块组；所述输入信号与输出信号通过第一加法器相减作差；第一加法器输出结果与所述第一积分器模块级联；所述第一积分器模块与第二积分器模块级联；所述输入信号经第一放大器放大4倍后的输出端连接到第二加法器；所述第一积分器和第二积分器的输出都加到第二加法器，所述输出信号v经第三放大器后反向加到第二加法器；第二加法器输出经过量化器输出输出信号v。级联模块组由第一积分器模块和第二积分器模块组成；所述第一加法器有1个输入端和1个输出端，其输出作为第一积分器的输入端；第一积分器的输出端作为第二积分器模块的输入端，第一积分器模块的输出经4倍放大后与第二积器模块的输出一同输入第二加法器；所述输入信号经4倍放大后作为第二加法器的输入，所述输出信号v经第三放大器放大3倍后再反向而作为第二加法器的输入；第二加法器有4个输入端和1个输出端；所述第二加法器的输出端作为量化器的输入端；经过量化器，将输入的模拟信号离散化，成为数字信号；所述量化器的输出端作为总的信号输出v。
为描述调制器的工作原理，我们假设量化误差是非均匀分布的，且与输入信号无关，则在频域内调制器是一个完全线性的器件。因此分析和理解调制器的工作过程：整个系统有两个输入信号U和q，一个输出信号v，根据积分器的传输函数
Figure BDA0002957487430000041
可以计算得到信号传输函数STF(Z)＝1，噪声传输函数NTF(Z)＝(1-z-1)2，信号通过调制器后直接输出了，也就是说对信号进行了全部无失真的传输且没有被延迟；而量化噪声被调制器二阶整形，减少了信号频带内的噪声功率。
所述第一加法器用于对输入信号与所述经过量化器量化了的输出信号进行减法运算，并输出到所述第一积分器；所述第一积分器用于对其第一加法器的信号输出端的输出差值信号进行调制，并分别输出到所述第二积分器和第二放大器；所述第二积分器用于对其第一积分器输出端输出的信号进行调制，并输出到所述第二加法器；所述第二放大器用于对其第一积分器输出端输出的信号进行4倍放大，并输出到所述第二加法器；所述第二加法器油有4个输入端，也就是说还有输入信号经过所述第一放大器输出的信号作为第二加法器的输入端之一；所述第三放大器用于对其输出信号v进行3倍放大，并反向输出到第二加法器；所述第二加法器用于对其4个输入端输入的信号进行加法运算，并输出到所述量化器；所述量化器用于对其第二加法器输出的信号作量化处理，将模拟量转换为数字量，由于量化器不是理想的，所以在此引入量化误差q，同时输出离散信号v；所述DAC是数模转换器，用于将对其量化器的输出信号进行转换，将离散量转换成模拟量，并输出到所述第一加法器和所述第三放大器，用于反馈回路进行数据处理。
从上述可知，本发明结构简单，具有一定的噪声整形能力，其中的Sigma-Delta调制器的积分器与输入信号值无关。
下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述。
实施例1
在本实施例中，结构图如图4所示，所述输入信号与输出信号通过第一加法器相减作差；第一加法器输出结果与所述第一积分器模块级联；所述第一积分器模块与第二积分器模块级联；所述输入信号经第一放大器放大后的输出端连接到第二加法器；所述第一积分器和第二积分器的输出都加到第二加法器，所述输出信号v经第三放大器后反向加到第二加法器；第二加法器输出经过量化器输出输出信号v。所述级联模块组由第一积分器模块和第二积分器模块组成；所述第一加法器有1个输入端，1个输出端，其输出作为第一积分器的输入端；第一积分器的输出端作为第二积分器模块的输入端，第一积分器模块的输出经4倍放大后与第二积器模块的输出一同输入第二加法器；所述输入信号经4倍放大后作为第二加法器的输入，所述输出信号v经第三放大器放大3倍后再反向而作为第二加法器的输入，第二加法器有4个输入端，1个输出端；所述第二加法器的输出端作为量化器的输入端；经过量化器，将输入的模拟信号离散化，成为数字信号；所述量化器的输出端作为总的信号输出v。
下面将现有技术中传统的一阶或2阶调制器与本申请所述调制器进行比较分析：
调制器中的阶数是调制器中积分器的个数，所以图1是一阶调制器，图2、图3、图4是2阶调制器。
如图1所示，图1是一个单环1阶调制器，由一个积分器、一个一位的量化器和一个1位的DAC组成。输入信号U，与输出信号v经DAC转换后的信号相减，经积分器积分后进入量化器。其传输函数为H(Z)。
如图2所示，图2是传统的二阶调制器，由两个积分器、一个量化器、2个加法器、1个放大器和DAC组成。输入信号U，与输出信号v经DAC转换后的信号相减，经第一积分器积分后进入第二个加法器，随后与输出信号v经过DAC转换后放大2倍的信号相减，第二加法器的输出作为第二积分器的输入信号进行积分，第二积分器的输出信号经过量化器量化输出离散信号v。由图2的结构可以得到：
Figure BDA0002957487430000061
其信号传输函数为
Figure BDA0002957487430000062
其噪声传输函数为
Figure BDA0002957487430000063
取积分器的z域线性模型
Figure BDA0002957487430000064
可得STF(Z)＝Z-2，即输入信号被延迟了2个时钟；NTF(Z)＝(1-Z-1)2即量化噪声进行了2阶整形。另外，第一积分器的输出为Z-1(1+Z-1)U(Z)-Z-1(1-Z-1)Q(Z)；第二积分器的输出为Z-2U(Z)-2Z-1Q(Z)+Z- 2Q(Z)。由于二者都包含输入信号U(Z)，与输入信号有关，在输入信号较大时，承受的电压也较大。
如图3所示，图3是低失真的二阶调制器，由两个积分器、一个量化器、两个加法器、1个放大器和DAC组成。输入信号U，与输出信号v经DAC转换后的信号相减，经第一积分器积分后分别进入第二积分器和第一放大器，二者的输出作为第二加法器的输入，并与信号U相加，第二加法器的输出信号经过量化器量化输出离散信号v。由图3的结构可以得到：
Figure BDA0002957487430000071
其信号传输函数为
Figure BDA0002957487430000072
其噪声传输函数为
Figure BDA0002957487430000073
取积分器的z域线性模型
Figure BDA0002957487430000074
可得STF(Z)＝1，即输入信号不变；NTF(Z)＝(1-Z-1)2即量化噪声进行了2阶整形。
如图4所示，图4是本发明的改进的低失真的二阶调制器，由两个积分器、一个量化器、两个加法器、放大器和DAC组成。输入信号U与输出信号v经DAC转换后的信号相减，经第一积分器积分后分别进入第二积分器和第二放大器，二者的输出作为第二加法器的输入，并与经过第一放大器放大的信号相加，另外输出信号v经过DAC转换后的信号经过第三放大器放大后的信号反向加在第二加法器，第二加法器输出的信号经过量化器量化输出离散信号v。由图4的结构可以得到：
Figure BDA0002957487430000075
其信号传输函数为
Figure BDA0002957487430000076
＝1，其噪声传输函数为
Figure BDA0002957487430000077
取积分器的z域线性模型
Figure BDA0002957487430000078
可得STF(Z)＝1，即输入信号不变；NTF(Z)＝(1-Z-1)2即量化噪声进行了2阶整形。而2个积分器的z域线性模型H(Z)相较于低失真二阶调制器的H(Z)则变小了，另外各积分器的输入输出电压不再与输入信号有关，即积分器只处理量化噪声信号，增加输入信号的幅度不会使积分器过载，从而提高了调制器的动态范围。
通过图5-8可以看出不同调制器的功率谱密度；如图7和图8所示，本发明提供的改进型的低失真二阶单环调制器结构和低失真二阶单环调制器结构具有相当的输出频谱效果，这表明本发明可以达到和低失真二阶单环调制器结构一样的噪声整形能力。
综上所述，本发明提供的一种改进型的低失真Sigma-Delta调制器，可以实现在相同输入信号而量化噪声被调制器二阶整形的情况下，本发明的有效位数与二阶单环调制器一样，但调制器的传递函数(积分器)比二阶单环调制器更简单，而且积分器也独立于输入信号，即积分器只处理量化噪声信号，增加输入信号的幅度不会使积分器过载，从而提高调制器的动态范围。并且低失真结构的输出信号没有被两个时钟周期延迟输出，此外具有一定的噪声整形能力。
需要说明的是，以上所述的实施方案应理解为说明性的，而非限制本发明的保护范围，本发明的保护范围以权利要求书为准。对于本领域技术人员而言，在不背离本发明实质和范围的前提下，对本发明作出的一些非本质的改进和调整仍属于本发明的保护范围。

Claims (2)

1.一种改进型低失真Sigma-Delta调制器，其特征在于：包括两个积分器、一个量化器、两个加法器、三个放大器和DAC；两个所述积分器分别为第一积分器（3）和第二积分器（5），两个所述加法器分别为第一加法器（1）和第二加法器（6），三个所述放大器分别为第一放大器（2）、第二放大器（4）和第三放大器（7）；
输入信号与输出信号通过第一加法器（1）相减作差；所述第一加法器（1）的输出结果与第一积分器（3）模块级联，所述第一积分器（3）模块与第二积分器（5）模块级联；所述输入信号经第一放大器（2）放大后的输出端连接到第二加法器（6），所述第一积分器（3）经第二放大器（4）放大后的输出和第二积分器（5）的输出都加到第二加法器（6），所述输出信号经第三放大器（7）放大后反向加到第二加法器（6）；第二加法器（6）的输出端连接量化器（8），经过量化器（8）输出输出信号；所述DAC（9）是数模转换器，用于将对量化器（8）的输出信号进行转换，将离散量转换成模拟量，并输出到所述第一加法器（1）和所述第三放大器（7），用于反馈回路进行数据处理；
所述第一加法器（1）有一个输入端和一个输出端，所述第二加法器（6）有四个输入端和一个输出端；所述第一加法器（1）用于对输入信号与经过量化器（8）量化的输出信号进行减法运算，并输出到第一积分器（3）；所述第一积分器（3）对第一加法器（1）输出端的输出差值信号进行调制，并分别输出到第二积分器（5）和第二放大器（4）；所述第二积分器（5）用于对第一积分器（3）输出端输出的信号进行调制，并输出到第二加法器（6）；所述第二放大器（4）用于对第一积分器（3）输出端输出的信号进行4倍放大，并输出到第二加法器（6）；输入信号经过所述第一放大器（2）4倍放大后也输出到第二加法器（6）；所述第三放大器（7）用于对输出信号进行3倍放大，并反向输出到第二加法器（6）；
所述第二加法器（6）对四个输入端输入的信号进行加法运算，并输出到所述量化器（8）；所述量化器（8）对第二加法器（6）输出的信号作量化处理，将模拟量转换为数字量，引入量化误差q，同时输出离散信号v。
2.包含根据权利要求1所述的改进型低失真Sigma-Delta调制器的模数转换器。
CN202110229906.0A 2021-03-02 2021-03-02 一种改进型低失真Sigma-Delta调制器 Active CN112953533B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110229906.0A CN112953533B (zh) 2021-03-02 2021-03-02 一种改进型低失真Sigma-Delta调制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110229906.0A CN112953533B (zh) 2021-03-02 2021-03-02 一种改进型低失真Sigma-Delta调制器

Publications (2)

Publication Number Publication Date
CN112953533A CN112953533A (zh) 2021-06-11
CN112953533B true CN112953533B (zh) 2023-03-21

Family

ID=76247100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110229906.0A Active CN112953533B (zh) 2021-03-02 2021-03-02 一种改进型低失真Sigma-Delta调制器

Country Status (1)

Country Link
CN (1) CN112953533B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049990B2 (en) * 2003-09-05 2006-05-23 Broadcom Corporation Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback
KR101136965B1 (ko) * 2009-03-03 2012-04-19 한국과학기술원 아날로그-디지털 컨버터에서의 디지털 피드 포워드 시그마-델타 변조기 및 그 변조 방법
CN102386929B (zh) * 2011-09-22 2013-11-13 北京大学 Sigma-Delta调制器及包括该调制器的Sigma-Delta模数转换器
CN102545901B (zh) * 2012-02-21 2015-06-17 北京工业大学 基于逐次比较量化器的二阶前馈Sigma-Delta调制器
CN108832933A (zh) * 2018-05-28 2018-11-16 全球能源互联网研究院有限公司 一种调制器及其信号输出方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Taehwan Oh等.A Second-Order ΔΣ ADC Using Noise-Shaped Two-Step Integrating Quantizer.2013,1465-1474. *

Also Published As

Publication number Publication date
CN112953533A (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
US7696913B2 (en) Signal processing system using delta-sigma modulation having an internal stabilizer path with direct output-to-integrator connection
US7183957B1 (en) Signal processing system with analog-to-digital converter using delta-sigma modulation having an internal stabilizer loop
KR950010212B1 (ko) 시그마-델타 변조기
US6727833B2 (en) Adaptive ΣΔ modulation with one-bit quantization
US9007247B2 (en) Multi-bit sigma-delta modulator with reduced number of bits in feedback path
US6639531B1 (en) Cascaded noise shaping circuits with low out-of-band noise and methods and systems using the same
US7432841B1 (en) Delta-sigma analog-to-digital converter with pipelined multi-bit quantization
CA2476967C (en) A system and method for adaptive sigma-delta modulation
JPH0621823A (ja) 低熱雑音特性を有するアナログ−デジタルコンバータ用デルタ−シグマ変調器
JPS62269423A (ja) アナログ・デイジタル変換器のデルタ・シグマ変調回路
US7453382B2 (en) Method and apparatus for A/D conversion
WO2018227456A1 (zh) 噪声整形电路与三角积分数模转换器
US7307565B1 (en) Signal processing system with delta-sigma modulation and FIR filter post processing to reduce near out of band noise
Candy et al. Oversampling methods for data conversion
CN112953533B (zh) 一种改进型低失真Sigma-Delta调制器
US20040178937A1 (en) Modulator providing only quantization error component to delta sigma modulator
Garvi et al. A novel multi-bit sigma-delta modulator using an integrating SAR noise-shaped quantizer
Caldwell et al. An incremental data converter with an oversampling ratio of 3
RoyChowdhury et al. Verilog modeling of 24 bit stereo DAC using multibit SDM
Kuo et al. A Delta-Sigma Modulator with UPWM Quantizer for Digital Audio Class-D Amplifier
CN212969612U (zh) 一种避免信号斜率过载的增量调制器
Gosslau et al. Linearization of a sigma-delta modulator by a proper loop delay
Guicquero et al. Incremental Delta Sigma Modulation with Dynamic Weighted Integration
Li et al. A Σ-Δ ADC with a DPOQ system and a new multi-Stage digital filter
Maloberti Architectures and design methodologies for very low power and power effective A/D converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant