CN102291150B - 一种sigma-delta调制器 - Google Patents

一种sigma-delta调制器 Download PDF

Info

Publication number
CN102291150B
CN102291150B CN 201110096156 CN201110096156A CN102291150B CN 102291150 B CN102291150 B CN 102291150B CN 201110096156 CN201110096156 CN 201110096156 CN 201110096156 A CN201110096156 A CN 201110096156A CN 102291150 B CN102291150 B CN 102291150B
Authority
CN
China
Prior art keywords
integrator
adder
sigma
gain amplifier
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201110096156
Other languages
English (en)
Other versions
CN102291150A (zh
Inventor
谢宁
王晖
张宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen University
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Priority to CN 201110096156 priority Critical patent/CN102291150B/zh
Priority to PCT/CN2011/079023 priority patent/WO2012139356A1/zh
Publication of CN102291150A publication Critical patent/CN102291150A/zh
Application granted granted Critical
Publication of CN102291150B publication Critical patent/CN102291150B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/44—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable
    • H03M3/446—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by a particular choice of poles or zeroes in the z-plane, e.g. by positioning zeroes outside the unit circle, i.e. causing the modulator to operate in a chaotic regime
    • H03M3/448—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by a particular choice of poles or zeroes in the z-plane, e.g. by positioning zeroes outside the unit circle, i.e. causing the modulator to operate in a chaotic regime by removing part of the zeroes, e.g. using local feedback loops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明适用于信号处理领域，提供了一种sigma-delta调制器，包括：第二增益放大器、第三增益放大器、数模转换器，以及顺序连接的减法器、第一加法器、第一积分器、第二积分器、第一增益放大器、第二加法器、量化器；所述减法器的正向输入端接所述第二加法器的另一输入端，所述第一积分器的输出端还经所述第二增益放大器后接所述第二加法器的再一输入端，所述量化器的输出端经所述数模转换器接所述减法器的反向输入端，所述第二积分器的输出端还经所述第三增益放大器后接所述第一加法器的另一输入端。在本发明中，通过各积分器只处理量化噪声，实现了一种sigma-delta调制器，能减少了失真、提高稳定性及输入信号的动态范围。

Description

一种sigma-delta调制器
技术领域
本发明属于信号处理领域，尤其涉及一种sigma-delta调制器。
背景技术
模数转换器（Analog-to-Digital Converter，ADC）在信号处理中起了一个非常重要的作用，在数字音频、数字电视、图像编码及频率合成等领域都需要大量的数模转换器。由于超大规模集成电路的尺寸和偏压不断减少，模拟器件的精度和动态范围也不断降低，实现高分辨率的ADC是一种挑战。而高阶多位sigma-delta ADC由于不需要采样保持电路，电路规模小，可以实现较高的分辨率，因此在实际中得到广泛的应用。
sigma-delta调制技术自二十世纪六十年代诞生以来，经过若干年的发展，现已成为超大规模集成电路系统中实现高性能模数转换接口电路的主流技术之一。简而言之，sigma-delta调制器用以将一连续时间，连续幅度的输入信号转换成为一离散时间，离散幅度的输出序列。基于sigma-delta调制技术的sigma-delta调制器（sigma-delta modulator，SDM），结合应用过采样技术和噪声整形技术相结合，把量化噪声推到高频端，对量化噪声进行双重抑制，从而能显著的提高数据转换器的信噪比、实现高精度模数转换。
sigma-delta调制器主要由一个A/D转换器、一个D/A转换器和一系列串联积分器组成。积分器的个数决定了sigma-delta调制器的阶数。如：单环路调制器中有三个积分器串联，则此单环路sigma-delta调制器就称为单环路三阶sigma-delta调制器。Sigma-delta调制器的主要性能指标有：动态范围（DynamicRange,DR）、信噪比（Signal-to-Noise Ratio，SNR）、信噪失真比（Signal-to-NoiseDistortion Ratio，SNDR）、有效位数（Effective Number of Bit,ENOB）、以及过载度（Overload Level,OL）。
传统单环路三阶多比特sigma-delta调制器的结构示意图如图1所示。其中，输入的模拟信号馈送到第一减法器101的一个输入端口；第一减法器101的输出端口与第一积分器102的输入端口进行相连；第一积分器101的输出端口与第二减法器103的一个输入端口相连；第二减法器103的输出端口与第二积分器104的输入端口相连；第二积分器104的输出端口与第三减法器105的一个输入端口相连；第三减法器105的输出端口与第三积分器106的输入端口相连；第三积分器106的输出端口与量化器107的输入端口相连；量化器107的一路输出作为数字信号输出，而另一路输出则送入到DAC108；DAC108把转换后的模拟信号分为三路；一路模拟信号反馈回到第一减法器101的另一个输入端口；一路模拟信号通过增益系数为a5的增益放大器109后反馈回第二减法器103的另一个输入端口；一路模拟信号通过增益系数为a6的增益放大器110后反馈回第三减法器105的另一个输入端口。
第一积分器102、第二积分器104和第三积分器106输出信号的Z域表达式分别如下述(1)、(2)、(3)式：
Y 1 ( z ) = 1 z - 1 [ X ( z ) ( 1 - 1 ( z - 1 ) 3 + a 6 ( z - 1 ) 2 + a 5 ( z - 1 ) + 1 ) - E ( z ) ( z - 1 ) 3 ( z - 1 ) 3 + a 6 ( z - 1 ) 2 + a 5 ( z - 1 ) + 1 ] - - - ( 1 )
Y 2 ( z ) = - a 5 z - 1 X ( z ) + 2 - z ( z - 1 ) 2 [ X ( z ) ( 1 - 1 ( z - 1 ) 3 + a 6 ( z - 1 ) 2 + a 5 ( z - 1 ) + 1 ) - E ( z ) ( z - 1 ) 3 ( z - 1 ) 3 + a 6 ( z - 1 ) 2 + a 5 ( z - 1 ) + 1 ] - - - ( 2 )
Y 3 ( z ) = X ( z ) 1 ( z - 1 ) 3 + a 6 ( z - 1 ) 2 + a 5 ( z - 1 ) + 1 + E ( z ) [ ( z - 1 ) 3 ( z - 1 ) 3 + a 6 ( z - 1 ) 2 + a 5 ( z - 1 ) + 1 - 1 ] - - - ( 3 )
其中，x(z)为输入信号的Z域表达式；a5、a6分别为增益放大器109和增益放大器110的反馈增益系数。E(z)为量化误差的Z域表达式。
从上述表达式中可以看出，第一积分器102、第二积分器104和第三积分器106的输出不仅与量化误差有关，还与输入信号x(z)有关。当输入信号较大时，会严重影响调制的稳定性，从而大大限制了输入信号的动态范围。
发明内容
本发明实施例的目的旨在解决现有技术存在的sigma-delta调制器在输入信号较大时，会增加电路的功耗、严重影响调制的稳定性，输入信号的动态范围较窄的问题，在于提供一种sigma-delta调制器，能减少了失真、提高稳定性及输入信号的动态范围。
本发明实施例是这样实现的，一种sigma-delta调制器，包括：
第二增益放大器、第三增益放大器、数模转换器，以及顺序连接的减法器、第一加法器、第一积分器、第二积分器、第一增益放大器、第二加法器、量化器；
所述减法器的正向输入端接所述第二加法器的另一输入端，所述第一积分器的输出端还经所述第二增益放大器后接所述第二加法器的再一输入端，所述量化器的输出端经所述数模转换器接所述减法器的反向输入端，所述第二积分器的输出端还经所述第三增益放大器后接所述第一加法器的另一输入端。
在本发明中，通过第二增益放大器、第三增益放大器、数模转换器，以及顺序连接的减法器、第一加法器、第一积分器、第二积分器、第一增益放大器、第二加法器、量化器，减法器的正向输入端接第二加法器的另一输入端，第一积分器的输出端还经第二增益放大器后接第二加法器的再一输入端，量化器的输出端经数模转换器接减法器的反向输入端，第二积分器的输出端还经第三增益放大器后接第一加法器的另一输入端，实现了一种sigma-delta调制器，各积分器只处理量化噪声，能减少了失真、提高稳定性及输入信号的动态范围。
附图说明
图1是现有技术提供的三阶sigma-delta调制器的结构示意图；
图2是本发明实施例提供的二阶sigma-delta调制器的结构示意图；
图3是本发明实施例提供的三阶sigma-delta调制器的结构示意图；
图4是本发明实施例提供的三阶sigma-delta调制器的第三积分器、第一积分器和第二积分器输出的电压范围仿真示意图；
图5是图1所示的传统三阶sigma-delta调制器的第一积分器、第二积分器和第三积分器输出的电压范围仿真示意图；
图6是本发明实施例提供的三阶sigma-delta调制器在输入模拟信号幅度比较大的情况下输出的数字信号的信噪比的仿真示意图；
图7是图1所示的传统三阶sigma-delta调制器在输入模拟信号幅度比较大的情况下输出的数字信号的信噪比的仿真示意图；
图8是本发明实施例提供的延时积分器的结构示意图；
图9是本发明实施例提供的四阶sigma-delta调制器的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本发明实施例中，通过第二增益放大器、第三增益放大器、数模转换器，以及顺序连接的减法器、第一加法器、第一积分器、第二积分器、第一增益放大器、第二加法器、量化器，减法器的正向输入端接第二加法器的另一输入端，第一积分器的输出端还经第二增益放大器后接第二加法器的再一输入端，量化器的输出端经数模转换器（DAC）接减法器的反向输入端，第二积分器的输出端还经第三增益放大器后接第一加法器的另一输入端，实现了一种sigma-delta调制器，各积分器只处理量化噪声。
图2示出了本发明实施例提供的二阶sigma-delta调制器的结构，为了便于说明仅示出了与本发明实施例相关的部分。
该sigma-delta调制器可以用于数据处理设备，例如数字音频处理设备、数字电视、图像编码设备、频率合成设备等，可以是运行于这些设备内的软件单元、硬件单元或者软硬件相结合的单元，也可以作为独立的挂件集成到这些数据处理设备中或者运行于这些数据处理设备的应用系统中。其中，该sigma-delta调制器包括第二增益放大器208、第三增益放大器210、数模转换器209，以及顺序连接的减法器201、第一加法器202、第一积分器203、第二积分器204、第一增益放大器205、第二加法器206、量化器207，减法器201的正向输入端接第二加法器206的另一输入端，第一积分器203的输出端还经第二增益放大器208后接第二加法器206的再一输入端，量化器207的输出端经数模转换器（DAC）209接减法器201的反向输入端，第二积分器204的输出端还经第三增益放大器210后接第一加法器202的另一输入端。这里，第二加法器206的输入端为3个。
这样，即将实现了：
1、将模拟输入信号前馈到量化器207前的第二加法器206的输入端；
2、将第一积分器203和第二积分器204的输出经增益放大器208、205后前馈到量化器207前的第二加法器206的另外两个输入端；
3、将最后一个积分器（即第二放大器）的输出经第三增益放大器210后反馈到上一个积分器（即第一放大器）前的第一加法器202的输入端；
4、通过第二加法器206将所有的前馈信号进行累加，并把累加后的信号送入到量化器207进行量化；量化后的信号一路作为输出，另一路则经过数模转换器209把数字信号转换为模拟信号；转换后的模拟信号反馈回减法器201的反向输入端，与原模拟输入信号相减。
在本发明实施例中，量化器207为均匀量化器207，即把输入信号的取值域按等距离分割。假如，量化器207为n比特量化器207，那么输入信号的取值域则按n等份进行等距离分割。
数模转换器209将数字信号转换为模拟信号，然后把转换后的模拟信号反馈回减法器201的反向输入端。数模转换器209可以为电压定标型数模转换器209、电荷定标型数模转换器209或电流定标型数模转换器209。
由于电荷定标型数模转换器209的精度较高，作为本发明的一个优选实施例，可以采用的电荷定标型数模转换器209，以进一步提高sigma-delta调制器的精度。
对于三阶及以上的sigma-delta调制器，还包括至少一个增益放大器，以及分别对应各增益放大器的连接于减法器201与第一加法器202之间的至少一个积分器，各积分器的输出端还分别经增益放大器后接第二加法器206的一输入端。
图3示出了本发明实施例提供的三阶sigma-delta调制器的结构，为了便于说明仅示出了与本发明实施例相关的部分。
在二阶sigma-delta调制器的基础上，在减法器201与第一加法器202之间增加了第三积分器211，且第三积分器211的输出端还经第四增益放大器212后接第二加法器206的一输入端。这里，第二加法器206的输入端为4个。第三积分器211、第一积分器203和第二积分器204输出的Z域表达式如下：
Y 3 ( z ) = - [ ( z - 1 ) 2 - a 4 ] E ( z ) ( z - 1 ) [ ( z - 1 ) 2 - a 4 ] + a 3 + a 2 ( z - 1 ) + a 1 [ ( z - 1 ) 2 - a 4 ] - - - ( 4 )
Y 1 ( z ) = - ( Z - 1 ) E ( z ) ( Z - 1 ) [ ( z - 1 ) 2 - a 4 ] + a 3 + a 2 ( z - 1 ) + a 1 [ ( z - 1 ) 2 - a 4 ] - - - ( 5 )
Y 2 ( z ) = - E ( z ) ( Z - 1 ) [ ( z - 1 ) 2 - a 4 ] + a 3 + a 2 ( z - 1 ) + a 1 [ ( z - 1 ) 2 - a 4 ] - - - ( 6 )
其中，X(z)为输入信号的Z域表达式。a1,a2,a3分别为前馈增益系数，a4为反馈增益系数；E(z)分别为量化误差的Z域表达式。
从表达式(4)、(5)、(6)中可以看出，第一积分器203、第二积分器204和第三积分器211的输出并不包含输入信号X(z)，只与量化误差有关，即各积分器只处理量化噪声，这大大降低了各积分器的电压输出范围，能有效防止由于过载问题而产生的系统不稳定性。
另外，本发明实施例提供的sigma-delta调制器能有效解决当模拟输入信号较大时量化器207过载的问题，使系统处于稳定状态，从而有效的扩大了模拟输入信号的动态范围。
图4示出了本发明实施例提供的三阶sigma-delta调制器的第三积分器211、第一积分器203和第二积分器204输出的电压范围仿真示意图；图5示出了图1所示的传统三阶sigma-delta调制器的第一积分器203、第二积分器204和第三积分器211输出的电压范围仿真示意图。其中，仿真条件具体为：过采样率为16，过采样频率为24MHz，满度相对电平（dB full scale，dBFS）为-3dB，信号频带为1MHz，信号输入频率为146480Hz；仿真示意图中的横坐标为积分器的输出电压，纵坐标为相应输出电压出现的次数。从图4、5中可以看出，本发明实施例提供的三阶sigma-delta调制器的各积分器输出的电压范围明显小于图1所示的传统三阶sigma-delta调制器的各积分器输出的电压范围。同样，对于其他阶sigma-delta调制器也可以得到类似的仿真结果。
同样，在本发明实施例中，量化器207为均匀量化器207；数模转换器209可以为电压定标型数模转换器209、电荷定标型数模转换器209或电流定标型数模转换器209。
图6、7分别示出了本发明实施例提供的三阶sigma-delta调制器与图1所示的传统三阶sigma-delta调制器在输入模拟信号幅度比较大的情况下，输出的数字信号的信噪比的仿真示意图。图6、7的仿真条件与图4、5的仿真条件相同；通过把调制器的最后输出加汉明窗后做快速傅里叶变换（Fast FourierTransform，FFT）后取模值的平方，再取对数，即可得到图6、7所示的频率与功率谱密度的关系。从图6、7可以看出：传统三阶sigma-delta调制器由于输入信号幅度过大，而导致调制器不稳定，从而使调制器的性能急剧下降；然而本发明实施例提供的三阶sigma-delta调制器，克服了不稳定性问题，使输入信号的动态范围扩大，信噪比得到提升。一般来说，当输入信号使调制器过载时，则认为输入信号比较大。同样，对于其他阶sigma-delta调制器也可以得到类似的仿真结果。
为了进一步提高sigma-delta调制器的稳定性，作为本发明的一个优选实施例，sigma-delta调制器中的第一积分器203、第二积分器204和第三积分器211等积分器为延时积分器。
具体地，如图8所示，延时积分器由顺序连接的加法器801、单位延时器802和限幅器803组成。
限幅器803的作用是将积分器的输出电压限制在某个特定的范围内，以防止sigma-delta调制器中量化器207的输入幅度过大，而导致量化器207过载。
所需处理的输入信号首先传送到加法器801的一个输入端口；加法器801的输出端口与单位延时单元802的输入端口进行连接；单位延时单元802的输出信号直接输入到限幅器803；限幅器803的一路输出信号反馈回加法器801的另一个端口，而另一路输出则作为单位延时器802的输出信号。这个闭环回路就组成了一个积分器，积分器的系统传输函数为：：
Y ( Z ) X ( Z ) = Z - 1 1 - Z - 1 - - - ( 7 )
其中，X(Z)为输入信号，Y(Z)为输出信号。
图9示出了本发明实施例提供的四阶sigma-delta调制器的结构，为了便于说明仅示出了与本发明实施例相关的部分。
在三阶sigma-delta调制器的基础上，在减法器201与第一加法器202之间增加了第四积分器213，且第四积分器的输出端还经第五增益放大器214后接第二加法器206的一输入端。这里，第二加法器206的输入端为5个。该第四积分器213可以连接于减法器201与第三积分器211之间，即如图9所示，也可以连接于第三积分器211与第一加法器202之间，即图9中的第三积分器211与第四积分器213交换位置即可。各积分器、量化器207、数模转换器209等的实现如上所述，不再赘述。
在本发明实施例中，通过第二增益放大器、第三增益放大器、数模转换器，以及顺序连接的减法器、第一加法器、第一积分器、第二积分器、第一增益放大器、第二加法器、量化器，减法器的正向输入端接第二加法器的另一输入端，第一积分器的输出端还经第二增益放大器后接第二加法器的再一输入端，量化器的输出端经数模转换器接减法器的反向输入端，第二积分器的输出端还经第三增益放大器后接第一加法器的另一输入端，实现了一种sigma-delta调制器，各积分器只处理量化噪声，能减少了失真、提高稳定性及输入信号的动态范围。
进一步地，sigma-delta调制器还包括至少一个增益放大器以及分别对应各增益放大器的连接于减法器与第一加法器之间的至少一个积分器，各积分器的输出端还分别经增益放大器后接第二加法器的一输入端，以实现三阶及以上的sigma-delta调制器。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种sigma-delta调制器，其特征在于，所述sigma-delta调制器包括：
第二增益放大器、第三增益放大器、数模转换器，以及顺序连接的减法器、第一加法器、第一积分器、第二积分器、第一增益放大器、第二加法器、量化器；
所述减法器的正向输入端接所述第二加法器的另一输入端，将模拟输入信号前馈到所述第二加法器的输入端，所述第一积分器的输出端还经所述第二增益放大器后接所述第二加法器的再一输入端，所述量化器的输出端经所述数模转换器接所述减法器的反向输入端，所述第二积分器的输出端还经所述第三增益放大器后接所述第一加法器的另一输入端，将所述第一积分器和第二积分器的输出分别经所述第二增益放大器和第三增益放大器后前馈到所述第二加法器的另外两个输入端。
2.如权利要求1所述的sigma-delta调制器，其特征在于，所述的sigma-delta调制器还包括至少一个增益放大器，以及分别对应各所述增益放大器的连接于所述减法器与所述第一加法器之间的至少一个积分器，各所述积分器的输出端还分别经增益放大器后接第二加法器的一输入端。
3.如权利要求2所述的sigma-delta调制器，其特征在于，所述至少一个增益放大器为第四增益放大器，所述至少一个积分器为第三积分器，所述第三积分器的输出端还经所述第四增益放大器后接所述第二加法器的一输入端。
4.如权利要求3所述的sigma-delta调制器，其特征在于，sigma-delta调制器还包括第五增益放大器和第四积分器，第四积分器连接于所述减法器与所述第一加法器之间，且所述第四积分器的输出端还经所述第五增益放大器后接所述第二加法器的一输入端。
5.如权利要求1至4任一项所述的sigma-delta调制器，其特征在于，所述量化器为均匀量化器。
6.如权利要求1至4任一项所述的sigma-delta调制器，其特征在于，所述数模转换器为电压定标型数模转换器、电荷定标型数模转换器或电流定标型数模转换器。
7.如权利要求1所述的sigma-delta调制器，其特征在于，所述第一积分器、第二积分器为延时积分器。
8.如权利要求2所述的sigma-delta调制器，其特征在于，所述至少一个积分器为至少一个延时积分器。
9.如权利要求7或8所述的sigma-delta调制器，其特征在于，所述延时积分器由顺序连接的加法器、单位延时器和限幅器组成。
CN 201110096156 2011-04-15 2011-04-15 一种sigma-delta调制器 Expired - Fee Related CN102291150B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN 201110096156 CN102291150B (zh) 2011-04-15 2011-04-15 一种sigma-delta调制器
PCT/CN2011/079023 WO2012139356A1 (zh) 2011-04-15 2011-08-28 一种sigma-delta调制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110096156 CN102291150B (zh) 2011-04-15 2011-04-15 一种sigma-delta调制器

Publications (2)

Publication Number Publication Date
CN102291150A CN102291150A (zh) 2011-12-21
CN102291150B true CN102291150B (zh) 2013-10-09

Family

ID=45337285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110096156 Expired - Fee Related CN102291150B (zh) 2011-04-15 2011-04-15 一种sigma-delta调制器

Country Status (2)

Country Link
CN (1) CN102291150B (zh)
WO (1) WO2012139356A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102545901B (zh) * 2012-02-21 2015-06-17 北京工业大学 基于逐次比较量化器的二阶前馈Sigma-Delta调制器
CN102638268B (zh) * 2012-04-19 2015-02-18 北京工业大学 基于逐次比较量化器的三阶前馈Sigma-Delta调制器
US8779957B2 (en) * 2012-08-02 2014-07-15 Qualcomm Incorporated Low distortion feed-forward delta-sigma modulator
US9054733B2 (en) * 2013-06-12 2015-06-09 Microchip Technology Incorporated Quantization noise coupling delta sigma ADC with a delay in the main DAC feedback
WO2015066879A1 (zh) * 2013-11-07 2015-05-14 深圳大学 Sigma-delta调制器
CN104883190B (zh) * 2014-02-28 2018-10-16 山东共达电声股份有限公司 一种包含自适应增量调制的高精度模数转换器
JP5958884B2 (ja) * 2014-03-20 2016-08-02 カシオ計算機株式会社 Ｄ／ａ変換装置、ｄ／ａ変換方法及び電子楽器
JP6767715B2 (ja) * 2015-05-27 2020-10-14 パナソニックＩｐマネジメント株式会社 Ａｄ変換器
CN106788444A (zh) * 2016-12-12 2017-05-31 浙江大学 同时实现无杂散、高信噪失真比的低通σδ调制器
CN113848380B (zh) * 2021-10-22 2023-10-20 深圳市兆驰数码科技股份有限公司 功率检测电路及方法、直流和相位的检测系统及方法
CN114499536A (zh) * 2022-03-31 2022-05-13 深圳市爱普特微电子有限公司 用于Sigma-DeltaADC的过载处理方法和系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1901379A (zh) * 2005-07-20 2007-01-24 财团法人工业技术研究院 三阶σ－δ调制器
CN101765975A (zh) * 2007-05-29 2010-06-30 国家半导体公司 Dac分辨率小于adc分辨率的sigma-delta调制器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4357083B2 (ja) * 2000-06-01 2009-11-04 株式会社ルネサステクノロジ デルタシグマモジュレータおよびａｄコンバータ
JP3718706B2 (ja) * 2003-10-28 2005-11-24 松下電器産業株式会社 デルタ・シグマ変調装置
US6956513B1 (en) * 2004-10-22 2005-10-18 Broadcom Corporation Error feedback structure for delta-sigma modulators with improved stability
US7450047B1 (en) * 2007-09-06 2008-11-11 National Semiconductor Corporation Sigma-delta modulator with DAC resolution less than ADC resolution and increased dynamic range
US7675448B1 (en) * 2008-09-01 2010-03-09 Mediatek Inc. Continuous-time sigma-delta modulator using dynamic element matching having low latency and dynamic element matching method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1901379A (zh) * 2005-07-20 2007-01-24 财团法人工业技术研究院 三阶σ－δ调制器
CN101765975A (zh) * 2007-05-29 2010-06-30 国家半导体公司 Dac分辨率小于adc分辨率的sigma-delta调制器

Also Published As

Publication number Publication date
CN102291150A (zh) 2011-12-21
WO2012139356A1 (zh) 2012-10-18

Similar Documents

Publication Publication Date Title
CN102291150B (zh) 一种sigma-delta调制器
US7525464B2 (en) Sigma-delta modulator with DAC resolution less than ADC resolution
US8212702B2 (en) Delta-sigma analog-to-digital conversion apparatus and method thereof
Maghari et al. Sturdy MASH [Delta]-[Sigma] modulator
US7522079B1 (en) Sigma-delta modulator with DAC resolution less than ADC resolution and increased tolerance of non-ideal integrators
US7450047B1 (en) Sigma-delta modulator with DAC resolution less than ADC resolution and increased dynamic range
CN102386929B (zh) Sigma-Delta调制器及包括该调制器的Sigma-Delta模数转换器
CN102420614A (zh) Sigma-Delta调制器及包含其的Sigma-Delta模数转换器
CN103929184B (zh) 一种基于数字噪声耦合技术的δ‑σ调制器
CN102882528B (zh) Sigma-delta调制器
CN103762990A (zh) 一种噪声抑制能力增强的σδ调制器结构
CN203522712U (zh) 一种用于数字麦克风的连续时间多比特模数转换器
CN103762980A (zh) 一种高稳定性噪声抑制增强σδ调制器结构
CN113452369B (zh) 一种模数转换器及其数字校准方法
CN111030700B (zh) 一种输出序列长度与输入无关的低杂散mashδς调制器
Kuo et al. A Delta-Sigma Modulator with UPWM Quantizer for Digital Audio Class-D Amplifier
Yan et al. A second-order continuous-time delta-sigma modulator with double self noise coupling
CN221842540U (zh) 一种基于辅助有源滤波和互调失真抑制的连续时间Sigma-Delta调制器电路
Su et al. Effect of reconstruction error in subtractive dither structure
CN206820941U (zh) 适合低过采样率的麦克风系统
Zhang et al. Self-coupled MASH Delta-Sigma Modulator with Zero Optimization
WO2015066879A1 (zh) Sigma-delta调制器
CN112953533A (zh) 一种改进型低失真Sigma-Delta调制器
Veyrac et al. Noise shaping Riemann: an energy efficient data conversion scheme
Yu Cascaded Sigma-Delta modulator with dual quantization architecture and an inter-stage feedback path

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131009

Termination date: 20160415