CN102638268B - 基于逐次比较量化器的三阶前馈Sigma-Delta调制器 - Google Patents
基于逐次比较量化器的三阶前馈Sigma-Delta调制器 Download PDFInfo
- Publication number
- CN102638268B CN102638268B CN201210116311.5A CN201210116311A CN102638268B CN 102638268 B CN102638268 B CN 102638268B CN 201210116311 A CN201210116311 A CN 201210116311A CN 102638268 B CN102638268 B CN 102638268B
- Authority
- CN
- China
- Prior art keywords
- output
- switch
- voltage driver
- adder unit
- electric capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明公开了一种基于逐次比较量化的三阶前馈Sigma-Delta调制器。本发明所述的Sigma-Delta调制器包括三个积分器(1)、一个多比特逐次比较量化器(2)、一个二进制码转换成温度码的数字电路(3)、一个反馈数模转换器(4)、一个计算出输入信号和反馈数模转换器输出信号之间差值的第一加法器单元(5)。一个在前馈通路上的直接由逐次比较器的多输入采样开关电容阵列构成的第二加法器单元(6)，该加法器单元取代了目前通过额外的模拟加法器功能电路或数字加法器功能电路。本发明得到的Sigma-Delta调制器，具有超低功耗，高分辨率的特点。
Description
技术领域
本发明涉及一种Sigma-Delta模数转换器，属于集成电路领域。
背景技术
伴随着消费类电子迅猛发展和数字化技术的广泛应用，对高精度、低功耗、低成本模数转换器需求日渐扩大，然而集成电路工艺的不断更新导致电源电压的降低与晶体管的本征增益的下降，使模拟电路设计难度加大。因此我们要在低电压下进一步采用创新性的低功耗设计来满足系统上的要求。对于低功耗、高精度、低成本模数转换器的设计采用前馈Sigma-Delta结构的模数转换器已成为一个趋势。其中关键部分就在于Sigma-Delta调制器。
前馈结构Sigma-Delta调制器的输入信号不直接经过运算法放大器，从而避免运算放大器的非线性失真导致的调制器性能下降，可以在低电源电压下得到高性能的模数转换器。传统的三阶前馈Sigma-Delta调制器结构如图1所示，主要由三个积分器，一个量化器前的加法器，一个量化器，一个反馈数模转换器，一个把第一阶积分器输出信号放大3倍的放大器，一个把第二阶积分器输出信号放大3倍的放大器，一个计算出输入信号和反馈数模转换器输出信号之间差值的加法器构成。输入信号X与第一阶积分器输出信号放大三倍后的信号、第一阶积分器输出信号放大三倍后的信号和第三阶积分器输出信号相加后输入到量化器，经过量化后，量化器输出信号Y经过DAC转换后与输入信号相减得到U，U输入到第一阶积分器。为保证高精度性能，量化器通常采用多比特位宽的量化器。采用多比特位宽量化器的优点在于可以在不增加Sigma-Delta调制器过采样率的条件下，提高调制器的噪声谐波抑制比，同时可以提高系统的稳定性。
发明内容
有鉴于此，本发明实施例的目的在于提供一种新的电路结构，满足对高精度、低功耗、低成本模数转换器设计需求。
本发明是采用以下技术方案实现的：
它包括本发明的运用逐次比较量化的多输入采样电容阵列作为第二加法器单元6以及三个积分器1、一个多比特逐次比较量化器2、一个二进制码转换成温度码功能的数字电路3、一个反馈数模转换器4、用于计算输入信号与数模转换器输出信号差值的第一加法器单元5构成的三阶前馈Sigma-Delta调制器，结构如图2所示。
第二加法器单元的结构：第二加法器单元包括2N个单位电容，N的取值范围为3到8。所有电容的上极板与一个开关K的一端相连，该开关另一端与一电压驱动器B3输出端相连。2N-3×3个电容的下极板分别通过三个开关KN，1，KN，2，KN，3与第一阶积分器输出端，电压驱动器B1输出端，电压驱动器B2输出端相连；2N-3个电容的下极板分别通过三个开关KN-1，1，KN-1，2，KN-1，3与第三阶积分器输出端，电压驱动器B1输出端，电压驱动器B2输出端相连；2N-2个电容的下极板分别通过三个开关KN-2，1，KN-2，2，KN-2，3与第二阶积分器输出端，电压驱动器B1输出端，电压驱动器B2输出端相连；2N-3个电容的下极板分别通过三个开关KN-3，1，KN-3，2，KN-3，3与第二阶积分器输出端，电压驱动器B1输出端，电压驱动器B2输出端相连；2N-4个，2N-5个，···2N-(N-1)个，2N-N个电容的下极板通过与之对应的KN-4，1、KN-4，2、KN-4，3，KN-5，1、KN-5，2、KN-5，3，···，KN-(N-1)，1、KN-(N-1)，2、KN-(N-1)，3，KN-N，1、KN-N，2、KN-N，3与信号输入端，电压驱动器B1输出端，电压驱动器B2输出相连；最后一个电容的下极板分别通过两个开关KL，1、KL，2与信号输入端，电压驱动器B2输出端相连。
调制器输入端分别与第一加法器单元和第二加法器单元相连；
第一加法器单元输出端与第一阶积分器输入端相连；
第一阶积分器输出端分别与第二加法器单元和第二阶积分器输入端相连；
第二阶积分器输出端分别与第二加法器单元和第三阶积分器输入端相连；
第三阶积分器输出端与第二加法器单元相连；
第二加法器单元输出端与多比特逐次比较量化器相连，同时多比特逐次比较量化器通过反馈信号线与第二加法器单元相连；
多比特逐次比较量化器输出端与二进制码转换成温度码功能的数字电路相连；
二进制码转换成温度码功能的数字电路输出端与反馈数模转换器相连；
反馈数模转换器输出端与第一加法器单元相连。
该调制器输入信号直接输入到第一加法器单元和第二加法器单元；
第一加法器单元输出信号输入到第一阶积分器输入端；
第一阶积分器输出信号输入到第二阶积分器同时将该信号输入到第二加法器单元；
第二阶积分器输出信号输入到第三阶积分器同时将该信号输入到第二加法器单元；
第三阶积分器输出信号输入到第二加法器单元；
第二加法器单元对上述四个信号，即输入信号、第一阶积分器输出信号、第二阶积分器输出信号、第三阶积分器输出信号进行信号采样。在信号采样时刻，输入信号、第一阶积分器输出信号、第二阶积分器输出信号分别、第三阶积分器输出信号分别输入到第二加法器单元内的不同电容上，输入信号、第一阶积分器输出信号、第二阶积分器输出信号、第三阶积分器输出信号对应的信号采样电容容值的比例为1∶3∶3∶1。第二加法器单元在信号采样时刻，开关KN，1、KN-1，1、KN-2，1、KN-3，1、KN-4，1、···、KN-(N-1)，1、KN-N，1、KL，1、K闭合，其他开关断开。第一阶积分器的输出信号通过开关KN，1输入到2N-3×3个电容的下极板；第二阶积分器输出信号分别通过开关KN-2，1、KN-3，1输入到对应的2N-2个和2N-3个共计2N-3×3个电容的下极板；第三阶积分器的输出信号通过开关KN-1，1输入到2N-3个电容的下极板；输入信号通过开关KN-4，1、KN-5，1、···、KN-(N-1)，1、KN-N，1、KL，1输入到2N-4个，2N-5个，···2N-(N-1)个，2N-N个和最后一个电容上共计2N-3个电容。所有电容的上极板在信号采样时刻通过开关K与电压驱动器B3输出端相连。
采样后，多比特逐次比较量化器对采样信号进行N次的逐次比较、量化。在N次比较、量化期间，开关KN，1、KN-1，1、KN-2，1、KN-3，1、KN-4，1、···、KN-(N-1)，1、KN-N，1、KL，1、K断开，KL，2闭合，最后一个电容的下级板通过开关KL，2与电压驱动器B2输出端相连，所有电容的上极板与比较量化器输入端相连。在进行第一次比较、量化时，开关KN，2、KN-1，2首先闭合，KN，3、KN-1，3断开，开关KN-2，2、KN-3，2、···、KN-(N-1)，2、KN-N，2断开，开关KN-2，3、KN-3，3、···、KN-(N-1)，3、KN-N，3闭合。共计2N-1个电容的下极板通过开关KN，2、KN-1，2与电压驱动器B1输出端相连，2N-2个、2N-3个、···、2N-(N-1)个、2N-N个电容的下极板通过开关KN-2，3、KN-3，3、···、KN-(N-1)，3、KN-N，3与电压驱动器B2输出端相连。多比特逐次比较量化器进行一次比较、量化，得到一位二进制码，若该值为1，则KN，2、KN-1，2断开，KN，3、KN-1，3闭合，2N-1个电容的下极板通过开关KN，3、KN-1，3与电压驱动器B2输出端相连；若该值为0，则KN，2、KN-1，2保持闭合，KN，3、KN-1，3断开，2N-1个电容的下极板通过开关KN，2、KN-1，2与电压驱动器B1输出端相连，到此完成了第一次比较、量化。第一次比较、量化结束后，开始第二次比较、量化。第二次比较、量化期间开关KN，2、KN，3、KN-1，2、KN-1，3状态同第一次比较、量化结束时状态保持一致。在进行第二次比较、量化时，开关KN-2，2首先闭合，KN-2，3断开，开关KN-3，2、···、KN-(N-1)，2、KN-N，2断开，开关KN-3，3、···、KN-(N-1)3、KN-N，3闭合，2N-2个电容的下极板通过开关KN-2，2与电压驱动器B1输出端相连，2N-3个、···、2N-(N-1)个、2N-N个电容的下极板通过开关KN-3，3、···、KN-(N-1)，3、KN-N，3与电压驱动器B2输出端相连。多比特逐次比较量化器进行一次比较、量化，得到一位二进制码，若该值为1，则KN-2，2断开，KN-2，3闭合，2N-2个电容的下极板通过开关KN-2，3与电压驱动器B2输出端相连，若该值为0，则KN-2，2保持闭合，KN-2，3断开，2N-2个电容的下极板通过开关KN-2，2与电压驱动器B1输出端相连，到此完成了第二次比较、量化。第二次比较、量化结束后，开始第三次比较、量化。第三次比较、量化期间，开关KN，2、KN，3、KN-1，2、KN-1，3状态同第一次比较、量化结束时状态保持一致，开关KN-2，2，KN-2，3状态同第二次比较、量化结束时状态保持一致。在进行第三次比较、量化时，开关KN-3，2首先闭合，KN-3，3断开，开关KN-4，2、···、KN-(N-1)，2、KN-N，2断开，开关KN-4，3、···、KN-(N-1)，3、KN-N，3闭合。2N-3个电容的下极板通过开关KN-3，2与电压驱动器B1输出端相连，2N-4个、···、2N-(N-1)个、2N-N个电容的下极板通过开关KN-4，3、···、KN-(N-1)，3、KN-N，3与电压驱动器B2输出端相连。多比特逐次比较量化器进行一次比较、量化，得到一位二进制码，若该值为1，则KN-3，2断开，KN-3，3闭合，2N-3个电容的下极板通过开关KN-3，3与电压驱动器B2输出端相连，若该值为0，则KN-3，2保持闭合，KN-3，3断开，2N-3个电容的下极板通过开关KN-3，2与电压驱动器B1输出端相连，到此完成了第三次比较、量化。依次类推，第N次比较、量化期间，开关KN，2、KN，3、KN-1，2、KN-1，3状态同第一次比较、量化结束时状态保持一致，开关KN-2，2，KN-2，3状态同第二次比较、量化结束时状态保持一致，···，开关KN-(N-1)，2，KN-(N-1)，3状态同第N-1次比较、量化结束时状态保持一致。在进行第N次比较、量化时，开关KN-N，2首先闭合，KN-N，3断开，2N-N个电容的下极板通过开关KN-N，2与电压驱动器B1输出端相连，多比特逐次比较量化器进行一次比较、量化，得到一位二进制码，若该值为1，则KN-N，2断开，KN-N，3闭合，2N-N个电容的下极板通过开关KN-N，3与电压驱动器B2输出端相连，若该值为0，则KN-N，2保持闭合，KN-N，3断开，2N-N个电容的下极板通过开关KN-N，2与电压驱动器B1输出端相连，到此完成了第N次比较、量化。
多比特逐次比较量化器完成量化后输出的多比特二进制码通过二进制码转换成温度码功能数字电路转换成温度码；
输出的温度码控制反馈数模转换器得到数模转换器输出信号；将数模转换器的输出信号输入到第一加法器单元与输入信号作差，作差后的信号输入到第一阶积分器的输入端。
在本发明中，输入模拟信号Vin、第一阶积分器输出信号Vin1、第二阶积分器输出信号Vin2、第三阶积分器输出信号Vin3在采样时刻分别被多输入电容阵列组成的第二加法器单元内的电容进行下极板采样，图3为第二加法器单元采样时刻示意图。在采样时刻第二加法器单元有别于传统的逐次比较量化器采样阵列电容只对单一的输入信号进行采样。在比较时刻，第二加法器单元电容阵列恢复成现有技术的逐次比较量化器类二进制权重采样电容阵列，图4为第二加法器单元在第一次比较时刻电路结构图。
其中Vref3为输入共模信号，Vref2、Vref1为比较器参考电压。
本发明与现有技术相比，具有以下的特点和有益效果：
本发明所述的三阶前馈Sigma-Delta调制器，与传统的三阶前馈Sigma-Delta调制器项比较，加法功能电路由逐次比较量化器前的多输入采样电容阵列实现，去除了额外的模拟或数字加法器电路，使得整体电路功耗降低，节省了电路面积，降低了生产成本。多输入采样电容阵列与传统的逐次比较量化器前的采样电容阵列相比较，在采样时刻对应四个被采样信号的采样电容的比例变为3∶1∶3∶1，在比较、量化时刻电容阵列恢复成2N-1∶2N-2···2∶1∶1。
附图说明
图1为传统的三阶前馈Sigma-Delta调制器结构框图；
图2为本发明的三阶前馈Sigma-Delta调制器结构框图；
图3为第二加法器单元电容阵列采样时刻示意图；
图4为第二加法器单元电容阵列第一次比较时刻示意图；
图5为本发明实施例提供的Sigma-Delta调制器电路结构图；
图6为本发明实施例提供的Sigma-Delta调制器电路时序图；
图7为本发明实施例提供的斩波稳定放大器结构框图；
图8为本发明实施例提供的大范围套筒式运算放大器电路结构图；
图9为本发明实施例提供的低功耗比较电路结构图；
图10A为本发明实施例提供的异步时钟控制电路；
图10B为本发明实施例提供的异步时钟时序框图；
图11为本发明实施例提供的第二加法器单元电容阵列采样时刻示意图；
图12为本发明实施例提供的第二加法器单元电容阵列比较时刻示意图；
图13为本发明实施例提供的数据权重平均算法示意图；
图14为本发明实施例输出信号频谱图。
其中1表示三个积分器，2表示逐次比较量化器，3表示二进制码转换成温度码的数字电路，4表示反馈数模转换器，5表示第一加法器单元，6表示第二加法器单元，50表示斩波稳定运算放大器，51表示4比特异步逐次比较量化器，52表示4比特二进制码转换成15比特温度码数字逻辑模块，53表示4比特单位电容结构的反馈数模转换器，70表示pMOS开关，71表示自举开关，101表示异步时钟单元。
具体实施方式
本发明实施例提出了一种采用多输入采样开关电容阵列加法器的基于4比特异步逐次比较量化器的前馈三阶低通Sigma-Delta调制器，图5是用单端电路结构示意图描述的该差分结构实现的调制器。电路包含了三个基于现有技术的开关电容结构积分电路，其中第一阶积分器内的运算放大器是采用斩波稳定运算放大器50结构实现的；第二加法器单元6，一个基于现有技术的4比特异步逐次比较量化器51，一个基于数据权重平均算法的把4比特二进制码转换成15比特温度码数字逻辑模块52，一个基于现有技术的单位电容结构的4比特反馈数模转换器53。其时序如图6所示。
在该实施例中，低频噪声贡献最多的模拟电路是第一阶积分器中的运算放大器。采用现有技术的斩波稳定(chopper stabilization)放大器可以抑制该低频噪声，电路结构如图7所示。其输入开关采用pMOS开关70；输出开关采用现有技术的自举开关71，用于保证传输信号的线性度。开关控制时钟采用现有技术的两相非交叠的时钟设计，时序如图6所示。
本实施例中采用现有技术的大范围套筒式结构的运算放大器，如图8所示。运放输入输出大范围的动态性能是通过让套筒结构的尾电流源晶体管工作在线性区来实现的。该电路在台湾积体电路制造股份有限公司130nm工艺下进行设计，电源电压为1V，通过电路仿真可知，在负载电容是8pF的条件下，运算放大器的增益达到49dB，增益带宽积达到18MHz。
本实施例中多比特逐次比较量化器采用现有技术的4比特异步逐次比较量化器。这种电路结构面积大，功耗高，不适于低功耗应用。采用逐次比较量化器具有低功耗、面积小的优点，因为只包含一个比较器，不存在比较器失调电压失配的问题。本实施例量化器中的比较器采用现有技术的低功耗动态比较器，如图9所示，该结构没有直流偏置电路，能够达到超低的静态功耗，平均功耗只与采样频率相关。
异步时钟控制电路用来生成量化器中比较器的比较时钟CLK，和第一阶积分期的积分时钟ΦF，如图10A所示。异步时钟单元101采用现有技术实现，采用该技术的电路首次发表于“A 30fJ/Conversion-Step 8b 0-to 10MS/s AsynchronousSAR ADC in 90nm CMOS”2010IEEE ISSCC Dig.Tech.Papers，pp388-389，本实例中异步时序控制如图10B所示。
本实施例中在信号采样时刻，第二加法器单元内开关K4，1、K3，1、K2，1、K1，1、K0，1、KL，1、K闭合，其他开关断开。第一阶积分器输出信号通过开关K4，1输入到24-3×3个电容的下极板；第二阶积分器输出信号通过开关K2，1、K1，1输入到24-3×3个电容的下极板；第三阶积分器输出信号通过开关K3，1输入到24-3个电容的下极板；输入信号通过开关K0，1、KL，1输入到20个和最后一个电容上。所有电容的上极板通过开关K与电压驱动器B3输出端相连。如图11所示。
采样后，4比特逐次比较量化器对采样信号进行4次的逐次比较、量化。在比较、量化期间，开关K4，1、K3，1、K2，1、K1，1、K0，1、KL，1、K断开，KL，2闭合，最后一个电容的下级板与电压驱动器B2输出端相连，所有电容的上极板与比较量化器输入相连。在进行第一次比较、量化时，开关K4，2、K3，2首先闭合，K4，3、K3，3断开，开关K2，2、K1，2、K0，2断开，开关K2，3、K1，3、K0，3闭合。23个电容的下极板通过开关K4，2、K3，2与电压驱动器B1输出端相连，22个、21个、20个电容的下极板通过开关K2，3、K1，3、K0，3与电压驱动器B2输出端相连，如图12所示。4比特逐次比较量化器进行一次比较、量化，得到一位二进制码，若该值为1，则K4，2、K3，2断开，K4，3、K3，3闭合，23个电容的下极板通过开关K4，3、K3，3与电压驱动器B2输出端相连，若该值为0，则K4，2、K3，2保持闭合，K4，3、K3，3断开，23个电容的下极板通过开关K4，2、K3，2与电压驱动器B1输出端相连，到此完成了第一次比较、量化。第一次比较、量化结束后，开始第二次比较、量化。第二次比较、量化期间开关K4，2、K4，2、K3，2、K3，3状态同第一次比较、量化结束时状态保持一致。在进行第二次比较、量化时，开关K2，2首先闭合，K2，3断开，开关K1，2、K0，2断开，开关K1，3、K0，3闭合。22个电容的下极板通过开关K2，2与电压驱动器B1输出端相连，21个、20个电容的下极板通过开关K1，3、K0，3与电压驱动器B2输出端相连。4比特逐次比较量化器进行一次比较、量化，得到一位二进制码，若该值为1，则K2，2断开，K2，3闭合，22个电容的下极板通过开关K2，3与电压驱动器B2输出端相连，若该值为0，则K2，2保持闭合，K2，3断开，22个电容的下极板通过开关K2，2与电压驱动器B1输出端相连，到此完成了第二次比较、量化。第二次比较、量化结束后，开始第三次比较、量化。第三次比较、量化期间，开关K4，2、K4，2、K3，2、K3，3状态同第一次比较、量化结束时状态保持一致，开关K2，2，K2，3状态同第二次比较、量化结束时状态保持一致。在进行第三次比较、量化时，开关K1，2首先闭合，K1，3断开，开关K0，2断开，开关K0，3闭合。21个电容的下极板通过开关K1，2与电压驱动器B1输出端相连，20个电容的下极板通过开关K0，3与电压驱动器B2输出端相连。4比特逐次比较量化器进行一次比较、量化，得到一位二进制码，若该值为1，则K1，2断开，K1，3闭合，21个电容的下极板通过开关K1，3与电压驱动器B2输出端相连，若该值为0，则K1，2保持闭合，K1，3断开，21个电容的下极板通过开关K1，2与电压驱动器B1输出端相连，到此完成了第三次比较、量化。第4次比较、量化期间，开关K4，2、K4，2、K3，2、K3，3状态同第一次比较、量化结束时状态保持一致，开关K2，2，K2，3状态同第二次比较、量化结束时状态保持一致，开关K1，2，K1，3状态同第三次比较、量化结束时状态保持一致。在进行第四次比较、量化时，开关K0，2首先闭合，K0，3断开，20个电容的下极板通过开关K0，2与电压驱动器B1输出端相连，4比特逐次比较量化器进行一次比较、量化，得到一位二进制码，若该值为1，则K0，2断开，K0，3闭合，20个电容的下极板通过开关K0，3与电压驱动器B2输出端相连，若该值为0，则K0，2保持闭合，K0，3断开，20个电容的下极板通过开关K0，2与电压驱动器B1输出端相连，到此完成了第四次比较、量化。其中Vref3为输入共模信号，Vref2、Vref1为比较器参考电压。在本实施例中，Vref3＝0.6V，Vref2＝0.35V，Vref1＝0V。
4比特二进制码转换成15比特温度码逻辑数字电路时基于现有技术数据权重平均算法设计实现，在将二进制码转换成温度码的同时还伴随基于上一次输出温度码的结果对本次输出温度码进行移位的操作，算法示意图如图13所示。
4比特反馈数模转换器53根据基于现有技术的单元电容结构设计实现。输出的温度码送入到数模转换器，控制15路电路支路上的开关。例如，当第一路电容支路的输入控制信号为高电平时，即该路对应的温度码信号为1，该路的控制开关逻辑在时钟ΦF1为高时，ΦP1为高，ΦP1控制的开关闭合，ΦN1为低，ΦN1控制的开关断开，电容CF1的下级板与Vrefp相接；当第一路电容支路的输入控制信号为低电平时，即该路对应的温度码信号为0，该路的控制开关逻辑在时钟ΦF1为高时，ΦN1为高，ΦN1控制的开关闭合，ΦP1为低，ΦP1控制的开关断开，电容CF1的下级板与Vrefn相接；其中Vrefp为高反馈参考电压，Vrefn为低反馈参考电压，即Vrefp＞Vrefn在本实施例中，Vrefp＝0.7V，Vrefn＝0V。
用于计算输入信号与电容式数模转换器输出信号差值的加法器通过第一阶的阶积分器中采样电容cS1实现。
本实施例在台湾积体电路制造股份有限公司130nm工艺下进行设计，通过电路仿真可知，在输入信号为5kHz的正弦信号，其峰峰值为400mV，采样频率为1MHz的情况下，Sigma-Delta调制器最大信号噪声谐波比可达到110分贝，如图14；电路整体功耗为380uW。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (1)
1.一种Sigma-Delta调制器，其特征在于：它包括三个积分器，一个多比特逐次比较量化器，一个二进制码转换成温度码功能的数字电路，一个反馈数模转换器；一个用于计算输入信号与数模转换器输出信号差值的第一加法器单元；一个第二加法器单元；
第二加法器单元的结构：第二加法器单元包括2N个单位电容，N的取值范围为3到8；所有电容的上极板与一个开关(K)的一端相连，该开关另一端与第三电压驱动器(B3)输出端相连；2N-3×3个电容的下极板分别通过三个开关(KN,1,KN,2,KN,3)与第一阶积分器输出端，第一电压驱动器(B1)输出端，第二电压驱动器(B2)输出端相连；2N-3个电容的下极板分别通过三个开关(KN-1,1,KN-1,2,KN-1,3)与第三阶积分器输出端，第一电压驱动器(B1)输出端，第二电压驱动器(B2)输出端相连；2N-2个电容的下极板分别通过三个开关(KN-2,1,KN-2,2,KN-2,3)与第二阶积分器输出端，第一电压驱动器(B1)输出端，第二电压驱动器(B2)输出端相连；2N-3个电容的下极板分别通过三个开关(KN-3,1,KN-3,2,KN-3,3)与第二阶积分器输出端，第一电压驱动器(B1)输出端，第二电压驱动器(B2)输出端相连；2N-4个，2N-5个，···2N-(N-1)个，2N-N个电容的下极板通过与之对应的开关(KN-4,1、KN-4,2、KN-4,3，KN-5,1、KN-5,2、KN-5,3，···，KN-(N-1),1、KN-(N-1),2、KN-(N-1),3，KN-N,1、KN-N,2、KN-N,3)与信号输入端，第一电压驱动器(B1)输出端，第二电压驱动器(B2)输出端相连；最后一个电容的下极板分别通过两个开关(KL,1、KL,2)与信号输入端，第二电压驱动器(B2)输出端相连；
调制器输入端分别与第一加法器单元和第二加法器单元相连；
第一加法器单元输出端与第一阶积分器输入端相连；
第一阶积分器输出端分别与第二加法器单元和第二阶积分器输入端相连；
第二阶积分器输出端分别与第二加法器单元和第三阶积分器输入端相连；
第三阶积分器输出端与第二加法器单元相连；
第二加法器单元输出端与多比特逐次比较量化器相连，同时多比特逐次比较量化器通过反馈信号线与第二加法器单元相连；
多比特逐次比较量化器输出端与二进制码转换成温度码功能的数字电路相连；
二进制码转换成温度码功能的数字电路输出端与反馈数模转换器相连；
反馈数模转换器输出端与第一加法器单元相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210116311.5A CN102638268B (zh) | 2012-04-19 | 2012-04-19 | 基于逐次比较量化器的三阶前馈Sigma-Delta调制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210116311.5A CN102638268B (zh) | 2012-04-19 | 2012-04-19 | 基于逐次比较量化器的三阶前馈Sigma-Delta调制器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102638268A CN102638268A (zh) | 2012-08-15 |
| CN102638268B true CN102638268B (zh) | 2015-02-18 |
Family
ID=46622533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210116311.5A Expired - Fee Related CN102638268B (zh) | 2012-04-19 | 2012-04-19 | 基于逐次比较量化器的三阶前馈Sigma-Delta调制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102638268B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016184792A (ja) * | 2015-03-25 | 2016-10-20 | エスアイアイ・セミコンダクタ株式会社 | Δς変調器 |
| CN104901701B (zh) * | 2015-06-04 | 2018-03-16 | 福州大学 | 一种高二阶级联结构Sigma‑Delta调制器系统 |
| CN107579739B (zh) * | 2016-07-05 | 2020-10-16 | 纮康科技股份有限公司 | 前馈式三角积分模拟转数字调变器 |
| US9755655B1 (en) * | 2017-03-08 | 2017-09-05 | Xilinx, Inc. | Dynamic quantizers having multiple reset levels |
| CN108199718B (zh) * | 2018-03-30 | 2023-11-14 | 福州大学 | 基于Sigma-Delta调制的电容传感器检测方法 |
| CN111510150A (zh) * | 2020-04-21 | 2020-08-07 | 北京新岸线移动多媒体技术有限公司 | 一种新型Sigma-Delta调制器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101305518A (zh) * | 2005-11-14 | 2008-11-12 | 模拟装置公司 | 模数转换器 |
| CN102291150A (zh) * | 2011-04-15 | 2011-12-21 | 深圳大学 | 一种sigma-delta调制器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7423567B2 (en) * | 2006-09-12 | 2008-09-09 | Cirrus Logic, Inc. | Analog-to-digital converter (ADC) having a reduced number of quantizer output levels |
-
2012
- 2012-04-19 CN CN201210116311.5A patent/CN102638268B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101305518A (zh) * | 2005-11-14 | 2008-11-12 | 模拟装置公司 | 模数转换器 |
| CN102291150A (zh) * | 2011-04-15 | 2011-12-21 | 深圳大学 | 一种sigma-delta调制器 |
Non-Patent Citations (1)
| Title |
|---|
| 过采样Σ- Δ A/D 转换器的研究与仿真;巩萍等;《广东工业大学学报》;20050930;第22卷(第3期);第64-67,75页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102638268A (zh) | 2012-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102545901B (zh) | 基于逐次比较量化器的二阶前馈Sigma-Delta调制器 | |
| CN102638268B (zh) | 基于逐次比较量化器的三阶前馈Sigma-Delta调制器 | |
| CN105007079B (zh) | 逐次逼近型模数转换器的全差分增量采样方法 | |
| CN100426677C (zh) | 用于多比特∑-△调制器的具有高频脉动和多阈值产生的多级量化器的低电容、低回扫噪声输入级 | |
| US10158369B2 (en) | A/D converter | |
| CN109936369B (zh) | 一种混合结构sar-vco adc | |
| Bashir et al. | Analog-to-digital converters: A comparative study and performance analysis | |
| CN104426547A (zh) | 10位流水线模数转换器 | |
| KR20100005217A (ko) | 저전력 디지털-아날로그 변환기 | |
| Van Veldhoven et al. | An inverter-based hybrid ΔΣ modulator | |
| CN111034052B (zh) | 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置 | |
| Sundarasaradula et al. | A 6-bit, two-step, successive approximation logarithmic ADC for biomedical applications | |
| CN113315522A (zh) | 一种24位低失真Sigma-Delta模数转换器 | |
| TWI445317B (zh) | Ｎ位元數位至類比轉換裝置 | |
| CN111711452A (zh) | 一种有源-无源噪声整形逐次逼近adc | |
| US8890733B2 (en) | Device, system and method for analogue-to-digital conversion using a current integrating circuit | |
| WO2014038197A1 (ja) | 容量型デジタルアナログ変換器とそれを用いたアナログデジタル変換器 | |
| CN212435678U (zh) | 一种有源-无源噪声整形逐次逼近adc | |
| Ghanavati et al. | A fully differential and power-efficient difference integrating ADC | |
| Crovetti et al. | Emerging relaxation and ddpm d/a converters: Overview and perspectives | |
| CN104883191A (zh) | 一种包含自适应增量调制的模数转换器 | |
| Laifi et al. | A 96 dB SNDR current-mode continuous-time ΔΣ modulator for electrochemical sensor arrays | |
| CN107517059B (zh) | 一种提高模数转换器转换速度的电路及方法 | |
| CN219304823U (zh) | 一种全动态的Delta-Sigma调制器电路 | |
| CN110311683B (zh) | 一种基于VCO量化器的Sigma-Delta调制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20120815 Assignee: Changxin Weitai Technology Co. Ltd. Assignor: Beijing University of Technology Contract record no.: 2016990000141 Denomination of invention: Third-order feedforward Sigma-Delta modulator based on successive comparison quantizer Granted publication date: 20150218 License type: Common License Record date: 20160414 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150218 Termination date: 20210419 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |