KR20100005217A - 저전력 디지털-아날로그 변환기 - Google Patents

저전력 디지털-아날로그 변환기 Download PDF

Info

Publication number
KR20100005217A
KR20100005217A KR1020097023759A KR20097023759A KR20100005217A KR 20100005217 A KR20100005217 A KR 20100005217A KR 1020097023759 A KR1020097023759 A KR 1020097023759A KR 20097023759 A KR20097023759 A KR 20097023759A KR 20100005217 A KR20100005217 A KR 20100005217A
Authority
KR
South Korea
Prior art keywords
analog
segment
dac
digital
signal
Prior art date
Application number
KR1020097023759A
Other languages
English (en)
Inventor
시아오홍 리
쏘울리 얀
지헨 카오
Original Assignee
인텔렉츄얼 벤처스 홀딩 40 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔렉츄얼 벤처스 홀딩 40 엘엘씨 filed Critical 인텔렉츄얼 벤처스 홀딩 40 엘엘씨
Publication of KR20100005217A publication Critical patent/KR20100005217A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/504—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a finite impulse response [FIR] filter, i.e. FIRDAC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

디지털 데이터 입력부를 갖고 있는 디지털 세그먼트 및 이러한 디지털 세그먼트에 결합되고 디지털 데이터에 상응하는 아날로그 신호를 출력하기 위한 아날로그 출력부를 갖고 있는 아날로그 세그먼트를 구비한 디지털-아날로그 변환기(DAC). 아날로그 세그먼트는 하나 이상의 이득 스테이지 및 아날로그 출력부에서의 신호 왜곡을 감쇠시키기 위해 아날로그 출력부를 하나의 이상의 이득 스테이지에 결합한 피드백 구조부를 포함하고 있다. 이러한 하나 이상의 이득 스테이지의 조합된 이득은 아날로그 세그먼트의 신호 왜곡 감쇠 특성을 결정한다.
Figure P1020097023759
디지털 세그먼트, 아날로그 세그먼트, 디지털 데이터 입력부, 아날로그 출력부, 디지털-아날로그 변환기, 이득 스테이지, 피드백 구조부, 신호 왜곡 감쇠 특성, 조합된 스테이지

Description

저전력 디지털-아날로그 변환기{LOW-POWER DIGITAL-TO-ANALOG CONVERTER}
본 발명은 디지털 회로, 특히 저전력 디지털-아날로그 변환기 회로에 관한 것이다.
관련 출원
본 출원은 2007년 5월 16일에 출원된 미국 가출원 제60/938,382호에 대해 우선권을 주장한다.
배경
일반적으로, 고품질 오디오 애플리케이션은 높은 선형성 및 낮은 대역내 노이즈 레벨을 요구한다. 따라서, 과부하 스피커를 방지하기 위해, 대역외 노이즈는 최소로 감소될 필요가 있다.
그러나, 상이한 소스의 비선형성 및 노이즈로 인해 오디오 디지털-아날로그 변환기(DAC)에서 높은 신호 대 노이즈 및 왜곡비를 달성하는 것은 매우 어렵다. 비선형성의 소스는 연산 증폭기 슬루율 제한성, 비선형 스위치-온 레지스턴스, 작은 고장등을 포함하고 있다. 오디오 애플리케이션에 대하여, 출력 스테이지 증폭기는 비선형성을 억제하기 위해 많은 양의 전력을 소비해야만 한다. 2-레벨 및 3-레벨 DAC는 원래 선형성을 갖지만, 멀티 비트 DAC는 성분 미스매치에 의해 유발된 비선형성을 보정하기 위해 동적 엘리먼트 매칭을 필요로 한다.
실시예는 첨부된 도면을 참조하여 다음의 상세한 설명을 읽을 때 용이하게 이해될 것이다. 실시예는 예로서 제시된 것이고 첨부된 도면에 의해 제한되지 않는다.
도 1은 종래 기술에 따른 디지털-아날로그 변환기의 블록도,
도 2는 실시예에 따른 오디오 디지털-아날로그 변환기의 블록도, 및
도 3은 실시예에 따른 오디오 디지털-아날로그 변환기의 아날로그 세그먼트의 블록도.
다음의 상세한 설명에서, 본 발명의 일부를 형성하고 본 발명이 실현될 수 있는 실시예를 설명하기 위해 도시된 도면에 대해 설명한다. 다른 실시예가 사용될 수 있고 구조적 또는 논리적 변화가 본 발명의 범위를 벗어남 없이 만들어질 수 있다는 것을 이해해야 한다. 따라서, 다음의 상세한 설명은 제한을 위한 것이고 본 발명은 첨부된 청구범위 및 이들의 등가물에 의해서 한정된다.
다양한 동작이 실시예를 이해하는데 도움이 될 수 있는 방식으로 차례로 다수의 이산 동작으로서 기술될 수 있지만, 기술하는 순서는 이러한 동작이 순서에 종속된다는 것을 의미하기 위한 것으로 생각되어서는 안된다. 또한, 실시예는 기술된 것보다 적은 동작을 가질 수 있다. 다수의 이산 동작을 기술하였다고 해서 모든 동작이 필요하다는 것을 의미하는 것으로 생각되어서는 안된다. 또한, 실시 예는 기술된 것보다 적은 동작을 가질 수 있다. 다수의 이산 동작을 기술하였다고 해서 모든 동작이 필요하다는 것을 의미하는 것으로 생각되어서는 안된다. 이러한 기술은 상하, 전후 및 고저와 같은 관점에 기초하여 기술될 수 있다. 이러한 기술은 단지 설명을 위한 것이고 실시예의 적용을 제한하려는 것은 아니다. 용어 "결합된" 및 "연결된"은 이들의 파생어와 함께, 사용될 수 있다. 이러한 용어가 서로에 대해 동의어로 의도된 것이 아니라는 것을 이해해야 한다. 오히려, 특정 실시예에서, "연결된"은 2개 이상의 엘리먼트가 직접 물리적 또는 전기적으로 서로 접촉된 상태를 나타내도록 사용될 수 있다. "결합된"은 2개 이상의 엘리먼트가 직접 물리적 또는 전기적으로 접촉하는 것을 의미할 수 있다. 그러나, "결합된" 은 또한 2개 이상의 엘리먼트가 서로 직접 접촉되지 않고 서로 협동하거나 상호작용하는 것을 의미할 수 있다.
기술하기 위한 목적을 위해, "A/B" 형태의 구는 A 또는 B를 의미한다. 기술하기 위한 목적을 위해, "A 및/또는 B" 형태의 구는 "(A), (B) 또는 (A와 B)"를 의미한다. 기술하기 위한 목적을 위해, "A,B 및 C중 적어도 하나" 형태의 구는 "(A), (B), (C), (A 및 B), (A 및 C), (B 및 C) (A, B 및 C)를 의미한다. 기술하기 위한 목적을 위해, "(A)B" 형태의 구는 "(B) 또는 (AB)", 즉, A는 선택 요소임을 의미한다. "하나의 실시예에서" 또는 "실시예에서" 라는 구를 사용할 수 있는데, 이는 각각 하나 이상의 동일하거나 상이한 실시예를 가리킬 수 있다. 또한, 실시예에 대하여 사용된 "포함하다", "구성되다", "가지다"는 동의어이다.
본 발명의 실시예에 따라, 오디오 디지털-아날로그 변환기(DAC) 회로는 디지 털 세그먼트 및 아날로그 세그먼트를 포함할 수 있다. 디지털 세그먼트는 디지털 보간 필터 및 디지털 시그마-델타 변조기를 포함할 수 있다. 아날로그 세그먼트는 DAC 회로의 출력부에서의 신호 왜곡을 감쇠시키기 위해 피드백 루프에 위치된 다수의 스위치드 커패시터 및 다수의 연속 시간 적분기를 갖고 있는, 예를 들어, 분배된 팔로우-더-리더(follow-the-leader) 피드백 구조부와 같은, 피드백 구조부를 포함할 수 있다.
도 1은 종래 기술에 따른 오디오 아날로그-디지털 변환기(DAC)의 블록도이다. 도시된 바와 같이, 종래의 오디오 DAC(10)는 디지털 세그먼트(11) 및 아날로그 세그먼트(12)를 포함한다. 디지털 세그먼트(11)는 디지털 보간 필터(13) 및 디지털 시그마-델타 변조기(14)를 포함한다. 아날로그 시그널 세그먼트(12)는 재구성 저역 통과 필터(15)를 포함한다. DAC 셀(18)의 세트는 디지털 신호를 이들의 아날로그 등가 신호로 변환하기 위해 디지털 세그먼트(11)와 아날로그 세그먼트(12) 사이에 위치되어 있다. 전력 증폭기(16)에 의해 증폭된 후에, 재구성 저역 통과 필터(15)로부터의 출력 신호는 스피커(17)로 전송된다. DAC(10)에서의 비선형성을 억제하기 위해, 전력 증폭기(16)는 스피커(17)를 구동하도록 많은 양의 전력을 소비할 것이다.
실시예에 따른 DAC는 DAC의 출력 전압을 샘플링하고 이러한 전압 신호를 다시 DAC의 입력부에 피드백함으로써 출력 신호에서의 왜곡 또는 비선형성을 감소시킬 수 있다. DAC의 출력 스테이지 및 이산 시간-연속 시간 인터페이스에 의해 생성된 비선형성은 피드백 루프에 포함될 수 있다. 그다음 DAC는 DAC의 조합된 이득 특성에 의해 결정될 수 있는, DAC의 왜곡 감소 특성에 따라 비선형성을 감쇠시킬 수 있다. 이와 같은 방법으로 비선형성을 감쇠시키면 이와 같은 동작을 할 때 고전력 출력 스테이지가 필요하지 않도록 할 수 있다.
이제 도 2를 보면, 실시예에 따른 오디오 DAC의 블록도가 도시되어 있다. 도시된 바와 같이, 오디오 DAC(20)는 디지털 세그먼트(21) 및 아날로그 세그먼트(22)를 포함할 수 있다. 디지털 세그먼트(21)는 대역외 주파수 양자화 노이즈를 감쇠시키도록 구성된 유한 임펄스 응답(FIR) 필터(25)를 통해 아날로그 세그먼트(22)에 결합될 수 있다. 디지털 세그먼트(21)는 디지털 보간 필터(23) 및 디지털 시그마-델타 변조기(24)를 포함할 수 있다. 아날로그 세그먼트(22)는 다수의 이산 시간 스위치드 커패시터 적분기를 갖는 이산 시간 섹션(26) 및 연속 시간 스위치드 커패시터 적분기를 갖는 연속 시간 섹션(27)을 포함할 수 있다. 디지털 세그먼트(21)로의 입력은 단일 비트 디지털 데이터 스트림(즉, 시리얼라이징된 디지털 데이터)일 수 있고, 아날로그 세그먼트(22)로부터의 출력은 이러한 단일 비트 디지털 데이터 스트림에 상응하는, 연속 시간 아날로그 신호 데이터 스트림일 수 있다. 연속 시간 섹션(27)로부터의 출력 신호는 스피커(28)로 전송될 수 있다. 실시예에서, DAC(20)의 전력 소비량을 감소시키도록 구성된 클래스 AB 증폭기는 스피커(28) 전에 추가될 수 있다.
도 3은 실시예에 따라, 도 2의 DAC(20)와 같은, DAC내의 아날로그 세그먼트(22)의 블록도를 도시하고 있다. 도시된 바와 같이, 아날로그 세그먼트(22)는 수정된 4차 인버스 팔로우-더-리더 피드백(IFLF: inverse follow-the-leader feedback)을 가질 수 있다. 아날로그 세그먼트(22)의 제1 스테이지는 스위치드 커패시터 적분기(31)를 포함할 수 있고, 아날로그 세그먼트(22)의 제2 스테이지는 스위치드 커패시터 적분기(32-33)를 포함할 수 있다. 아날로그 세그먼트(22)의 제1 및 제2 스테이지의 DC 이득은 아날로그 출력에서의 피드백 왜곡의 최대 감쇠량을 결정할 수 있다.
제2 스테이지에서, Cs 및 Cint의 커패시턴스 비는 스위치드 커패시터 적분기(32-33)의 대역폭을 결정할 수 있다. 예를 들어, B가 스위치드 커패시터 적분기(32-33)의 대역폭이고 fs가 DAC의 샘플링 주파수라면, Cint에 대한 Cs의 비는 B/(2πfs)일 수 있다.
아날로그 세그먼트(22)의 제3 스테이지는 스위치드 커패시터 다이렉트 전하 전송 유닛 이득 버퍼일 수 있다. 이러한 제3 스테이지는 이산 시간 스위치드 커패시터(36)와 연속 시간 적분기(34) 사이에 위치되며, 단일 스테이지 수동 RC 저역 통과 필터(38)가 이어진다. 스위치드 커패시터 적분기(31-34)내의 연산 증폭기 및 스위치드 커패시터부터의 출력 관련 노이즈는 아날로그 세그먼트(22)의 제1 스테이지내의 컴포넌트에 의해 조절될 수 있다.
아날로그 세그먼트(22)의 제4 스테이지는 연속 시간 적분기(34)를 포함할 수 있다. 연속 시간 적분기(34)는 종래 DAC에 전력 소비량을 최소화시키기 위해 클래스 AB 출력을 사용할 수 있다. 아날로그 세그먼트(22)에 의해 유발된 왜곡 또는 비선형성 감쇠에 의해 DAC는 비선형성을 감소시키기 위해 고전력 출력을 필요로 하 는 종래기술보다 적은 전력을 소비하면서 낮은 비선형성 및/또는 낮은 대역내 노이즈 레벨을 갖는 아날로그 출력 신호를 산출할 수 있다. 연속 시간 적분기(34)를 포함함으로써 DAC의 클록 지터 및 고장 방지에 대한 향상을 얻을 수 있다.
기술된 바와 같이, 실시예는 저전력 오디오 DAC 회로를 제공할 수 있다. 장점에는 보다 안정한 시스템, 보다 높은 대역외 주파수에서의 대역외 노이즈 감쇠, 및 고정된 클록 주파수에 대한 보다 낮은 오버-샘플링 비(over-sampling ratio) 및 보다 높은 대역폭이 포함될 수 있다.
특정 실시예가 설명을 위해 여기에 도시되고 설명되었지만, 당업자는 동일한 목적을 달성하기 위해 안출되는 다양한 대안 및/또는 등가의 실시예가 본 발명의 범위내에 포함될 수 있음을 이해할 것이다. 당업자는 본 발명의 실시예가 다양한 방법으로 구현될 수 있다는 것을 용이하게 이해할 것이다. 본 발명은 여기에 기술된 실시예의 임의의 변형 및 수정을 포함하도록 의도되었다. 따라서, 본 발명은 청구범위 및 등가물에서만 제한되도록 의도되었다.

Claims (22)

  1. 디지털 데이터를 수신하기 위해 디지털 데이터 입력부를 갖고 있는 디지털 세그먼트; 및
    상기 디지털 세그먼트에 결합되어 있고, 상기 디지털 데이터에 상응하는 아날로그 신호를 출력하기 위해 아날로그 출력부를 갖고 있고, 하나 이상의 이득 스테이지를 포함하는 아날로그 세그먼트;를 포함하고,
    상기 아날로그 세그먼트는 상기 아날로그 출력부에서 신호 왜곡을 감쇠시키기 위해 상기 아날로그 출력부를 상기 하나 이상의 이득 스테이지에 결합시키도록 피드백 구조부를 포함하고,
    상기 하나 이상의 이득 스테이지의 조합된 이득은 상기 아날로그 세그먼트의 신호 왜곡 감쇠 특성을 결정하는 것을 특징으로 하는 디지털-아날로그 변환기(DAC).
  2. 제1항에 있어서, 상기 아날로그 세그먼트는 이산 시간/연속 시간 인터페이스에서 함께 결합된 이산 시간 세그먼트 및 연속 시간 세그먼트를 더 포함하는 것을 특징으로 하는 DAC.
  3. 제2항에 있어서, 상기 하나 이상의 이득 스테이지는 상기 이산 시간/연속 시간 인터페이스에 의해 산출된 아날로그 출력부에서의 인터페이스 왜곡을 감쇠시킬 수 있는 것을 특징으로 하는 DAC.
  4. 제2항에 있어서, 상기 이산 시간 세그먼트는 하나 이상의 이득 스테이지를 포함하는 것을 특징으로 하는 DAC.
  5. 제3항에 있어서, 상기 하나 이상의 이득 스테이지는 하나 이상의 스위치드 커패시터 적분기를 포함하는 것을 특징으로 하는 DAC.
  6. 제2항에 있어서, 상기 연속 시간 세그먼트는 연속 시간 적분기를 포함하는 것을 특징으로 하는 DAC.
  7. 제6항에 있어서, 상기 연속 시간 적분기는 클래스 AB 출력 스테이지를 포함하는 것을 특징으로 하는 DAC.
  8. 제2항에 있어서, 상기 디지털 세그먼트 및 아날로그 세그먼트는 대역외 주파수 양자화 노이즈를 감쇠시키기 위해 유한 임펄스 응답 필터에 의해 결합된 것을 특징으로 하는 DAC.
  9. 제1항에 있어서, 상기 아날로그 세그먼트는 클래스 AB 출력 스테이지를 더 포함하는 것을 특징으로 하는 DAC.
  10. 제1항에 있어서, 상기 피드백 구조부는 인버스 팔로우-더-리더 피드백 구조부를 포함하는 것을 특징으로 하는 DAC.
  11. 스피커; 및
    상기 스피커에 결합된 아날로그 출력부를 갖고 있는 디지털-아날로그 변환기(DAC);를 포함하고, 상기 DAC는,
    디지털화된 오디오 데이터 스트림을 수신하기 위해 디지털 데이터 입력부를 갖고 있는 디지털 세그먼트; 및
    상기 스피커에 의해 오디오로 변환되기 위해 상기 디지털 세그먼트로부터의 디지털 신호를 상응하는 아날로그 신호로 변환시키도록 상기 디지털 세그먼트에 결합되고, 하나 이상의 이득 스테이지 및 상기 아날로그 출력부를 갖고 있는 아날로그 세그먼트;를 포함하고,
    상기 아날로그 세그먼트는 상기 아날로그 출력부에서의 상응하는 아날로그 신호내의 비선형성을 감쇠시키기 위해 상기 하나 이상의 이득 스테이지에 상기 아날로그 출력부를 결합시키도록 피드백 구조부를 더 포함하고,
    상기 하나 이상의 이득 스테이지의 조합된 이득은 신호 비선형 감쇠도를 결정하는 것을 특징으로 하는 오디오 시스템.
  12. 제11항에 있어서, 상기 스피커와 상기 DAC 사이에 결합된 클래스 AB 증폭기 를 더 포함하는 것을 특징으로 하는 오디오 시스템.
  13. 제11항에 있어서, 상기 아날로그 세그먼트는 이산 시간/연속 시간 인터페이스를 형성하는 이산 시간 세그먼트 및 연속 시간 세그먼트를 더 포함하는 것을 특징으로 하는 오디오 시스템.
  14. 제13항에 있어서, 상기 하나 이상의 이득 스테이지는 상기 이산 시간/연속 시간 인터페이스에 의해 유발된 상기 아날로그 출력부에서의 인터페이스 비선형성을 감쇠시킬 수 있는 것을 특징으로 하는 오디오 시스템.
  15. 제13항에 있어서, 상기 디지털 세그먼트 및 아날로그 세그먼트는 대역외 주파수 양자화 노이즈를 감쇠시키기 위해 유한 임펄스 응답 필터에 의해 결합된 것을 특징으로 하는 오디오 시스템.
  16. 제11항에 있어서, 상기 아날로그 세그먼트는 클래스 AB 출력 스테이지를 더 포함하는 것을 특징으로 하는 오디오 시스템.
  17. 제11항에 있어서, 상기 피드백 구조부는 인버스 팔로우-더-리더 피드백 구조부를 포함하는 것을 특징으로 하는 오디오 시스템.
  18. 제11항에 있어서, 상기 DAC는 시그마-델타 DAC를 포함하는 것을 특징으로 하는 오디오 시스템.
  19. 아날로그 신호를 생성하기 위해 하나 이상의 이득 스테이지를 갖고 있는 아날로그 세그먼트에 디지털 신호를 통과시키는 단계; 및
    상기 아날로그 신호의 왜곡을 감쇠시키기 위해 상기 하나 이상의 이득 스테이지에 상기 아날로그 신호를 피드백하는 단계;를 포함하고,
    상기 하나 이상의 이득 스테이지는 상기 아날로그 세그먼트의 신호 왜곡 감쇠 특성을 결정하는 것을 특징으로 하는 디지털-아날로그 변환 방법.
  20. 제19항에 있어서, 상기 아날로그 신호를 피드백하는 단계는 인버스 팔로우-더-리더 피드백 방식으로 피드백하는 단계를 포함하는 것을 특징으로 하는 디지털-아날로그 변환 방법.
  21. 디지털 신호를 아날로그 신호로 변환시키기 위한 수단; 및
    상기 아날로그 신호의 신호 왜곡을 감쇠시키기 위해 상기 아날로그 신호를 하나 이상의 이득 스테이지에 피드백하기 위한 수단;을 포함하고,
    상기 하나 이상의 이득 스테이지의 조합된 이득은 신호 왜곡 감쇠 특성을 결정하는 것을 특징으로 하는 디지털-아날로그 변환기(DAC).
  22. 제21항에 있어서, 상기 피드백하기 위한 수단은 인버스 팔로우-더-리더 피드백 구조부를 포함하는 것을 특징으로 하는 DAC.
KR1020097023759A 2007-05-16 2008-05-16 저전력 디지털-아날로그 변환기 KR20100005217A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US93838207P 2007-05-16 2007-05-16
US60/938,382 2007-05-16

Publications (1)

Publication Number Publication Date
KR20100005217A true KR20100005217A (ko) 2010-01-14

Family

ID=40122167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097023759A KR20100005217A (ko) 2007-05-16 2008-05-16 저전력 디지털-아날로그 변환기

Country Status (7)

Country Link
US (1) US8384573B2 (ko)
EP (1) EP2151059A4 (ko)
JP (1) JP2010527220A (ko)
KR (1) KR20100005217A (ko)
CN (1) CN101715628A (ko)
TW (1) TW200917667A (ko)
WO (1) WO2008144558A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7903011B2 (en) * 2006-09-13 2011-03-08 Honeywell International Inc. Differential current-mode translator in a sigma-delta digital-to-analog converter
EP2237424B1 (en) * 2009-03-30 2013-02-27 Dialog Semiconductor GmbH Tri-level dynamic element matcher allowing reduced reference loading and DAC element reduction
US7956782B2 (en) * 2009-06-11 2011-06-07 Honeywell International Inc. Current-mode sigma-delta digital-to-analog converter
US7999709B2 (en) * 2009-08-03 2011-08-16 Freescale Semiconductor, Inc. Continuous-time image-reject filter with discrete-time feedback
KR101117017B1 (ko) 2010-01-15 2012-03-20 한양대학교 산학협력단 디지털 입력 증폭기
JP5624501B2 (ja) * 2011-02-25 2014-11-12 キヤノン株式会社 フィルタ回路
JP2014017550A (ja) * 2012-07-05 2014-01-30 Asahi Kasei Electronics Co Ltd フィルタ回路
US9077585B2 (en) * 2013-01-09 2015-07-07 King Fahd University Of Petroleum And Minerals Fully integrated DC offset compensation servo feedback loop
CN112332851B (zh) * 2020-11-18 2022-03-11 苏州纳芯微电子股份有限公司 一种离散与连续混合型的高精度单比特数模转换电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079550A (en) 1989-10-27 1992-01-07 Crystal Semiconductor Corporation Combining continuous time and discrete time signal processing in a delta-sigma modulator
US5245344A (en) * 1991-01-15 1993-09-14 Crystal Semiconductor High order switched-capacitor filter with dac input
US5732002A (en) * 1995-05-23 1998-03-24 Analog Devices, Inc. Multi-rate IIR decimation and interpolation filters
US6130633A (en) 1998-06-02 2000-10-10 Cirrus Logic, Inc. Multibit digital to analog converter with feedback across the discrete time/continuous time interface
US6154158A (en) 1998-06-30 2000-11-28 Qualcomm Incorporated Digital-to-analog converter D.C. offset correction comparing converter input and output signals
US6373417B1 (en) * 1999-02-23 2002-04-16 Cirrus Logic, Inc. Digital to analog converter using level and timing control signals to cancel noise
US6404369B1 (en) 2000-09-29 2002-06-11 Teradyne, Inc. Digital to analog converter employing sigma-delta loop and feedback DAC model
US7148827B2 (en) 2002-03-04 2006-12-12 Lg Electronics Inc. Offset compensating apparatus and method of digital/analog converter
KR100564630B1 (ko) 2004-08-06 2006-03-29 삼성전자주식회사 디지털 입력 신호의 변화에 무관하게 고정적인 오프셋을가지는 아날로그 신호를 출력하는 ｄ／ａ 컨버터
US7929714B2 (en) * 2004-08-11 2011-04-19 Qualcomm Incorporated Integrated audio codec with silicon audio transducer
US7345608B2 (en) 2005-12-30 2008-03-18 Mediatek Inc. Delta-Sigma DAC
US7714675B2 (en) * 2006-12-05 2010-05-11 Broadcom Corporation All digital Class-D modulator and its saturation protection techniques

Also Published As

Publication number Publication date
TW200917667A (en) 2009-04-16
EP2151059A1 (en) 2010-02-10
CN101715628A (zh) 2010-05-26
US8384573B2 (en) 2013-02-26
JP2010527220A (ja) 2010-08-05
WO2008144558A1 (en) 2008-11-27
US20090016544A1 (en) 2009-01-15
EP2151059A4 (en) 2012-05-02

Similar Documents

Publication Publication Date Title
US8384573B2 (en) Low-power digital-to-analog converter
US7880654B2 (en) Continuous-time sigma-delta modulator with multiple feedback paths having independent delays
US7102557B1 (en) Switched capacitor DAC
US6271782B1 (en) Delta-sigma A/D converter
JP4890503B2 (ja) デルタシグマ変調器
Kim et al. A 0.9 V 92 dB double-sampled switched-RC delta-sigma audio ADC
JP5431577B2 (ja) シグマ−デルタ変換器及びアナログ−デジタル変換の方法
WO2013157127A1 (ja) Δς変調器及びδς型ａ／ｄ変換器
US20120242521A1 (en) Method and circuit for continuous-time delta-sigma dac with reduced noise
US20060267823A1 (en) Method of adding a dither signal in output to the last integrator of a sigma-delta converter and relative sigma-delta converter
US20060087463A1 (en) Error feedback structure for delta-sigma modulators with improved stability
Kumar et al. Reset-free memoryless delta–sigma analog-to-digital conversion
TW201807956A (zh) Δ-σ調製器
CN101364807B (zh) 三角积分调制器及其相关方法
US10897232B2 (en) Multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator
US11606102B2 (en) Sigma delta modulator and method therefor
Cho et al. A 1.2-V 108.9-dB A-Weighted DR 101.4-dB SNDR Audio $\Sigma\Delta $ ADC Using a Multi-Rate Noise-Shaping Quantizer
US20050073453A1 (en) System of multi-channel shared resistor-string digital-to-analog converters and method of the same
KR100766073B1 (ko) 단일 ｄａｃ 캐패시터를 이용한 멀티 비트 시그마 델타변조기 및 디지털 아날로그 변환기
Kumar et al. A 2-Channel ADC using a delta-sigma modulator without reset & a modulated-sinc-sum filter
US11451239B2 (en) Power reduction and performance enhancement techniques for delta sigma modulator
Fouto et al. A 3rd order MASH switched-capacitor ΣΔM using ultra incomplete settling employing an area reduction technique
Song et al. A low power 1.1 MHz CMOS continuous-time delta-sigma modulator with active-passive loop filters
KR100946798B1 (ko) 동적 범위가 향상된 시그마-델타 변조기
Li et al. A low power, low distortion single-bit sigma-delta audio DAC with distributed feedback from analog output

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application