TW201807956A - Δ-σ調製器 - Google Patents

Δ-σ調製器 Download PDF

Info

Publication number
TW201807956A
TW201807956A TW106127589A TW106127589A TW201807956A TW 201807956 A TW201807956 A TW 201807956A TW 106127589 A TW106127589 A TW 106127589A TW 106127589 A TW106127589 A TW 106127589A TW 201807956 A TW201807956 A TW 201807956A
Authority
TW
Taiwan
Prior art keywords
frequency
delta
clock signal
sigma modulator
digital
Prior art date
Application number
TW106127589A
Other languages
English (en)
Other versions
TWI636670B (zh
Inventor
邱寶成
謝弘毅
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201807956A publication Critical patent/TW201807956A/zh
Application granted granted Critical
Publication of TWI636670B publication Critical patent/TWI636670B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本發明提供一種Δ-Σ調製器，包括：接收電路，用於接收迴授訊號和輸入訊號，以產生求和訊號；回路濾波器，用於接收求和訊號，以產生濾波求和訊號；量化器，用於根據濾波求和訊號產生數位輸出訊號；動態元件匹配電路，用於接收數位輸出訊號，並產生整形數位輸出訊號；數位至類比轉換器，用於對整形數位輸出訊號執行數位至類比轉換操作，以產生迴授訊號給接收電路；其中，量化器和動態元件匹配電路所使用的時脈訊號具有不同的頻率。採用本發明，可以有效地改善數位至類比轉換器內的元件失配。

Description

Δ-Σ調製器
本發明涉及一種Δ-Σ調製器，更特別地，涉及一種用於在Δ-Σ調製器內改善動態元件匹配（dynamic element matching，DEM）電路對元件失配進行整形的技術。
由於時脈速度受半導體工藝的限制，以及，類比至數位轉換器（analog-to-digital converter，ADC）中需要更寬的頻寬和更低的功耗，因此，類比至數位轉換器（ADC）優選具有較低的過採樣比（oversampling ratio，OSR）。此外，在一些類比至數位轉換器（ADC）設計中，多電平（multi-level）數位至類比轉換器（DAC）被實現，以減少量化雜訊，然而，使用多電平數位至類比轉換器（DAC）會導致元件失配（element mismatch）問題。為了改善元件失配問題，動態元件匹配（DEM）電路位於數位至類比轉換器（DAC）之前，以對數位至類比轉換器（DAC）內的元件失配進行整形，進而減少失配誤差。然而，當應用低過採樣比（OSR）時，動態元件匹配（DEM）電路將變得不起作用。
有鑑於此，本發明的目的之一在於提供一種Δ-Σ調製器，以解決上述問題。
根據本發明的一些實施例，提供了一種Δ-Σ調製器，包括：接收電路、回路濾波器、量化器、動態元件匹配電路和數位至類比轉換器。接收電路用於接收迴授訊號和輸入訊號，並通過將輸入訊號減去迴授訊號來計算差值，以產生求和訊號。回路濾波器耦接於接收電路，用於接收求和訊號，並對求和訊號進行濾波，以產生濾波求和訊號。量化器耦接於回路濾波器，用於根據濾波求和訊號產生數位輸出訊號。動態元件匹配電路耦接於量化器，用於接收數位輸出訊號，以產生整形數位輸出訊號，該整形數位輸出訊號用於對數位至類比轉換器內的元件失配進行整形。數位至類比轉換器耦接於動態元件匹配電路和接收電路，用於對整形數位輸出訊號執行數位至類比轉換操作，以產生迴授訊號給接收電路；其中，量化器和動態元件匹配電路所使用的時脈訊號具有不同的頻率。
在上述技術方案中，量化器和動態元件匹配（DEM）電路分別使用具有不同頻率的時脈訊號，可以有效地改善數位至類比轉換器（DAC）內的元件失配。
所屬技術領域中具有通常知識者在閱讀附圖所示優選實施例的下述詳細描述之後，可以毫無疑義地理解本發明的這些目的及其它目的。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的組件。所屬技術領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的組件。本說明書及申請專利範圍並不以名稱的差異來作為區別組件的方式，而係以組件在功能上的差異來作為區別的基準。本發明的範圍應當參考后附的申請專利範圍來確定。在以下描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於…”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。
文中所用術語“基本”或“大致”係指在可接受的範圍內，所屬技術領域中具有通常知識者能夠解決所要解決的技術問題，基本達到所要達到的技術效果。舉例而言，“大致等於”係指在不影響結果正確性時，所屬技術領域中具有通常知識者能夠接受的與“完全等於”有一定誤差的方式。
請參考第1圖，第1圖係根據本發明一實施例示出的連續時間Δ-Σ調製器100的示意圖。如第1圖所示，連續時間Δ-Σ調製器100包括接收電路（receiving circuit）110、回路濾波器（loop filter）120、量化器（quantizer）130、動態元件匹配（DEM）電路140和數位至類比轉換器（DAC）150。接收電路110接收輸入訊號Vin和迴授訊號VFB ，並通過將輸入訊號Vin減去迴授訊號VFB 來計算差值，以產生求和訊號。回路濾波器120用於對求和訊號進行濾波，以產生濾波求和訊號。量化器130用於根據濾波求和訊號產生數位輸出訊號Dout。然後，動態元件匹配（DEM）電路140用於接收數位輸出訊號Dout，以產生整形數位輸出訊號Dout’，其中，整形數位輸出訊號Dout’用於對數位至類比轉換器（DAC）內的元件失配進行整形。數位至類比轉換器（DAC）150對整形數位輸出訊號Dout’執行數位至類比轉換操作，以產生迴授訊號VFB 給接收電路110。
由於本發明的主題著重於連續時間Δ-Σ調製器100內時脈訊號的使用，而量化器130、動態元件匹配（DEM）電路140和數位至類比轉換器（DAC）150的電路對於所屬技術領域中具有通常知識者來說係已知的，因此，這裡省略連續時間Δ-Σ調製器100內的元件的詳細電路結構。
在連續時間Δ-Σ調製器100中，量化器130所使用的時脈訊號具有第一頻率（採樣頻率）FS1，而動態元件匹配（DEM）電路140和數位至類比轉換器（DAC）150所使用的時脈訊號具有第二頻率（採樣頻率）FS2，其中，第二頻率FS2大於第一頻率FS1。在本實施例中，第二頻率FS2為第一頻率FS1的“a”倍，即FS1=f1和FS2=a*f1，其中，“a”可以係任意合適的整數，且a＞1，諸如2, 3或4。在本實施例中，通過給量化器130使用較慢的採樣頻率，可以減小回路濾波器120和量化器130的功耗；以及，通過給動態元件匹配（DEM）電路140使用更快的採樣頻率，動態元件匹配（DEM）電路140可以更頻繁地產生整形數位輸出訊號Dout’（即，動態元件匹配（DEM）電路140的輸出位元速率比量化器130的輸出位元速率更快），以提高對數位至類比轉換器（DAC）內的元件失配進行整形的效率。因此，第1圖所示的實施例可以在考量功率消耗的同時保持動態元件匹配（DEM）電路140對元件失配進行整形的效率。
第二頻率FS2與第一頻率FS1之間的比率“a”可以係可程式設計的（programmable）或者係受處理器控制的。第2圖根據本發明一實施例示出了一種用於產生具有不同頻率的時脈訊號給量化器130、動態元件匹配（DEM）電路140和數位至類比轉換器（DAC）150的控制電路200。如第2圖所示，控制電路200包括複數個分頻器（在本實施例中，有兩個分頻器212和214，其除數均為“2”）和複數個複用器（multiplexer）（在本實施例中，有兩個複用器222和224，第2圖中簡稱為MUX）。在控制電路200的操作中，分頻器212對頻率為“4*f1”的時脈訊號進行分頻，以產生頻率為“2*f1”的時脈訊號，分頻器214對頻率為“2*f1”的時脈訊號進行分頻，以產生頻率為“f1”的時脈訊號。然後，複用器222接收頻率為“4*f1”、“2*f1”和“f1”的時脈訊號，並根據控制訊號VC1產生其中一個時脈訊號（例如，頻率為“f1”的時脈訊號）給量化器130，以及，複用器224接收頻率為“4*f1”、“2*f1”和“f1”的時脈訊號，並根據控制訊號VC2產生其中一個時脈訊號（例如，頻率為“2*f1”的時脈訊號）給動態元件匹配（DEM）電路140和數位至類比轉換器（DAC）150。
請參考第3圖，第3圖係根據本發明一實施例示出的離散時間Δ-Σ調製器300的示意圖。如第3圖所示，離散時間Δ-Σ調製器300包括接收電路310、回路濾波器320、量化器330、動態元件匹配（DEM）電路340和數位至類比轉換器（DAC）350，其中，回路濾波器320包括串聯連接的複數個放大級322_1-322_N。接收電路310接收輸入訊號Vin和迴授訊號VFB ，並通過將輸入訊號Vin減去迴授訊號VFB 來計算差值，以產生求和訊號。回路濾波器320用於對求和訊號進行濾波，以產生濾波求和訊號。量化器330用於根據濾波求和訊號產生數位輸出訊號Dout。然後，動態元件匹配（DEM）電路340用於接收數位輸出訊號Dout，以產生整形數位輸出訊號Dout’，其中，整形數位輸出訊號Dout’用於對數位至類比轉換器（DAC）內的元件失配進行整形。數位至類比轉換器（DAC）350對整形數位輸出訊號Dout’執行數位至類比轉換操作，以產生迴授訊號VFB 給接收電路310。
由於本發明的主題著重於離散時間Δ-Σ調製器300內時脈訊號的使用，而量化器330、動態元件匹配（DEM）電路340和數位至類比轉換器（DAC）350的電路對於所屬技術領域中具有通常知識者來說應當係已知的，因此，這裡省略連續時間Δ-Σ調製器300內的元件的詳細電路結構。
在離散時間Δ-Σ調製器300中，量化器330所使用的時脈訊號具有第一頻率（採樣頻率）FS1，動態元件匹配（DEM）電路340和數位至類比轉換器（DAC）350所使用的時脈訊號具有第二頻率（採樣頻率）FS2，其中，第二頻率FS2大於第一頻率FS1。此外，回路濾波器320的複數個級中至少第一級（322_1）使用具有第二頻率FS2的時脈訊號，以及，複數個級中的其它級使用具有第一頻率FS1的時脈訊號。在一些實施例中，回路濾波器320的一部分放大級（例如，第一放大級322_1）使用具有第二頻率FS2的時脈訊號，而其它放大級（例如，位於第一放大級322_1之後的後續級322_2-322_N）使用具有第一頻率FS1的時脈訊號。在本實施例中，第二頻率FS2為第一頻率FS1的“a”倍，即FS1=f1和FS2=a*f1，其中，“a”可以係任意合適的整數，諸如2, 3或4。在本實施例中，通過給量化器330使用較慢的採樣頻率，可以減小回路濾波器320和量化器330的功耗；以及，通過給動態元件匹配（DEM）電路340使用更快的採樣頻率，動態元件匹配（DEM）電路340可以更頻繁地產生整形數位輸出訊號Dout’（動態元件匹配（DEM）電路340的輸出位元速率比量化器330的輸出位元速率更快），以提高對數位至類比轉換器（DAC）內的元件失配進行整形的效率。因此，第3圖所示的實施例可以在考量功率消耗的同時保持動態元件匹配（DEM）電路340的效率。
離散時間Δ-Σ調製器300內的元件所使用的時脈訊號可由第2圖所示的控制電路200產生。具體地，量化器330和回路濾波器320的放大級322_2-322_N可以使用由複用器222輸出的時脈訊號，而動態元件匹配（DEM）電路340、數位至類比轉換器（DAC）350和回路濾波器320的第一放大級322_1可以使用複用器224輸出的時脈訊號。
綜上可見，本發明實施例提供了一種Δ-Σ調製器（Δ-Σ ADC），在該Δ-Σ調製器中，動態元件匹配（DEM）電路和量化器使用不同頻率的時脈訊號，特別地，動態元件匹配（DEM）電路使用較高頻率的時脈訊號，而量化器仍使用相對較低頻率的時脈訊號，即動態元件匹配（DEM）電路所使用的時脈訊號的頻率高於量化器所使用的時脈訊號的頻率，從而，即使應用低過採樣比（OSR），本發明提供的技術方案仍能夠有效地改善數位至類比轉換器（DAC）內的元件失配，且不會惡化其它模組或調製器的性能。
儘管已經對本發明實施例及其優點進行了詳細說明，但應當理解的係，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更，例如，可以通過結合不同實施例的若干部分來得出新的實施例。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。所屬技術領域中具有通常知識者皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧連續時間Δ-Σ調製器
110‧‧‧接收電路
120‧‧‧回路濾波器
130‧‧‧量化器
140‧‧‧動態元件匹配電路
150‧‧‧數位至類比轉換器
212、214‧‧‧分頻器
222、224‧‧‧複用器
200‧‧‧控制電路
300‧‧‧離散時間Δ-Σ調製器。
通過閱讀後續的詳細描述和實施例可以更全面地理解本發明，該實施例參照附圖給出，其中： 第1圖係根據本發明一實施例示出的連續時間Δ-Σ調製器的示意圖； 第2圖根據本發明一實施例示出了一種用於產生具有不同頻率的時脈訊號給量化器、動態元件匹配（DEM）電路和數位至類比轉換器（DAC）的控制電路； 第3圖係根據本發明一實施例示出的離散時間Δ-Σ調製器的示意圖。 在下面的詳細描述中，為了說明的目的，闡述了許多具體細節，以便所屬技術領域中具有通常知識者能夠更透徹地理解本發明實施例。然而，顯而易見的係，可以在沒有這些具體細節的情況下實施一個或複數個實施例，不同的實施例可根據需求相結合，而並不應當僅限於附圖所列舉的實施例。

Claims (9)

  1. 一種Δ-Σ調製器，其中，該Δ-Σ調製器包括：接收電路、回路濾波器、量化器、動態元件匹配電路和數位至類比轉換器； 該接收電路用於接收迴授訊號和輸入訊號，並通過將該輸入訊號減去該迴授訊號來計算差值，以產生求和訊號； 該回路濾波器耦接於該接收電路，用於接收該求和訊號，並對該求和訊號進行濾波，以產生濾波求和訊號； 該量化器耦接於該回路濾波器，用於根據該濾波求和訊號產生數位輸出訊號； 該動態元件匹配電路耦接於該量化器，用於接收該數位輸出訊號，以產生整形數位輸出訊號，該整形數位輸出訊號用於對該數位至類比轉換器內的元件失配進行整形；以及 該數位至類比轉換器耦接於該動態元件匹配電路和該接收電路，用於對該整形數位輸出訊號執行數位至類比轉換操作，以產生該迴授訊號給該接收電路； 其中，該量化器和該動態元件匹配電路所使用的時脈訊號具有不同的頻率。
  2. 根據申請專利範圍第1項所述之Δ-Σ調製器，其中，該動態元件匹配電路所使用的時脈訊號具有比該量化器所使用的時脈訊號更高的頻率。
  3. 根據申請專利範圍第1項所述之Δ-Σ調製器，其中，該動態元件匹配電路和該數位至類比轉換器所使用的時脈訊號具有相同的頻率，以及，該動態元件匹配電路和該數位至類比轉換器所使用的時脈訊號具有比該量化器所使用的時脈訊號更高的頻率。
  4. 根據申請專利範圍第3項所述之Δ-Σ調製器，其中，該量化器所使用的時脈訊號具有第一頻率，該動態元件匹配電路和該數位至類比轉換器所使用的時脈訊號具有第二頻率，以及，該第一頻率係通過對該第二頻率進行分頻獲得的。
  5. 根據申請專利範圍第3項所述之Δ-Σ調製器，其中，該量化器所使用的時脈訊號具有第一頻率，該動態元件匹配電路和該數位至類比轉換器所使用的時脈訊號具有第二頻率，以及，該第一頻率和該第二頻率係可程式設計的或者係受處理器控制的。
  6. 根據申請專利範圍第1項所述之Δ-Σ調製器，其中，該Δ-Σ調製器包括連續時間Δ-Σ調製器和離散時間Δ-Σ調製器。
  7. 根據申請專利範圍第1項所述之Δ-Σ調製器，其中，該Δ-Σ調製器係離散時間Δ-Σ調製器，該量化器所使用的時脈訊號具有第一頻率，該動態元件匹配電路所使用的時脈訊號具有第二頻率，該第二頻率高於該第一頻率，以及，該回路濾波器使用具有該第一頻率的時脈訊號和具有該第二頻率的時脈訊號。
  8. 根據申請專利範圍第7項所述之Δ-Σ調製器，其中，該回路濾波器包括複數個級，該複數個級中的第一級使用具有該第二頻率的時脈訊號，以及，該複數個級中位於該第一級之後的後續級使用具有該第一頻率的時脈訊號。
  9. 根據申請專利範圍第7項所述之Δ-Σ調製器，其中，該回路濾波器包括複數個級，該複數個級中至少第一級使用具有該第二頻率的時脈訊號，以及，該複數個級中的其它級使用具有該第一頻率的時脈訊號。
TW106127589A 2016-08-15 2017-08-15 Δ-σ調製器 TWI636670B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662374925P 2016-08-15 2016-08-15
US62/374,925 2016-08-15
US15/652,252 2017-07-18
US15/652,252 US9985645B2 (en) 2016-08-15 2017-07-18 Techniques for improving mismatch shaping of dynamic element matching circuit within delta-sigma modulator

Publications (2)

Publication Number Publication Date
TW201807956A true TW201807956A (zh) 2018-03-01
TWI636670B TWI636670B (zh) 2018-09-21

Family

ID=61159484

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127589A TWI636670B (zh) 2016-08-15 2017-08-15 Δ-σ調製器

Country Status (3)

Country Link
US (1) US9985645B2 (zh)
CN (1) CN107769790B (zh)
TW (1) TWI636670B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7139588B2 (ja) * 2017-09-22 2022-09-21 カシオ計算機株式会社 変換装置、電子楽器、情報処理装置、変換方法及びプログラム
CN110190855B (zh) * 2019-05-09 2023-05-12 东南大学 一种σδ调制器的动态元件匹配系统及方法
CN111224665B (zh) * 2020-01-17 2024-02-09 聚辰半导体股份有限公司 减小音频数模转换器中动态器件匹配资源的装置和方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369733B1 (en) * 2001-04-26 2002-04-09 Cirrus Logic, Inc. Method and system for operating two or more dynamic element matching (DEM) components with different power supplies for a delta-sigma modulator of an analog-to-digital converter
US6426714B1 (en) * 2001-06-26 2002-07-30 Nokia Corporation Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator
GB0411884D0 (en) * 2004-05-28 2004-06-30 Koninkl Philips Electronics Nv Bitstream controlled reference signal generation for a sigma-delta modulator
CN100592636C (zh) * 2004-08-20 2010-02-24 密克罗奇普技术公司 用于开关电容器∑-△模拟-数字转换器的五电平反馈数字-模拟转换器
US7187313B1 (en) * 2005-10-31 2007-03-06 Mediatek Inc. Fractional-N frequency synthesizer with sigma-delta modulator for variable reference frequencies
JP4181188B2 (ja) * 2006-06-28 2008-11-12 株式会社東芝 Ａ／ｄ変換器、信号処理装置、受信装置
US7675448B1 (en) * 2008-09-01 2010-03-09 Mediatek Inc. Continuous-time sigma-delta modulator using dynamic element matching having low latency and dynamic element matching method thereof
TW201041319A (en) * 2009-05-04 2010-11-16 Sunplus Mmedia Inc Digital/analog conversion system for dynamic element matching and sigma-delta modulator using the same
CN101562454B (zh) * 2009-05-12 2012-07-25 凌阳多媒体股份有限公司 动态元件匹配的数字/模拟转换系统及积分三角调制装置
EP2339754A1 (en) * 2009-12-23 2011-06-29 Nxp B.V. A converter
DE112012000529B4 (de) * 2011-01-21 2021-10-28 Mediatek Singapore Pte. Ltd. Direkte Rückkopplung für zeitkontinuierliche überabgetastete Wandler
WO2013099176A1 (ja) * 2011-12-28 2013-07-04 パナソニック株式会社 Ｄｅｍ回路、デルタシグマ変調器、ｄ／ａ変換器および無線通信装置
US8698662B2 (en) * 2012-08-29 2014-04-15 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for a high resolution digital input class D amplifier with feedback
US9077369B1 (en) * 2014-01-21 2015-07-07 Mixsemi Limited Delta-sigma modulator having multiple dynamic element matching shufflers

Also Published As

Publication number Publication date
US20180048326A1 (en) 2018-02-15
US9985645B2 (en) 2018-05-29
CN107769790A (zh) 2018-03-06
CN107769790B (zh) 2021-01-26
TWI636670B (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
TWI489789B (zh) 類比至數位轉換器
US7432841B1 (en) Delta-sigma analog-to-digital converter with pipelined multi-bit quantization
US9240801B2 (en) Analog-to-digital converter
TWI634753B (zh) Δ-σ調製器及用於δ-σ調製器的方法
US9385744B2 (en) Delta-sigma analog-to-digital converter with error suppression
CN110022157B (zh) 信号处理装置和δ-σ调制器
US8384573B2 (en) Low-power digital-to-analog converter
TWI636670B (zh) Δ-σ調製器
US9685976B2 (en) Methods and devices for modifying active paths in a K-delta-1-sigma modulator
Nandi et al. Continuous-Time $\Delta\Sigma $ Modulators With Improved Linearity and Reduced Clock Jitter Sensitivity Using the Switched-Capacitor Return-to-Zero DAC
JP2010171484A (ja) 半導体集積回路装置
Qi et al. 20.5 A 76.6 dB-SNDR 50MHz-BW 29.2 mW noise-coupling-assisted CT sturdy MASH ΔΣ modulator with 1.5 b/4b quantizers in 28nm CMOS
Yoon et al. A purely-VCO-based single-loop high-order continuous-time ΣΔ ADC
JPH09289451A (ja) 信号処理装置
US9641190B1 (en) Continuous-time cascaded sigma-delta analog-to-digital converter
Colodro et al. New continuous-time multibit sigma–delta modulators with low sensitivity to clock jitter
Cho et al. A 1.2-V 108.9-dB A-Weighted DR 101.4-dB SNDR Audio $\Sigma\Delta $ ADC Using a Multi-Rate Noise-Shaping Quantizer
CN114900189A (zh) 低噪声泄露的mashδς调制器
Boncu et al. A second order discrete-time ΔA analog to digital converter for audio applications
RoyChowdhury et al. Verilog Modeling of 24 Bit Stereo DAC Using Multibit SDM
US9252797B1 (en) Return-to-zero digital-to-analog converter with overlapping time delayed pulse generation
Nahar et al. Delta-sigma ADC modulator for multibit data converters using passive adder entrenched second order noise shaping
TW201724759A (zh) 多階三角積分類比數位轉換器中之訊號轉移函數等化
Mishra et al. Design of a High Linear Integrator for Oversampled ADC
Pavan et al. What Architecture Should I Choose for my Continuous-Time Delta-Sigma Modulator?