CN101562454B - 动态元件匹配的数字/模拟转换系统及积分三角调制装置 - Google Patents
动态元件匹配的数字/模拟转换系统及积分三角调制装置 Download PDFInfo
- Publication number
- CN101562454B CN101562454B CN2009101352859A CN200910135285A CN101562454B CN 101562454 B CN101562454 B CN 101562454B CN 2009101352859 A CN2009101352859 A CN 2009101352859A CN 200910135285 A CN200910135285 A CN 200910135285A CN 101562454 B CN101562454 B CN 101562454B
- Authority
- CN
- China
- Prior art keywords
- digital
- analog
- participation
- dynamic
- coalignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明公开了一种动态元件匹配的积分三角调制装置，包括：一加法器，接收一模拟输入信号以及一反馈信号，以产生一误差信号。回路滤波器，依据误差信号以产生一滤波信号。量化器，将滤波信号转换成一量化输出信号。数字/模拟转换器，包括多个数字/模拟元件，以产生相当于量化输出信号对应的反馈信号。动态元件匹配装置，接收量化输出信号，将数字/模拟元件中的一元件设定为非参与元件，以及将其余元件设定为参与元件，并根据量化输出信号及参与元件，以选取量化输出信号对应的参与元件，产生相当于该量化输出信号对应的该反馈信号。应用本发明，可增加选取数字输入码对应的数字/模拟元件的乱度，进而增加信号噪声失真比。
Description
技术领域
本发明涉及数据转换技术领域，特别涉及一种动态元件匹配的数字/模拟转换系统及使用动态元件匹配的数字/模拟转换系统的积分三角调制装置。
背景技术
模拟/数字数据转换技术已存在多年，且用途极其广泛。数字/模拟转换器(DAC)或者模拟/数字转换器(ADC)通过将高解析度信号用脉冲密度调制编码为低解析度信号，是利用delta调制原理的模拟至数字或是数字至模拟的转换技术。ADC或是DAC可通过由低成本的CMOS工艺实现该转换技术。
积分三角调制器(SDM，Sigma delta modulator)为一种超取样(oversampling)的模拟/数字转换器，具有高度动态范围(dynamic range)以及高解析度。积分三角调制器已成功地使用于通讯以及其他数据处理领域中，其中，一位积分三角调制器因本身具有的线性度(linearity)，在过去被广泛地使用。然而，为了不增加积分三角调制器的超取样率而达到较高的解析度以及较宽的频宽，则需使用可降低量化噪声功率的多位积分三角调制器。但在多位积分三角调制器中，其反馈(feedback)多位数字/模拟转换器里的数字/模拟元件(D/A elements)存在匹配误差(mismatching)，因而影响线性度。图1为现有技术的N位积分三角调制器100的结构示意图，其中N为大于1的整数。
N位积分三角调制器100包括一加法器110、一回路滤波器(Loop filter)120、一N位量化器(Quantizer)130、及一N位数字/模拟转换器140。加法器110接收模拟输入信号Vin，且减去来自N位数字/模拟转换器140的模拟反馈信号VFB。回路滤波器120连接至加法器110，且接收加法器110的输出。回路滤波器120用以产生一滤波模拟输出信号至N位量化器130。N位量化器130接着将回路滤波器120的模拟输出信号量化，以产生一数字码至N位数字/模拟转换器140。N位数字/模拟转换器140包括多个数字/模拟元件，用以将数字码转换为模拟反馈信号VFB，且将反馈信号VFB输入至加法器110。N位数字/模拟转换器140中的数字/模拟元件，如电容器、电阻器或电流源，可能因制造程序差异(process variation)及元件老化(degradation)等原因引起匹配性问题。这种元件间的匹配误差会影响反馈路径的线性度，且在输出产生失真(distortion)以及噪声。
动态元件匹配平均法(DEM，Dynamic element matching)可以解决多位数字/模拟转换器的线性度问题。图2为现有技术使用动态元件匹配平均法的传统N位积分三角调制器200的结构示意图。图2中，在N位量化器130及N位数字/模拟转换器140之间新增一动态元件匹配装置150。动态元件匹配装置150会随机选取N位数字/模拟转换器140中的数字/模拟元件，以将非线性误差分布在频谱中。此外，动态元件匹配平均法中的其中一种方法为数据加权平均法(DWA，data weighted average)。图3为美国专利第5,221,926号中数据加权平均法的运作示意图。如图3所示，通过使用一具有12个数字/模拟元件的N位数字/模拟转换器140，用以说明图3中使用数据加权平均法的动态元件匹配装置150的操作原理。其中，Y轴表示每一时间槽的输入数字码。而X轴的带斜线的方块以及斜线方块中的数字则表示选取的元件以及选取的次序。数据加权平均法会根据数字输入码，按照一预定顺序，一个个选取数字/模拟元件。例如，在时间槽t1时，数字输入码为6，则数据加权平均法会按照顺序选取E3至E8。而在下一个时间槽t2时，数字输入码为5，则数据加权平均法会先选取一接续前次最后选取的元件E8的元件E9，接着选取E10。数字/模拟元件的选取顺序如箭头所示。数据加权平均法会平均每一数字/模拟元件被选取的机率，因此将数字/模拟转换器的匹配性误差移至一较高频带，且其较易实施，并具有一阶噪声重整(first order noise shaping)效果。
然而，当数字输入码为6时，常常选取E3至E8或E9至E2，从而产生固定式样(pattern)，因此无法将元件的误差平均分布，会使得信号噪声失真比(SNDR)下降。图4为图3信号噪声失真比与输入振幅的关系示意图，为一具有使用DWA技术的三位数字/模拟转换器DAC的三阶积分三角调制器(SDM，Sigma delta modulator)的信号噪声失真比与输入振幅，如图4所示，由于存在固定式样而使得信号噪声失真比下降。
图5为美国专利第6,304,608号的运作示意图。如图5所示，使用一具有8个数字/模拟元件E1～E8的N位数字/模拟转换器，并增加一数字/模拟元件E9。根据数字输入码，按照一预定顺序，一个个选取数字/模拟元件。例如，在时间槽t1时，数字输入码为5，则按照顺序选取E1至E5。而在下一个时间槽t2时，数字输入码为2，则会先选取一接续前次最后选取元件E5的元件E6，接着选取E7。数字/模拟元件的选取顺序如箭头所示。由于增加了一个数字/模拟元件E9，即数字/模拟元件有9个(E1～E9)，而输入码仅有8个，藉此以避免产生固定式样。
然而，在DWA技术中，匹配误差(mismatching)平均的效率取决于旋转的速度，即每一元件的使用频率。图5中因新增一个数字/模拟元件E9，而输入码仅有8个，使得使用数字/模拟元件E1～E9的频率降低，进而导致信号噪声失真比(SNDR)下降。同时，由于新增了一个数字/模拟元件E9，使得模拟电路更为复杂，且输出振幅变为原来的8/9倍，限制了使用范围。图6为图5信号噪声失真比(SNDR)与输入振幅的关系示意图，如图6所示，由于新增了一个数字/模拟元件E9而使得信号噪声失真比(SNDR)下降。
图7为美国专利第7,183,955号的运作示意图。如图7所示，使用一具有8个数字/模拟元件E1～E8的N位数字/模拟转换器。用以将8个数字/模拟元件E1～E8分成3个群组G1、G2、及G3，其中，群组G1包含E1～E3，群组G2包含E4～E5，群组G3包含E6～E8。在时间槽t1时，数字输入码为5，则按照群组顺序先选取群组G1中的E1、群组G2中的E4、群组G3中的E6，再选取群组G1中的E2、群组G2中的E5。而在下一个时间槽t2时，数字输入码为2，则会先选取一接续前次最后选取群组G2的群组G3，选取前次最后选取群组G3中E6的接续元件E7，再选取群组G1中的E3，藉此避免产生固定式样(pattern)。
然而当输入数字码比较大(例如：输入数字码为6、7)时，群组G2中的E4及E5常会被使用到，因而产生另一种型态的固定式样(pattern)，而导致信号噪声失真比(SNDR)下降。图8为图7信号噪声失真比(SNDR)与输入振幅的关系示意图，如图8所示，当输入振幅比较大时(亦即输入数字码比较大)，信号噪声失真比(SNDR)明显下降，即使用该方法时，输入数字码比较大时，ADC或是DAC系统容易产生误差。
图9为美国专利第6,753,799号的运作示意图。如图9所示，使用一具有8个数字/模拟元件E1～E8的N位数字/模拟转换器。当中，只有当输入数字码为最大值时，才使用数字/模拟元件E8。如图9所示，在时间槽t1时，数字输入码为5，则按照顺序选取E1至E5。而在下一个时间槽t2时，数字输入码为2，则会先选取一接续前次最后选取元件E5的元件E6，接着选取E7。在时间槽t3时，数字输入码为最大值8且时间槽t2中最后选取E7，则按照顺序选取E8，再按照顺序选取E1～E7。在时间槽t4时，数字输入码为4，此时不使用数字/模拟元件E8，而按照顺序选取E1～E4，通过增加乱度而避免产生固定式样(pattern)。然而该方法所增加的乱度有限。图10为图9信号噪声失真比(SNDR)与输入振幅的关系示意图，与图8相比较，图9在输入振幅为-5dB时，信号噪声失真比(SNDR)明显下降，而图8在输入振幅为-10dB时，信号噪声失真比(SNDR)明显下降。由上述可知，现有技术用于ADC或DAC系统中所采用的数据加权平均法(DWA)仍具有诸多缺陷。
发明内容
有鉴于此，本发明的目的主要在于提供一种动态元件匹配的积分三角调制装置，可增加选取数字/模拟元件的乱度，从而增加信号噪声失真比(SNDR)。
依据本发明的目的，本发明提供的动态元件匹配的积分三角调制装置，包含一加法器、一回路滤波器、一量化器、一数字/模拟转换器、及一动态元件匹配装置。加法器接收一模拟输入信号以及一反馈信号，以根据该模拟输入信号以及该反馈信号间的差值，产生一误差信号。回路滤波器(LoopFilter)与加法器连接，接收该误差信号以产生一滤波信号。量化器与回路滤波器连接，用以将该滤波信号转换成一量化输出信号。数字/模拟转换器与加法器连接，数字/模拟转换器包括多个数字/模拟元件，用以产生相当于该量化输出信号的反馈信号至加法器。动态元件匹配装置连接于量化器以及数字/模拟转换器之间，且接收该量化输出信号，用以选取数字/模拟转换器中的数字/模拟元件。其中动态元件匹配装置将数字/模拟元件中的一元件设定为非参与元件，并将其余元件设定为参与元件，并根据该量化输出信号及参与元件，以选取该量化输出信号相应的参与元件，产生相当于该量化输出信号对应的反馈信号。
依据本发明的另一目的，本发明提供的动态元件匹配的数字/模拟转换系统，该系统包含一数字/模拟转换器及一动态元件匹配装置。数字/模拟转换器包括多个数字/模拟元件，用以产生相当于一数字输入信号的一模拟输出信号。动态元件匹配装置连接于数字/模拟转换器，且接收数字输入信号，以选取数字/模拟转换器中的数字/模拟元件。其中动态元件匹配装置将数字/模拟元件中的一元件设定为非参与元件，并将其余数字/模拟元件设定为参与元件，并根据该数字输入信号、及参与元件，以选取该数字输入信号相应的数字/模拟元件，产生相当于该数字输入信号对应的一反馈信号。
由上述技术方案可见，本发明的一种动态元件匹配的积分三角调制装置，通过动态元件匹配装置将数字/模拟元件中的一元件设定为非参与元件，并将其余元件设定为参与元件，并根据量化输出信号及参与元件，用以选取量化输出信号对应的参与元件，产生相当于该量化输出信号对应的反馈信号，可增加选取数字输入码对应的数字/模拟元件的乱度，进而增加信号噪声失真比。
附图说明
图1为现有技术的N位积分三角调制器100的结构示意图。
图2为现有技术使用动态元件匹配平均法的传统N位积分三角调制器200的结构示意图。
图3为美国专利第5,221,926号中数据加权平均法的运作示意图。
图4为图3信号噪声失真比(SNDR)与输入振幅的关系示意图。
图5为美国专利第6,304,608号的运作示意图。
图6为图5信号噪声失真比(SNDR)与输入振幅的关系示意图。
图7为美国专利第7,183,955号的运作示意图。
图8为图7信号噪声失真比(SNDR)与输入振幅的关系示意图。
图9为美国专利第6,753,799号的运作示意图。
图10为图9信号噪声失真比(SNDR)与输入振幅的关系示意图。
图11为本发明动态元件匹配的积分三角调制装置的结构示意图。
图12为本发明动态元件匹配的积分三角调制装置的运作示意图。
图13为本发明信号噪声失真比(SNDR)与输入振幅的关系示意图。
图14为图10与图13中圆圈处的放大示意图。
图15为本发明动态元件匹配装置的第二实施例的运作示意图。
图16为本发明动态元件匹配装置的第三实施例的运作示意图。
图17为本发明动态元件匹配装置1150的第四实施例的运作示意图。
附图中的标号说明
N位积分三角调制器100 加法器110
回路滤波器120 N位量化器130
N位数字/模拟转换器140 动态元件匹配装置150
数字/模拟转换系统1000
动态元件匹配之积分三角调制装置1100
动态元件匹配装置1150
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举具体实施例，对本发明作进一步详细说明。
请参见图11，图11为本发明动态元件匹配的积分三角调制装置1100的结构示意图。该装置1100包含一加法器110、一回路滤波器(Loop Filter)120、一N位量化器130、及一数字/模拟转换系统1000，其中，数字/模拟转换系统1000包括有一N位数字/模拟转换器140、及一动态元件匹配装置1150。
加法器110接收一模拟输入信号Vin以及一反馈信号VFB，以根据模拟输入信号Vin以及反馈信号VFB间的差值，产生一误差信号。回路滤波器120与加法器110连接，接收误差信号以产生一滤波信号。N位量化器130与回路滤波器120连接，用以将滤波信号转换成一量化输出信号，其中，N位量化器130为一多位(multi-bit)量化器。
N位数字/模拟转换器140与加法器110连接，N位数字/模拟转换器140为一多位数字/模拟转换器。该N位数字/模拟转换器140包括多个数字/模拟元件，用以产生相当于量化输出信号对应的反馈信号VFB至加法器110。数字/模拟元件为电容器、电阻器或电流源。
动态元件匹配装置1150连接于N位量化器130以及N位数字/模拟转换器140之间，接收量化输出信号，用以选取N位数字/模拟转换器140中的数字/模拟元件。
在图11与图2中使用相同数字标示的元件，具有相同的功能。动态元件匹配装置1150的操作说明如下。
假设N位数字/模拟转换器140包括8个数字/模拟元件E1～E8。动态元件匹配装置1150将8个数字/模拟元件中的一元件设定为非参与元件，并将其余7个元件设定为参与元件，并根据量化输出信号及8个数字/模拟元件，进而选取相应的数字/模拟元件，产生相当于量化输出信号对应的反馈信号VFB。例如，当N位数字/模拟转换器中有8个数字/模拟元件时，动态元件匹配装置1150将E8设定为非参与元件，并将其余元件E1～E7设定为参与元件。
当量化输出信号为一预定信号时，动态元件匹配装置1150将参与元件E1～E7中的一元件设定为非参与元件，并将原先的非参与元件E8设定为参与元件。其中该预定信号，例如可为量化输出信号中的最大值。
图12为本发明动态元件匹配的积分三角调制装置的运作示意图，本实施例为具有8个数字/模拟元件的数字/模拟转换器中的动态元件匹配装置1150的操作示意图，其中，动态元件匹配装置1150将E8设定为非参与元件，并将其余元件E1～E7设定为参与元件。在图12中，Y轴表示每一时间槽的输入数字码，即N位量化器130输出的量化输出信号，而斜线方块表示非参与元件，X轴的数字则表示选取的元件以及其选取的次序。动态元件匹配装置1150将E8设定为非参与元件，并将其余元件E1～E7设定为参与元件。
动态元件匹配装置1150按照一第二预定顺序，选取参与元件E1～E7，产生相当于量化输出信号对应的反馈信号VFB。动态元件匹配装置1150由参与元件中选取并接续于前次最后选取的数字/模拟元件之后，产生相当于该量化输出信号对应的反馈信号。选取的数字/模拟元件数量相当于该量化输出信号，亦即，如图12所示，当输入码为1时，则选取1个数字/模拟元件，当输入码为6时，则选取6个数字/模拟元件。
当自N位量化器130收到数字输入码时，动态元件匹配装置1150会根据数字输入码以及前次选取的数字/模拟元件，选取参与元件中的数字/模拟元件，且其总共选取的数字/模拟元件数量相当于数字输入码。例如，在时间槽t1时，数字输入码为5，则动态元件匹配装置1150会按照箭头的顺序，依次于参与元件中选取E1～E5。在时间槽t2时，数字输入码为2，则动态元件匹配装置1150会按照箭头的顺序，依次于参与元件中选取E6～E7。
在时间槽t5时，数字输入码为8，亦即该数字输入码为最大值时，非参与元件E8亦会被选取，此时E1～E8均被选取。之后，动态元件匹配装置1150按照一第一预定顺序，选取并设定非参与元件。其中，动态元件匹配装置1150从参与元件E1～E7中选取接续原先的非参与元件E8的下一数字/模拟元件E1为非参与元件。在时间槽t6时，数字输入码为4，E1为非参与元件，此时E2～E5被选取。依序类推，不予赘述。
图13为本发明信号噪声失真比(SNDR)与输入振幅的关系示意图，将本发明技术运用于一具有三位数字/模拟转换器DAC的三阶积分三角调制器(SDM，Sigma delta modulator)中。图14为图10与图13中圆圈处的放大示意图，左边为美国专利第6,753,799号的放大示意图，右边为本发明的放大示意图。由图14可看出，左边放大示意图中，当输入振幅为-5dB时，其信号噪声失真比(SNDR)明显下降，而右边放大示意图中，当输入振幅为-4.5dB时，其信号噪声失真比(SNDR)才开始下降，本发明相较于现有技术已有明显改善。
图15为本发明动态元件匹配装置1150的第二实施例的运作示意图，其中，动态元件匹配装置1150由参与元件中选取接续原先的非参与元件的下两个数字/模拟元件为非参与元件。亦即，在时间槽t5时，数字输入码为8，非参与元件E8亦会被选取，此时E1～E8均被选取。之后，动态元件匹配装置1150从参与元件E1～E7选取接续原先的非参与元件E8的下两个数字/模拟元件E2为非参与元件。在时间槽t6时，数字输入码为4，E2为非参与元件，此时E3～E6被选取。
图16为本发明动态元件匹配装置1150的第三实施例的运作示意图，其中，动态元件匹配装置1150从参与元件中随机选一数字/模拟元件为非参与元件。亦即，在时间槽t5时，数字输入码为8，非参与元件E8亦会被选取，此时E1～E8均被选取。之后，动态元件匹配装置1150从参与元件E1～E7中随机地选取数字/模拟元件E5为非参与元件。在时间槽t6时，数字输入码为4，E5为非参与元件，此时E2、E3、E4、及E6被选取。
图17为本发明动态元件匹配装置1150的第四实施例的运作示意图，其中，动态元件匹配装置1150从参与元件中随机选一数字/模拟元件作为非参与元件。亦即，在时间槽t5时，数字输入码为8，非参与元件E8亦会被选取，此时E1～E8均被选取。之后，动态元件匹配装置1150从参与元件E1～E7中随机选取数字/模拟元件E5为非参与元件，同时改变选取元件的方向。在时间槽t6时，数字输入码为4，E5为非参与元件，此时E2、E1、E8、及E7被选取。
由上述说明可知，本发明将数字/模拟元件中的一数字/模拟元件设定为非参与元件，如E8，其余数字/模拟元件设定为参与元件，如E1～E7，并依据数字输入码从参与元件E1～E7选取，当数字输入码为最大值时，非参与元件E8亦会被选取，此时E1～E8均被选取。之后，动态元件匹配装置1150从参与元件E1～E7中选取接续原先的非参与元件E8的下一数字/模拟元件E1为非参与元件。这样，相对于现有技术，可增加选取数字输入码对应的数字/模拟元件的乱度，进而增加信号噪声失真比(SNDR)。
上述实施例仅仅是为了方便说明而举例而已，本发明所主张的权利范围应以发明申请范围所述为准，而非仅限于上述实施例。
Claims (18)
1.一种动态元件匹配的积分三角调制装置，其特征在于，包含：
一加法器，用以根据所接收的一模拟输入信号以及一反馈信号的差值，产生一误差信号；
一回路滤波器，与所述加法器连接，用以接收所述误差信号，产生一滤波信号；
一量化器，与所述回路滤波器连接，用以将所述滤波信号转换成一量化输出信号；
一数字/模拟转换器，与所述加法器连接，所述数字/模拟转换器包括多个数字/模拟元件，用以产生所述反馈信号至所述加法器；以及
一动态元件匹配装置，连接于所述量化器以及所述数字/模拟转换器之间，接收所述量化输出信号，用以选取所述数字/模拟转换器中的数字/模拟元件；
其中，所述动态元件匹配装置将所述多个数字/模拟元件中的一数字/模拟元件设定为非参与元件，并将其余数字/模拟元件设定为参与元件，并根据所述量化输出信号及所述参与元件，用以选取所述量化输出信号对应的参与元件，产生相当于所述量化输出信号对应的所述反馈信号。
2.如权利要求1所述的动态元件匹配的积分三角调制装置，其特征在于，当所述量化输出信号为一预定信号时，所述动态元件匹配装置将原先的参与元件中的一参与元件设定为非参与元件，并将原先的非参与元件设定为前述参与元件。
3.如权利要求2所述的动态元件匹配的积分三角调制装置，其特征在于，所述预定信号为所述量化输出信号中最大值的量化输出信号。
4.如权利要求3所述的动态元件匹配的积分三角调制装置，其特征在于，所述动态元件匹配装置按照一第一预定顺序，选取并设定所述非参与元件。
5.如权利要求4所述的动态元件匹配的积分三角调制装置，其特征在于，所述动态元件匹配装置从参与元件中选取接续于原先的非参与元件的下一个数字/模拟元件为非参与元件。
6.如权利要求4所述的动态元件匹配的积分三角调制装置，其特征在于，所述动态元件匹配装置从参与元件中选取接续原先的非参与元件的下第k个数字/模拟元件为所述非参与元件，当中k为正整数，小于或等于参与元件的数目。
7.如权利要求4所述的动态元件匹配的积分三角调制装置，其特征在于，所述动态元件匹配装置按照一第二预定顺序，选取所述量化输出信号对应的参与元件，产生相当于所述量化输出信号对应的所述反馈信号。
8.如权利要求7所述的动态元件匹配的积分三角调制装置，其特征在于，所述动态元件匹配装置从参与元件中选取接续于前次最后选取的数字/模拟元件，产生相当于所述量化输出信号对应的所述反馈信号。
9.如权利要求8所述的动态元件匹配的积分三角调制装置，其特征在于，所述选取的数字/模拟元件数量相当于所述量化输出信号的数字输入码。
10.一种动态元件匹配的数字/模拟转换系统，其特征在于，包含：
一数字/模拟转换器，包括多个数字/模拟元件，用以产生相当于一数字输入信号的一模拟输出信号；以及
一动态元件匹配装置，连接于所述数字/模拟转换器，且接收所述数字输入信号，以选取所述数字/模拟转换器中的数字/模拟元件；
其中，所述动态元件匹配装置将多个数字/模拟元件中的一数字/模拟元件设定为非参与元件，并将其余数字/模拟元件设定为参与元件，并根据所述数字输入信号、及参与元件，以选取所述数字输入信号对应的数字/模拟元件，产生一反馈信号。
11.如权利要求10所述的动态元件匹配的数字/模拟转换系统，其特征在于，所述数字输入信号为一预定信号时，所述动态元件匹配装置将参与元件中的一参与元件设定为非参与元件，并将原先的非参与元件设定为参与元件。
12.如权利要求11所述的动态元件匹配的数字/模拟转换系统，其特征在于，所述预定信号为所述数字输入信号中最大值的数字输入信号。
13.如权利要求12所述的动态元件匹配的数字/模拟转换系统，其特征在于，所述动态元件匹配装置按照一第一预定顺序，选取并设定非参与元件。
14.如权利要求13所述的动态元件匹配的数字/模拟转换系统，其特征在于，所述动态元件匹配装置从所述参与元件中选取接续于原先的非参与元件的下一个数字/模拟元件为非参与元件。
15.如权利要求13所述的动态元件匹配的数字/模拟转换系统，其特征在于，所述动态元件匹配装置从所述参与元件中选取接续于原先的非参与元件的下第k个数字/模拟元件为非参与元件，当中k为正整数，小于或等于所述参与元件的数目。
16.如权利要求15所述的动态元件匹配的数字/模拟转换系统，其特征在于，所述动态元件匹配装置按照一第二预定顺序，选取所述数字输入信号对应的参与元件，产生相当于所述数字输入信号对应的所述反馈信号。
17.如权利要求16所述的动态元件匹配的数字/模拟转换系统，其特征在于，所述动态元件匹配装置从所述参与元件中选取接续前次最后选取的数字/模拟元件，产生相当于所述数字输入信号对应的所述反馈信号。
18.如权利要求17所述的动态元件匹配的数字/模拟转换系统，其特征在于，所述选取的数字/模拟元件数量相当于所述数字输入信号的数字输入码。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101352859A CN101562454B (zh) | 2009-05-12 | 2009-05-12 | 动态元件匹配的数字/模拟转换系统及积分三角调制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101352859A CN101562454B (zh) | 2009-05-12 | 2009-05-12 | 动态元件匹配的数字/模拟转换系统及积分三角调制装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101562454A CN101562454A (zh) | 2009-10-21 |
| CN101562454B true CN101562454B (zh) | 2012-07-25 |
Family
ID=41221094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101352859A Expired - Fee Related CN101562454B (zh) | 2009-05-12 | 2009-05-12 | 动态元件匹配的数字/模拟转换系统及积分三角调制装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101562454B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8670501B2 (en) * | 2009-12-09 | 2014-03-11 | Texas Instruments Incorporated | Digital pre-distortion of non-linear systems with reduced bandwidth feedback |
| CN102270990B (zh) * | 2010-06-01 | 2013-09-25 | 北京大学深圳研究生院 | 一种调制器及其设计方法 |
| WO2012100437A1 (zh) * | 2011-01-30 | 2012-08-02 | 北京大学深圳研究生院 | 一种多位δ-σ调制器 |
| US9985645B2 (en) * | 2016-08-15 | 2018-05-29 | Mediatek Inc. | Techniques for improving mismatch shaping of dynamic element matching circuit within delta-sigma modulator |
| WO2019028602A1 (zh) | 2017-08-07 | 2019-02-14 | 深圳市汇顶科技股份有限公司 | 应用于超取样转换器的向量量化数模转换电路 |
| JP2021517377A (ja) * | 2019-02-25 | 2021-07-15 | シェンチェン グーディックス テクノロジー カンパニー リミテッド | データ変換器と、関連するアナログ−デジタル変換器、デジタル−アナログ変換器およびチップ |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6346898B1 (en) * | 2000-08-07 | 2002-02-12 | Audio Logic, Inc. | Multilevel analog to digital data converter having dynamic element matching in a reference data path |
| CN1341292A (zh) * | 1999-10-27 | 2002-03-20 | 皇家菲利浦电子有限公司 | 数模转换器 |
| JP2006050202A (ja) * | 2004-08-04 | 2006-02-16 | Sanyo Electric Co Ltd | Ｄｅｍ処理装置、ｄ／ａ変換装置、ｄｅｍ処理方法 |
| WO2007120400A1 (en) * | 2006-04-16 | 2007-10-25 | Intrinsix Corporation | Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters |
| CN101247126A (zh) * | 2007-01-25 | 2008-08-20 | 晨星半导体股份有限公司 | 三角积分模拟转数字调制器 |
-
2009
- 2009-05-12 CN CN2009101352859A patent/CN101562454B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1341292A (zh) * | 1999-10-27 | 2002-03-20 | 皇家菲利浦电子有限公司 | 数模转换器 |
| US6346898B1 (en) * | 2000-08-07 | 2002-02-12 | Audio Logic, Inc. | Multilevel analog to digital data converter having dynamic element matching in a reference data path |
| JP2006050202A (ja) * | 2004-08-04 | 2006-02-16 | Sanyo Electric Co Ltd | Ｄｅｍ処理装置、ｄ／ａ変換装置、ｄｅｍ処理方法 |
| WO2007120400A1 (en) * | 2006-04-16 | 2007-10-25 | Intrinsix Corporation | Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters |
| CN101247126A (zh) * | 2007-01-25 | 2008-08-20 | 晨星半导体股份有限公司 | 三角积分模拟转数字调制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101562454A (zh) | 2009-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101562454B (zh) | 动态元件匹配的数字/模拟转换系统及积分三角调制装置 | |
| EP0709969B1 (en) | Sigma-delta modulator | |
| US5404142A (en) | Data-directed scrambler for multi-bit noise shaping D/A converters | |
| US7982648B2 (en) | Dynamic element matching digital/analog conversion system and sigma-delta modulator using the same | |
| US6577257B2 (en) | Methods and systems for digital dither | |
| US6583742B1 (en) | Digital to analogue converter with dynamic element matching | |
| CN101427469B (zh) | 具有比较器偏置噪声转换的△-∑调制器 | |
| CN102119489A (zh) | 用于多位∑-δ数/模转换器中的抖动的方法及设备 | |
| CN106899304B (zh) | 一种基于数据权重平均化方法的多比特sigma-delta调制器及调制方法 | |
| US20090243904A1 (en) | Randomized thermometer-coding digital-to-analog converter and method therefor | |
| CN102624398A (zh) | 多比特数模转换器和三角积分模数转换器 | |
| US20050270203A1 (en) | Nonlinear mapping in digital-to-analog and analog-to-digital converters | |
| CN102882528B (zh) | Sigma-delta调制器 | |
| CN109815520B (zh) | 一种基于FPGA的应用于多比特sigma-delta DAC DWA改进算法 | |
| CN108832932B (zh) | 一种sigma delta调制器及动态元件匹配方法 | |
| US6812876B1 (en) | System and method for spectral shaping of dither signals | |
| US20140301253A1 (en) | Dem circuit, delta-sigma modulator, d/a converter, and wireless communication device | |
| US8102291B2 (en) | Sigma delta modulator and quantizer and quantization method thereof | |
| CN203522712U (zh) | 一种用于数字麦克风的连续时间多比特模数转换器 | |
| US9929738B2 (en) | Spectrally shaped random signal | |
| KR20010100826A (ko) | 선택 회로, ｄ/ａ 변환기 및 ａ/ｄ 변환기 | |
| Schreier | Mismatch-shaping digital-to-analog conversion | |
| CN110190855B (zh) | 一种σδ调制器的动态元件匹配系统及方法 | |
| Torreño et al. | A noise coupled ΣΔ architecture using a non uniform quantizer | |
| US6441759B1 (en) | Multi-bit ΔΣ modulator having linear output |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120725 Termination date: 20190512 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |