CN102882528B - Sigma-delta调制器 - Google Patents

Abstract

本发明适用于信号处理技术领域，提供了一种sigma-delta调制器，包括：一级调制单元，用于将输入的模拟信号转换为一级数字信号；一级数字信号中包含有量化噪声与多比特DAC非线性噪声；二级调制单元，其与一级调制单元级联，用于将一级数字信号中的量化噪声与多比特DAC非线性噪声转换为二级数字信号，并将所述二级数字信号反馈至所述一级调制单元；噪声整形单元，与一级调制单元和二级调制单元连接，用于将二级数字信号与一级数字信号中的量化噪声与多比特DAC非线性噪声相消，得到消除噪声后的数字信号并输出。本发明使用级间反馈与双量化结构相结合，抵消了级联结构中最后一级的多比特DAC非线性误差与上一级量化噪声。

Description

Sigma-delta调制器

技术领域

本发明属于信号处理技术领域，尤其涉及一种sigma-delta调制器。

背景技术

模数转换器(ADC)在信号处理中起了一个非常重要的作用。在数字音频、数字电视、图像编码及频率合成等领域需要大量的数据转换器。由于超大规模集成电路的尺寸和偏压不断减少，模拟器件的精度和动态范围也不断降低，对于实现高分辨率的ADC是一种挑战。高阶多位sigma-delta ADC由于不需要采样保持电路，电路规模小，可以实现较高的分辨率，因此在实际中得到广泛的应用。

Sigma-delta调制技术自二十世纪六十年代诞生以来，经过若干年的发展，现已成为超大规模集成电路系统中实现高性能模数转换接口电路的主流技术之一。基于sigma-delta调制技术的sigma-delta数据转换器，结合应用过采样技术和噪声整形技术，能够把量化噪声推到高频端，从而显著的提高数据转换器的信噪比。简而言之，Sigma-delta调制器用以将一连续时间，连续幅度的输入信号转换成为一离散时间，离散幅度的输出序列。

如上文所述，Sigma-delta ADC采用过采样技术跟噪声整形技术相结合，对量化噪声进行双重抑制，从而实现高精度模数转换。过采样技术和噪声整形技术分别介绍如下：

过采样---sigma-delta ADC采用远远高于Nyquist频率的时钟对输入信号进行采样，使得量化噪声的功率分布在更宽的频带内，这样就减少了信号频带内的噪声。

噪声整形---噪声整形可以进一步提高转换器的信噪比。利用高通滤波器的特性，将低频部分的量化噪声移到高频部分，减少了信号带宽内的噪声。高通滤波器的阶数和采样频率越高，信号带宽内的噪声就越小。但阶数越高，系统就会变得越不稳定。实现噪声整形的一种常见方法就是采用sigma-delta调制器。

在实际的设计中，需要根据设计指标、稳定性和动态范围等进行折中考虑。对于单环路高阶(三阶以上)sigma-delta ADC来说，最大的问题就是稳定性。为了保持高阶SDM(sigma-delta modulator)的稳定性，我们可以使用多位量化器，但这会增加后续内部DAC的设计难度，如果处理不妥当会产生大量的谐波分量，反而使sigma-delta ADC的性能下降。

Sigma-delta调制器主要由一个A/D转换器、一个D/A转换器和一系列的串联积分器组成。积分器的个数决定了sigma-delta调制器的阶数。如：单环路调制器中有三个积分器串联，则此单环路sigma-delta调制器就称为单环路三阶sigma-delta调制器。

Sigma-delta调制器的主要性能指标为：动态范围(DR)、信噪比(SNR)、信噪失真比(SNDR)、有效位数(ENOB)、以及过载度(OL)。

在传统的多比特sigma-delta ADC结构中，反馈回路需要使用多比特DAC，由于多比特DAC内部元件(如电容)的不匹配导致其线性度下降，DAC产生非线性噪声，使得整个sigma-delta调制器系统性能下降。在传统多比特sigma-deltaADC结构中，并没有对多比特DAC非线性噪声进行处理，进而影响调制器SNR以及SNDR的进一步提升。

为了使单环sigma-delta调制器能够稳定，经验上量化噪声传输函数的最大通带增益在一位量化器设计下必须小于1.5，在二位量化器设计下必须小于2.5，在三位量化器设计下必须小于3.5，以及在四位量化器设计下必须小于5。

图1为传统实施例的三阶级联多比特sigma-delta调制器。首先输入的模拟信号X馈送到第一加法器的一个输入端口；第一加法器的输出端口与第一积分器的输入端口进行相连。第一积分器的输出端口分别与第二加法器以及第一模数转换器的输入端口相连；第二加法器2的输出端口与第三加法器3的输入端口相连；第二积分器2的输出端口与第四加法器4的一个输入端口相连；第四加法器4的输出端口与第三积分器3的输入端口相连；第三积分器3的输出端口与第二模数转换器的输入端口相连；第一模数转换器、第二模数转换器的一路输出作为数字信号输出，而另一路输出则分别送入到第一数模转换器、第二数模转换器；上述两个数模转换器把转换后的模拟信号分为三路：第一路模拟信号反馈回输入端第一加法器的另一个输入端口；第二路模拟信号反馈回输入端第三加法器的另一个输入端口；第三路模拟信号通过增益系数Gain1反馈回第四加法器的另一个输入端口。第一模数转换器、第二模数转换器输出的数字信号分别通过第一数字电路1、第二数字电路得到最终的数字信号Y并输出。

传统的sigma-delta调制器具有以下缺点：

1、在每一级反馈回路使用多比特数模转换器(DAC)，由于工艺原因，多比特DAC会产生非线性噪声，当非线性噪声较大时，会严重影响整个sigma-Delta调制器性能。

2、没有使用相关措施对多比特DAC非线性噪声进行处理，使得多比特DAC非线性噪声直接输出。

发明内容

本发明所要解决的技术问题在于提供一种sigma-delta调制器，旨在对多比特DAC的非线性噪声进行噪声整形，从而对其进行抑制，使其噪声底部尽可能的低。

本发明是这样实现的，一种sigma-delta调制器，包括：

一级调制单元，用于将输入的模拟信号转换为一级数字信号；所述一级数字信号中包含有量化噪声与多比特DAC非线性噪声；

二级调制单元，其与所述一级调制单元级联，用于将所述一级数字信号中的量化噪声与多比特DAC非线性噪声转换为二级数字信号，并将所述二级数字信号反馈至所述一级调制单元，由所述一级调制单元根据反馈的所述二级数字信号对输入的模拟信号进行调制和转换；

噪声整形单元，与所述一级调制单元和所述二级调制单元连接，用于将所述二级数字信号与所述一级数字信号中的量化噪声与多比特DAC非线性噪声相消，得到消除噪声后的数字信号并输出。

进一步地，所述一级调制单元包括：第一加法器、第二加法器、第三加法器、第一积分器、第一模数转换器、第一数模转换器；所述第一加法器的同相输入端供外部模拟信号输入，所述第一加法器的输出端连接所述第一积分器的输入端，所述第一积分器的输出端连接所述第二加法器的同相输入端，所述第二加法器的输出端连接所述第一模数转换器的输入端，所述第一模数转换器的输出端同时连接所述噪声整形单元和所述第一数模转换器的输入端，所述第一数模转换器的输出端连接所述第一加法器的反相输入端，所述第三加法器的同相输入端连接所述第一数模转换器的输出端，所述第三加法器的反相输入端连接所述第二加法器的输出端；

所述二级调制单元包括：第四加法器、第五加法器、第六加法器、第二积分器、第三积分器、第二模数转换器、第三模数转换器、第二数模转换器；所述第四加法器的同相输入端连接所述第三加法器的输出端，所述第四加法器的输出端连接所述第二积分器的输入端，所述第二积分器的输出端连接所述第五加法器的同相输入端，所述第五积分器的输出端连接所述第三积分器的输入端，所述第三积分器的输出端连接所述第三模数转换器的输入端，所述第三模数转换器的输出端连接所述第六加法器的第一同相输入端，所述第二模数转换器的输入端连接所述第二积分器的输出端，所述第二模数转换器的输出端连接所述第六加法器的第二同相输入端，所述第六加法器的输出端同时连接所述噪声整形单元和所述第二数模转换器的输入端，所述第二数模转换器的输出端同时连接所述第四加法器的反相输入端、第五加法器的反相输入端、第二加法器的反相输入端。

进一步地，所述二级调制单元还包括第一增益模块、第二增益模块、第三增益模块；所述第五积分器的输出端通过所述第一增益模块连接所述第三积分器的输入端；所述第二模数转换器的输入端通过所述第二增益模块连接所述第二积分器的输出端；所述第六加法器的输出端连接所述第三增益模块的输入端，所述第三增益模块的输出端同时连接所述噪声整形单元和所述第二数模转换器的输入端。

进一步地，所述第一增益模块和所述第二增益模块均为2倍增益，所述第三增益模块为1/2倍增益。

进一步地，所述噪声整形单元包括：第一匹配模块、第二匹配模块、第七加法器；

所述第一匹配模块的输入端连接所述一级调制单元的输出端，所述第二匹配模块的输入端连接所述二级调制单元的输出端，所述第一匹配模块和所述第二匹配模块用于通过互相配合将所述二级数字信号与所述一级数字信号中的量化噪声与多比特DAC非线性噪声调制成大小匹配的噪声；所述第一匹配模块的输出端连接所述第七加法器的第一同相输入端，所述第二匹配模块的输出端连接所述第七加法器的第二同相输入端。

本发明使用级间反馈与双量化结构相结合，抵消了级联结构中最后一级的多比特DAC非线性误差与上一级量化噪声，而最后一级量化噪声与上一级多比特DAC非线性误差也同样被噪声整形，这极大的提高了sigma-delta调制器输出数字信号的信噪失真比。实验结果也表明，当多比特DAC内部电容不匹配而产生非线性噪声时，改进结构的性能明显优于传统结构。

附图说明

图1是现有技术提供的三阶级联多比特sigma-delta调制器的逻辑结构图；

图2是本发明提供的sigma-delta调制器的结构原理图；

图3是图2所示sigma-delta调制器的一种具体的逻辑结示例图；

图4A是本发明提供的sigma-delta调制器和传统的sigma-delta调制器在固定输入信号幅度的情况下的输出数字信号的信噪失真比；

图4B是本发明提供的sigma-delta调制器和传统的sigma-delta调制器在不同输入信号幅度的情况下的输出数字信号的信噪失真比。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明中，输入信号与每个积分器输出相加后输入量化器，经过量化后，输出信号经过DAC转换后与输入信号进行相减，由于实际电路中，这些运算都是在一个周期内完成的，因此相减后的信号相当于当前周期输入信号的量化误差。积分器只是对量化误差进行积分(即积分器只处理量化噪声)，因而改进调制器的结构对多比特DAC非线性噪声进行抑制，从而提高了整个Sigma-delta调制器的SNR以及SNDR。

图2示出了本发明提供的sigma-delta调制器的结构原理，为了便于描述，仅使出了与本发明相关的部分。参照图2，本发明提供的sigma-delta调制器包括一级调制单元1、二级调制单元2、噪声整形单元3，其中一级调制单元1与二级调制单元2级联并形成一闭环结构，噪声整形单元3又同时连接一级调制单元1和二级调制单元2。

一级调制单元1用于将输入的模拟信号转换为一级数字信号，如前文背景技术部分所述的原因(即，由于多比特DAC内部元件(如电容)的不匹配导致其线性度下降，DAC产生非线性噪声，使得整个Δ-Σ调制器系统性能下降。)，因此一级数字信号中包含有多比特DAC非线性噪声，另外，该一级数字信号中也包含有量化噪声。

二级调制单元2将所述一级数字信号中的量化噪声与多比特DAC非线性噪声转换为二级数字信号，并将所述二级数字信号反馈至所述一级调制单元，由所述一级调制单元根据反馈的所述二级数字信号对输入的模拟信号进行调制和转换。最后由噪声整形单元3将所述二级数字信号与所述一级数字信号中的量化噪声与多比特DAC非线性噪声相消，得到消除噪声后的数字信号并输出。

通过上述级间反馈与双量化结构相结合，抵消了级联结构中最后一级的多比特DAC非线性误差与上一级量化噪声，而最后一级量化噪声与上一级多比特DAC非线性误差也同样被噪声整形，这极大的提高了sigma-delta调制器输出数字信号的信噪失真比。

图3为图2所示调制器的一种具体结构示例，应当理解，具体实施时不限于图3所述的结构，只要能实现图2中的各个单元的功能即可。

参照图3，一级调制单元1包括：第一加法器11、第二加法器13、第三加法器16、第一积分器12、第一模数转换器14、第一数模转换器15。第一加法器11的同相输入端供外部模拟信号X输入，输出端连接第一积分器12的输入端，第一积分器12的输出端连接第二加法器13的同相输入端，第二加法器13的输出端连接第一模数转换器14的输入端，第一模数转换器14的输出端同时连接噪声整形单元3和第一数模转换器15的输入端，第一数模转换器15的输出端连接第一加法器11的反相输入端，第三加法器16的同相输入端连接第一数模转换器15的输出端，反相输入端则连接第二加法器13的输出端。

二级调制单元2包括：第四加法器21、第五加法器23、第六加法器27、第二积分器22、第三积分器24、第二模数转换器25、第三模数转换器26、第二数模转换器28。第四加法器21的同相输入端连接第三加法器16的输出端，第四加法器21的输出端连接第二积分器22的输入端，第二积分器22的输出端连接第五加法器23的同相输入端，第五积分器23的输出端连接第三积分器24的输入端，第三积分器24的输出端连接第三模数转换器26的输入端，第三模数转换器26的输出端连接第六加法器27的第一同相输入端，第二模数转换器25的输入端连接第二积分器22的输出端，第二模数转换器25的输出端连接第六加法器27的第二同相输入端，第六加法器27的输出端同时连接噪声整形单元3和第二数模转换器28的输入端，第二数模转换器28的输出端同时连接第四加法器21的反相输入端、第五加法器23的反相输入端、第二加法器13的反相输入端。

进一步地，为提高整体信噪比，还设置有第一增益模块29、第二增益模块20、第三增益模块211，其他连接关系为第五积分器23的输出端通过第一增益模块29连接所述第三积分器24的输入端；第二模数转换器25的输入端通过第二增益模块20连接第二积分器22的输出端；第六加法器27的输出端连接第三增益模块211的输入端，所述第三增益模块211的输出端同时连接噪声整形单元3和第二数模转换器28的输入端。

本发明推荐第一增益模块29和第二增益模块20均优选为2倍增益，第三增益模块211优选1/2倍增益。

噪声整形单元3包括：第一匹配模块31、第二匹配模块32、第七加法器33。第一匹配模块31和第二匹配模块32分别连接一级调制单元1和二级调制单元的输出端2，具体的，第一匹配模块31的输入端连接第一模数转换器14的输出端，第二匹配模块32的输入端连接第三增益模块211的输出端。第一匹配模块31和第二匹配模块32用于通过互相配合将二级数字信号与一级数字信号中的量化噪声与多比特DAC非线性噪声调制成大小匹配的噪声；第一匹配模块31的输出端连接第七加法器33的第一同相输入端，第二匹配模块32的输出端连接第七加法器33的第二同相输入端。

以第一级、第二级数字输出为例：

$\begin{array}{c}{Y}_1=X\left(z\right)z^{-1}-E_{d1}\left(z\right)z^{-1}(2-z^{-1})+E_1\left(z\right){(1-z^{-1})}^2-\\ E_{d2}\left(z\right){(1-z^{-1})}^3-\frac{E_2\left(z\right)+E_3\left(z\right)}{2}{(1-z^{-1})}^3\end{array}---\left(1\right)$

$Y_2=z^{-1}(E_1\left(z\right)+E_{d1}\left(z\right)-E_{d2}\left(z\right)\left({2-z}^{-1}\right))+\frac{E_2\left(z\right)+E_3\left(z\right)}{2}{(1-z^{-1})}^2---\left(2\right)$

分别将第一级、第二级的数字输出输入到两个匹配模块进行匹配，再通过加法器7得到最终的数字输出：

$Y=X\left(z\right)z^{-2}-E_{d1}\left(z\right)z^{-1}+E_{d2}\left(z\right)z^{-1}{\left({1-z}^{-1}\right)}^2-\frac{E_2\left(z\right)+E_3\left(z\right)}{2}{(1-z^{-1})}^3---\left(3\right)$

其中Y₁(z),Y₂(z)分别为第一级，第二级数字输出，E₁(z),E₂(z),E₃(z)分别为量化器1，量化器2，量化器3的量化噪声，E_d1(z),E_d2(z)分别为第一级DAC1,第二级DAC2非线性噪声E_d1(z),E_d2(z)。

从表达式中我们可以看出，第二级多比特DAC2的非线性噪声被二阶噪声整形，并且量化噪声E₁(z),E₂(z)也被有效抑制(即乘以增益1/2)。

图4A比较了在输入信号幅度为6dB的情况下，sigma-delta调制器输出数字信号的信噪失真比，其中虚线表示本发明的信噪失真比曲线，实线表示传统的信噪失真比曲线。从图4A的比较可以看出：传统实施例由于多比特DAC非线性噪声，而导致系统失真，从而使调制器系统性能下降；然而在本发明实施例，有效抑制了多比特DAC非线性噪声，从而提升了调制器信噪失真比。

图4B比较了在不同输入信号幅度的情况下，sigma-delta调制器输出数字信号的信噪失真比。从图4B的比较可以看出：在相同的仿真条件下，本发明实施例的输入动态范围并没有降低，其中上面一条曲线(Improved)为本发明sigma-delta调制器输出数字信号的信噪失真比，下面的曲线(Conventional)为传统sigma-delta调制器输出数字信号的信噪失真比。

综上所述，本发明在传统的Sigma-delta调制器结构的基础上，把第二级模拟输入信号反馈回第一级，同时在第二级增加一个多比特量化器，把第二级两个多比特量化器的数字输出相加，从而得到第二级的最终数字输出。这种反馈式双量化结构有助于降低总体的量化噪声值，从而提高系统SNR，对最后一级多比特DAC非线性噪声进行二阶的噪声整形，从而有效抑制多比特DAC非线性噪声。

本发明涉及高精度、高信噪比的模拟信号转数字信号领域，主要是改善转换器的稳定性、降低转换器功耗，从而提高转换器的性能。适用于一些便携式产品，如：移动电话、PDAs。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种sigma-delta调制器，其特征在于，包括：

一级调制单元，用于将输入的模拟信号转换为一级数字信号；所述一级数字信号中包含有量化噪声与多比特DAC非线性噪声；

二级调制单元，其与所述一级调制单元级联，用于将所述一级数字信号中的量化噪声与多比特DAC非线性噪声转换为二级数字信号，并将所述二级数字信号反馈至所述一级调制单元，由所述一级调制单元根据反馈的所述二级数字信号对输入的模拟信号进行调制和转换；

噪声整形单元，与所述一级调制单元和所述二级调制单元连接，用于将所述二级数字信号与所述一级数字信号中的量化噪声与多比特DAC非线性噪声相消，得到消除噪声后的数字信号并输出；

所述一级调制单元包括：第一加法器、第二加法器、第三加法器、第一积分器、第一模数转换器、第一数模转换器；所述第一加法器的同相输入端供外部模拟信号输入，所述第一加法器的输出端连接所述第一积分器的输入端，所述第一积分器的输出端连接所述第二加法器的同相输入端，所述第二加法器的输出端连接所述第一模数转换器的输入端，所述第一模数转换器的输出端同时连接所述噪声整形单元和所述第一数模转换器的输入端，所述第一数模转换器的输出端连接所述第一加法器的反相输入端，所述第三加法器的同相输入端连接所述第一数模转换器的输出端，所述第三加法器的反相输入端连接所述第二加法器的输出端；

所述二级调制单元包括：第四加法器、第五加法器、第六加法器、第二积分器、第三积分器、第二模数转换器、第三模数转换器、第二数模转换器；所述第四加法器的同相输入端连接所述第三加法器的输出端，所述第四加法器的输出端连接所述第二积分器的输入端，所述第二积分器的输出端连接所述第五加法器的同相输入端，所述第五加法器的输出端连接所述第三积分器的输入端，所述第三积分器的输出端连接所述第三模数转换器的输入端，所述第三模数转换器的输出端连接所述第六加法器的第一同相输入端，所述第二模数转换器的输入端连接所述第二积分器的输出端，所述第二模数转换器的输出端连接所述第六加法器的第二同相输入端，所述第六加法器的输出端同时连接所述噪声整形单元和所述第二数模转换器的输入端，所述第二数模转换器的输出端同时连接所述第四加法器的反相输入端、第五加法器的反相输入端、第二加法器的反相输入端。

2.如权利要求1所述的sigma-delta调制器，其特征在于，所述二级调制单元还包括第一增益模块、第二增益模块、第三增益模块；所述第五加法器的输出端通过所述第一增益模块连接所述第三积分器的输入端；所述第二模数转换器的输入端通过所述第二增益模块连接所述第二积分器的输出端；所述第六加法器的输出端连接所述第三增益模块的输入端，所述第三增益模块的输出端同时连接所述噪声整形单元和所述第二数模转换器的输入端。

3.如权利要求2所述的sigma-delta调制器，其特征在于，所述第一增益模块和所述第二增益模块均为2倍增益，所述第三增益模块为1/2倍增益。

4.如权利要求1所述的sigma-delta调制器，其特征在于，所述噪声整形单元包括：第一匹配模块、第二匹配模块、第七加法器；

所述第一匹配模块的输入端连接所述一级调制单元的输出端，所述第二匹配模块的输入端连接所述二级调制单元的输出端，所述第一匹配模块和所述第二匹配模块用于通过互相配合将所述二级数字信号与所述一级数字信号中的量化噪声与多比特DAC非线性噪声调制成大小匹配的噪声；所述第一匹配模块的输出端连接所述第七加法器的第一同相输入端，所述第二匹配模块的输出端连接所述第七加法器的第二同相输入端。