CN212231429U - 一种新型的连续时间sigma-delta ADC调制器 - Google Patents
一种新型的连续时间sigma-delta ADC调制器 Download PDFInfo
- Publication number
- CN212231429U CN212231429U CN202021092212.4U CN202021092212U CN212231429U CN 212231429 U CN212231429 U CN 212231429U CN 202021092212 U CN202021092212 U CN 202021092212U CN 212231429 U CN212231429 U CN 212231429U
- Authority
- CN
- China
- Prior art keywords
- bit
- comparator
- bit counter
- delta adc
- dac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009825 accumulation Methods 0.000 claims abstract description 5
- 230000003247 decreasing effect Effects 0.000 claims abstract description 5
- 238000001914 filtration Methods 0.000 claims abstract description 5
- 238000005070 sampling Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims 1
- 238000013139 quantization Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本实用新型提供一种新型的连续时间sigma‑delta ADC调制器，所述连续时间sigma‑delta ADC调制器包括：H(s)即环路滤波器、比较器、N位计数器、和N位DAC；所述环路滤波器与比较器连接，输入信号Xt经过环路滤波器输出Ut，Un对Ut进行采样后的值为Un，Un输入比较器；所述比较器与N位计数器连接，比较器输出Vn，当比较器输出高电平(Vn＝1)时，N位计数器执行加1功能，当比较器输出低电平(Vn＝0)时，N位计数器执行减1功能；所述N位计数器与N位DAC连接，N位计数器输出Yn，所述Yn输入所述N位DAC，再将输入信号Xt与N位DAC的输出作差、再进入环路滤波器中进行初步滤波和累加。
Description
技术领域
本实用新型涉及集成电路领域，更具体地，涉及一种新型的连续时间sigma-deltaADC调制器。
背景技术
Sigma-delta ADC由于具有高分辨率，高精度以及对模拟滤波器和模拟器件参数匹配要求低的特点，获得了空前的应用与发展。连续时间Sigma-delta ADC调制器是一个环路，系统一般由环路滤波器、量化器、反馈DAC组成(如图1)。1.现有技术的单位量化单位反馈连续时间sigma-delta ADC调制器电路，电路实现简单，单位的量化和反馈DAC的转换曲线只有2个电平，这使得其不存在因内部失配而引起的非线性失真，但是其量化误差较高，精度较低。2.另外，现有技术的多位量化多位反馈连续时间sigma-delta ADC调制器电路，可以直接降低量化误差提高精度，但是其受到非线性的影响，同时电路实现复杂。
因此，本领域迫切需要一种不受非线性影响、精度高且电路简单的连续时间sigma-delta ADC调制器。
实用新型内容
本实用新型的目的在于，提供一种新型的连续时间sigma-delta ADC调制器，能够不受非线性影响、精度高且电路简单。
本申请的技术结合单位量化单位反馈和多位量化多位反馈的优缺点，使用了单位量化，多位反馈的结构，即保留了单位量化不受非线性的影响也拥有了多位的高精度。
具体的，本申请在传统的单量化单反馈的电路结构中，在比较器与反馈DAC之间增加N位计数器，并将单反馈的DAC替换为多位的DAC，其中，计数器的位数与反馈DAC的位数相同。计数器的作用就是将单反馈输入的1位进行转变，转变为多位反馈的多位输入，由原本的1位代表输入信号转化为多位代表输入信号。本申请的技术方案的精度比传统的1位提高许多、不受非线性的影响，且比传统的多位量化多位反馈的电路结构简单。本申请人在此基础上完成了本发明。
本实用新型提供一种新型的连续时间sigma-delta ADC调制器(如图4)，所述连续时间sigma-delta ADC调制器包括：H(s)即环路滤波器、比较器、N位计数器、和N位DAC；
所述环路滤波器与比较器连接，输入信号Xt经过环路滤波器输出Ut，Un对Ut进行采样后的值为Un，Un输入比较器；
所述比较器与N位计数器连接，比较器输出Vn，当比较器输出高电平(Vn＝1)时，N位计数器执行加1功能，当比较器输出低电平(Vn＝0)时，N位计数器执行减1功能；
所述N位计数器与N位DAC连接，N位计数器输出Yn，所述N位计数器处理后的结果Yn输入所述N位DAC，再将输入信号Xt与N位DAC的输出作差、再进入环路滤波器中进行初步滤波和累加；
进一步的，所述环路滤波器通常由积分器来实现，所述Un的n＝kT、T为采样间隔；
进一步的，N位计数器的将量化的一位信号累积为N位后，再作为反馈信号；
进一步的，N位计数器的位数与N位DAC的位数相同；
进一步的，环路滤波器的输入幅度随着N位计数器和N位DAC连接的N的数值的增大而变小，环路滤波器可以有较高的增益，但随着N的增大，电路的复杂性也会随之增大，位数N的数值不能太大也不能太小；
进一步的，N位计数器和N位DAC的位数N的范围为：1＜N＜10的整数；
进一步的，N位计数器和N位DAC的位数N的优选范围为：N＝4-8的整数。
由于单位量化单位反馈连续时间sigma-delta ADC调制器电路，主要问题是其量化噪声较大，使得调制器需要较大的阶数L和较高的过采样率OSR来提供足够的噪声抑制能力，同时环路滤波器(积分器)的输入信号较大，限制了环路滤波器的增益，导致其精度低(如图2)。由于多位量化多位反馈连续时间sigma-delta ADC调制器电路，由于环路滤波器输入幅度的降低，使得环路滤波器可以有更高的增益，可以提高噪声传输函数的整形能力，减少系统的死区区域，提高系统的精度。但N位量化器需要N个比较器来实现，反馈DAC也需要N位，系统在电路上的实现变得复杂，版图面积变大，而且多位的量化受到多位DAC非线性的影响(如图3)。
因此，本申请的一位量化多位反馈的连续时间sigma-deltaADC调制器，比单量化单反馈的结构稍复杂，比多量化多反馈的结构简易，复杂性介于两者之间但性能却和多量化多反馈近似。
附图说明
图1为连续时间sigma-delta ADC调制器框架图。
图2为单量化单反馈连续时间sigma-delta ADC调制器电路图。
图3为N位量化器N位反馈连续时间sigma-delta ADC调制器电路图。
图4为单量化多位反馈的连续时间sigma-delta ADC调制器电路图。
如下将结合具体实施案例对附图进行具体说明。
具体实施方式
描述以下实施例以辅助对本实用新型的理解。不意在且不应当以任何方式将实施例解释成为限制本申请的保护范围。
在以下描述中，本领域的技术人员将认识到，在本论述的全文中，组件可描述为单独的功能单元(可包括子单元)，但是本领域的技术人员将认识到，各种组件或其部分可划分成单独组件，或者可整合在一起(包括整合在单个的系统或组件内)。
此外，附图内的组件或系统之间的连接并不旨在限于直接连接。相反，在这些组件之间的数据可由中间组件修改、重格式化、或以其它方式改变。另外，可使用另外或更少的连接。还应注意，术语“联接”、“连接”、或“输入”应理解为包括直接连接、通过一个或多个中间设备来进行的间接连接、和无线连接。
实施例1：
一种新型的连续时间sigma-delta ADC调制器(如图4)，所述连续时间sigma-delta ADC调制器包括：H(s)即环路滤波器、比较器、N位计数器、和N位DAC；
所述环路滤波器与比较器连接，输入信号Xt经过环路滤波器输出Ut，Un对Ut进行采样后的值为Un，Un输入比较器；Un的n＝kT、T为采样间隔，Un输入比较器。
所述比较器与4位计数器连接，比较器输出Vn，当比较器输出高电平(Vn＝1)时，4位计数器执行加1功能，当比较器输出低电平(Vn＝0)时，4位计数器执行减1功能；4位计数器的作用就是将量化的一位信号累积为4位后，再作为反馈信号。
所述4位计数器与4位DAC连接，4位计数器输出Yn，所述4位计数器处理后的结果输入所述4位DAC，再将输入信号Xt与4位DAC的输出作差、再进入环路滤波器中进行初步滤波和累加。
实施例2：
一种新型的连续时间sigma-delta ADC调制器(如图4)，所述连续时间sigma-delta ADC调制器包括：H(s)即环路滤波器、比较器、N位计数器、和N位DAC；
所述环路滤波器与比较器连接，输入信号Xt经过环路滤波器输出Ut，Un对Ut进行采样后的值为Un，Un输入比较器；Un的n＝kT、T为采样间隔，Un输入比较器。
所述比较器与8位计数器连接，比较器输出Vn，当比较器输出高电平(Vn＝1)时，8位计数器执行加1功能，当比较器输出低电平(Vn＝0)时，8位计数器执行减1功能；8位计数器的作用就是将量化的一位信号累积为8位后，再作为反馈信号。
所述8位计数器与8位DAC连接，8位计数器输出Yn，所述8位计数器处理后的结果输入所述8位DAC，再将输入信号Xt与8位DAC的输出作差、再进入环路滤波器中进行初步滤波和累加。
尽管本申请已公开了多个方面和实施方式，但是其它方面和实施方式对本领域技术人员而言将是显而易见的，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。本申请公开的多个方面和实施方式仅用于举例说明，其并非旨在限制本申请，本申请的实际保护范围以权利要求为准。
Claims (7)
1.一种新型的连续时间sigma-delta ADC调制器，其特征在于，所述连续时间sigma-delta ADC调制器包括：环路滤波器、比较器、N位计数器、和N位DAC；其中，
所述环路滤波器与比较器连接，输入信号Xt经过环路滤波器输出Ut，Un对Ut进行采样后的值为Un，Un输入比较器；
所述比较器与N位计数器连接，比较器输出Vn，当比较器输出高电平(Vn＝1)时，N位计数器执行加1功能，当比较器输出低电平(Vn＝0)时，N位计数器执行减1功能；
所述N位计数器与N位DAC连接，N位计数器输出Yn，所述Yn输入所述N位DAC，再将输入信号Xt与N位DAC的输出作差、再进入环路滤波器中进行初步滤波和累加。
2.如权利要求1所述的连续时间sigma-delta ADC调制器，其特征在于，所述Un的n＝kT、T为采样间隔。
3.如权利要求1所述的连续时间sigma-delta ADC调制器，其特征在于，所述N位计数器的将量化的一位信号累积为N位后，再作为反馈信号。
4.如权利要求1所述的连续时间sigma-delta ADC调制器，其特征在于，所述N位计数器的位数与N位DAC的位数相同。
5.如权利要求1所述的连续时间sigma-delta ADC调制器，其特征在于，所述环路滤波器的输入幅度随着N位计数器和N位DAC连接的N的数值的增大而变小。
6.如权利要求5所述的连续时间sigma-delta ADC调制器，其特征在于，N位计数器和N位DAC的位数N的范围为：1＜N＜10的整数。
7.如权利要求6所述的连续时间sigma-delta ADC调制器，其特征在于，N位计数器和N位DAC的位数N的范围为：N＝4-8的整数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021092212.4U CN212231429U (zh) | 2020-06-12 | 2020-06-12 | 一种新型的连续时间sigma-delta ADC调制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021092212.4U CN212231429U (zh) | 2020-06-12 | 2020-06-12 | 一种新型的连续时间sigma-delta ADC调制器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212231429U true CN212231429U (zh) | 2020-12-25 |
Family
ID=73930801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202021092212.4U Active CN212231429U (zh) | 2020-06-12 | 2020-06-12 | 一种新型的连续时间sigma-delta ADC调制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212231429U (zh) |
-
2020
- 2020-06-12 CN CN202021092212.4U patent/CN212231429U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446687B2 (en) | Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modulator | |
| US5329282A (en) | Multi-bit sigma-delta analog-to-digital converter with reduced sensitivity to DAC nonlinearities | |
| US7432841B1 (en) | Delta-sigma analog-to-digital converter with pipelined multi-bit quantization | |
| JPH0621823A (ja) | 低熱雑音特性を有するアナログ−デジタルコンバータ用デルタ−シグマ変調器 | |
| JP3407871B2 (ja) | アナログデジタル混在δς変調器 | |
| CN114900189B (zh) | 低噪声泄露的mashδς调制器 | |
| CN102882528B (zh) | Sigma-delta调制器 | |
| CN111900992A (zh) | 一种基于增量调制的模数转换器 | |
| CN101599767B (zh) | 一种四阶单环局部负反馈Sigma-Delta调制器 | |
| KR102441025B1 (ko) | 반도체 장치 및 그 동작 방법 | |
| CN113315522B (zh) | 一种24位低失真Sigma-Delta模数转换器 | |
| US6697000B2 (en) | Delta-sigma modulator with feed-forward path | |
| CN212231429U (zh) | 一种新型的连续时间sigma-delta ADC调制器 | |
| Candy et al. | Oversampling methods for data conversion | |
| CN103762980A (zh) | 一种高稳定性噪声抑制增强σδ调制器结构 | |
| CN116112021A (zh) | 一种基于改进型双采样技术的Sigma-Delta调制器 | |
| CN215420238U (zh) | 数模调制转换电路及数模调制转换器 | |
| CN115955246A (zh) | SDMADC电路及其方法、Sigma-Delta调制器模数转换器 | |
| CN212486486U (zh) | 一种基于增量调制的模数转换器 | |
| Ziquan et al. | The design of a multi-bit quantization sigma-delta modulator | |
| CN114448442A (zh) | 模数转换器及模数转换方法 | |
| KR101961363B1 (ko) | 피드-포워드 델타-시그마 변조기 | |
| CN107222216B (zh) | 采用自噪声耦合的二阶连续时间sd模数转换器 | |
| CN212969612U (zh) | 一种避免信号斜率过载的增量调制器 | |
| CN114389608B (zh) | 一种基于自适应增量调制的模拟数字转换电路及设计方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |