CN115955246A - SDMADC电路及其方法、Sigma-Delta调制器模数转换器 - Google Patents

SDMADC电路及其方法、Sigma-Delta调制器模数转换器 Download PDF

Info

Publication number
CN115955246A
CN115955246A CN202211256639.7A CN202211256639A CN115955246A CN 115955246 A CN115955246 A CN 115955246A CN 202211256639 A CN202211256639 A CN 202211256639A CN 115955246 A CN115955246 A CN 115955246A
Authority
CN
China
Prior art keywords
integrator
electrically connected
circuit
digital
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211256639.7A
Other languages
English (en)
Inventor
付玉信
宋伟
黄浩键
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Eswin Computing Technology Co Ltd
Guangzhou Quanshengwei Information Technology Co Ltd
Original Assignee
Beijing Eswin Computing Technology Co Ltd
Guangzhou Quanshengwei Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Eswin Computing Technology Co Ltd, Guangzhou Quanshengwei Information Technology Co Ltd filed Critical Beijing Eswin Computing Technology Co Ltd
Priority to CN202211256639.7A priority Critical patent/CN115955246A/zh
Publication of CN115955246A publication Critical patent/CN115955246A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本公开提供了一种Sigma‑Delta调制器模数转换SDMADC电路及其方法、Sigma‑Delta调制器模数转换器,该Sigma‑Delta调制器模数转换SDMADC电路包括:环形滤波器,用于对模拟输入信号进行低通滤波处理,得到低通滤波信号;其中,环形滤波器包括串联的第一积分器和第二积分器,第一积分器包括电连接至第二积分器的前馈支路和反馈支路;量化器,与环形滤波器电连接,用于对环形滤波器的输出信号进行量化和补偿处理,并输出数字信号;以及,反馈数模转换电路,与量化器电连接,用于将数字信号反馈至环形滤波器。

Description

SDMADC电路及其方法、Sigma-Delta调制器模数转换器
技术领域
本公开涉及模数转换器技术领域,更具体地,涉及一种Sigma-Delta调制器模数转换SDMADC电路及其方法、Sigma-Delta调制器模数转换器。
背景技术
随着移动通信技术的发展,无线通信系统对数模转换器(ADC)的要求在不断提高,除了要求较大的工作带宽和动态范围,还要求ADC具有低功耗和高集成度。
Sigma-Delta调制器是一种ADC结构,其通过采用过采样、噪声整形以及数字滤波技术,以实现较高的转换精度。然而,典型的Sigma-Delta调制器结构包括前馈求和积分器级联型(CIFF)及反馈积分器级联型(CIFF)。反馈积分器级联型具有低通特性,信号传递函数平坦度优于前馈结构,但其需要较多的模数转换器(DAC)模块,增加了电路的面积和功耗。前馈求和积分器级联型将反馈信号被反馈至输入端,信号无需再经过后级积分器的继续高频噪声处理,有利于低功耗的实现,由于其对DAC模块的需求较少,具有降低电路面积的优势,但前馈结构的信号传递函数表现出带外峰值的特性,存在带外阻塞信号,使得系统动态范围具有较大恶化。
发明内容
本公开提出了一种Sigma-Delta调制器模数转换SDMADC电路及其方法、Sigma-Delta调制器模数转换器。
根据本公开的第一方面,提出了一种Sigma-Delta调制器模数转换SDMADC电路,包括:环形滤波器,用于对模拟输入信号进行低通滤波处理,得到低通滤波信号;其中,环形滤波器包括串联的第一积分器和第二积分器,第一积分器包括电连接至第二积分器的前馈支路和反馈支路;量化器,与环形滤波器电连接,用于对环形滤波器的输出信号进行量化和补偿处理,并输出数字信号;以及,反馈数模转换电路,与量化器电连接,用于将数字信号反馈至环形滤波器。
例如,第一积分器为二阶积分器,第二积分器为一阶积分器。
例如,第一积分器包括积分电路;其中,积分电路包括:第一运算放大器,包括正输入端、负输入端、正输出端和负输出端;第一电容,第一电容的一端与第一运算放大器的正输入端电连接,另一端与第一运算放大器的负输出端电连接;第二电容,第二电容的一端与第一运算放大器的负输入端电连接,另一端与第一运算放大器的正输出端电连接;反馈支路,与第一电容并联;第二电阻,与第二电容并联;前馈支路,包括第三电阻,第三电阻的一端与第一运算放大器的正输入端电连接;和第三电容,第三电容的一端与第三电阻的另一端电连接,第三电容的另一端与第一运算放大器的正输出端电连接;第四电阻,第四电阻的一端与第一运算放大器的负输入端电连接;以及,第四电容,第四电容的一端与第四电阻的另一端电连接,另一端与第一运算放大器的负输出端电连接。
例如,第一积分器还包括无源滤波电路;其中,无源滤波电路包括:第五电阻,第五电阻的一端与输入信号端电连接,另一端与第一运算放大器的正输入端电连接;第六电阻,第六电阻的一端与另一输入信号端电连接,另一端与第一运算放大器的负输入端电连接;以及,第五电容,电连接在第五电阻及第六电阻之间。
例如,第二积分器包括:第二运算放大器;第七电阻,第七电阻的一端与第一运算放大器的负输出端电连接,另一端与第二运算放大器的正输入端电连接;第八电阻,第八电阻的一端与第一运算放大器的正输出端电连接,另一端与第二运算放大器的负输入端电连接;第六电容,第六电容的一端与第二运算放大器的正输入端电连接,另一端与第二运算放大器的负输出端电连接;以及,第七电容,第七电容的一端与第二运算放大器的负输入端电连接,另一端与第二运算放大器的正输出端电连接。
例如,反馈数模转换电路包括:第一数模转换子电路,第一数模转换子电路的一端与量化器的输出端电连接,另一端与第一积分器电连接;第一数模转换子电路用于将数字信号反馈至第一积分器;以及,第二数模转换子电路,第二数模转换子电路的一端与量化器的输出端电连接,另一端与第二积分器电连接;第二数模转换子电路用于将数字信号反馈至第二积分器。
例如,量化器包括:额外环路延迟补偿支路,用于对量化器的输出信号进行信号补偿。
根据本公开实施例的第二方面,提供了一种Sigma-Delta调制器模数转换器,包括:本公开实施例第一方面提供的Sigma-Delta调制器模数转换SDMADC电路。
根据本公开实施例的第三方面,提供了一种应用于Sigma-Delta调制器模数转换SDMADC电路的方法,包括:由环形滤波器对模拟输入信号进行低通滤波处理,得到低通滤波信号;其中,环形滤波器包括串联的第一积分器及第二积分器,且第一积分器及第二积分器之间具有前馈支路及反馈支路;由量化器将环形滤波器的输出信号进行量化及补偿处理,输出数字信号;以及,由反馈数模转换电路将数字信号进行数模转换处理,并将转换后的信号反馈至环形滤波器。
例如,第一积分器为二阶积分器,第二积分器为一阶积分器;其中,由所述环形滤波器对模拟输入信号进行低通滤波处理,得到低通滤波信号包括:模拟输入信号依次经过二阶积分器及一阶积分器进行低通滤波处理;其中,第一积分器的输出信号通过反馈支路输入至第一积分器中进行信号补偿,第一积分器的一阶输出信号通过前馈支路输入至第二积分器中进行信号补偿。
根据公开实施例的技术方案,提供了一种Sigma-Delta调制器模数转换SDMADC电路,通过在环形滤波器的第一积分器和第二积分器之间设置前馈支路和反馈支路,以使第一积分器集成了第一级积分器和第二级积分器从而形成二阶积分器,达到了简化电路结构以及较少DAC数量的目的,降低了电路的面积。
附图说明
通过下面结合附图说明本公开实施例,将使本公开实施例的上述及其它目的、特征和优点更加清楚。应注意,贯穿附图,相同的元素由相同或相近的附图标记来表示。图中:
图1A示出了反馈积分器级联型的反馈结构示意图;
图1B示出了图1A中反馈结构的示例电路结构图;
图1C示出了前馈求和积分器级联型的前馈结构示意图;
图2示出了根据本公开一实施例的Sigma-Delta调制器模数转换SDMADC电路的结构示意图;
图3示出了根据本公开另一实施例的Sigma-Delta调制器模数转换SDMADC电路的结构示意图;
图4示出了根据图3所示的Sigma-Delta调制器模数转换SDMADC电路的混合结构信号流图;
图5示出了根据图4所示的混合结构信号流图的电路结构示意图;
图6示出了Sigma-Delta调制器模数转换SDMADC电路的方法的流程图;
图7示出了根据本公开一实施例的Sigma-Delta调制器模数转换器的结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例中的附图,对本公开实施例中的技术方案进行清楚、完整的描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部。基于所描述的本公开实施例,本领域普通技术人员在无需创造性劳动的前提下获得的所有其他实施例都属于本公开保护的范围。在以下描述中,一些具体实施例仅用于描述目的,而不应该理解为对本公开有任何限制,而只是本公开实施例的示例。在可能导致对本公开的理解造成混淆时,将省略常规结构或构造。应注意,图中各部件的形状和尺寸不反映真实大小和比例,而仅示意本公开实施例的内容。
除非另外定义,本公开实施例使用的技术术语或科学术语应当是本领域技术人员所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似词语并不表示任何顺序、数量或重要性,而只是用于区分不同的组成部分。
此外,在本公开实施例的描述中,术语“连接至”或“相连”可以是指两个组件直接连接,也可以是指两个组件之间经由一个或多个其他组件相连,连接方式为电连接或电耦合。此外,这两个组件还可以通过有线或无线方式相连或相耦合。
根据其功能不同,本公开实施例中使用的电容可以为可调节电容器件,采用的电阻可以为可调节电阻器件。在本公开示例中,可以默认电容及电阻为可调节的,后面不再赘述。
单环高阶SDM(Sigma Delta Modulator)调制器作为一种常见的调制器,可以实现高精度目标的同时能保持信号稳定,但结构的设计和系数选取较为复杂。常用的SDM调制器分为反馈积分器级联型和前馈求和积分器级联型。
如图1A所示为一种反馈积分器级联型的反馈结构示意图。
如图1A所示,该反馈结构包括级联的第一积分器111A、第二积分器112A和第三积分器113A,量化器120A和反馈数模转换子结构130A。其中,模拟输入信号U依次经过第一积分器111A、第二积分器112A和第三积分器113A进行积分滤波处理,分别得到输出信号X1、X2和X3。输出信号X3通过反馈支路g反馈至第二积分器112A中进行信号补偿,并输入至量化器120A进行量化处理得到输出信号V。之后输出信号V通过反馈数模转换子结构113A分别反馈至第一积分器111A、第二积分器112A、第三积分器113A和量化器Q120A,通过反馈数模转换子结构113A中的数模转换器提供增益来抵消温漂影响,进而提高数模转换器的精度。
由图1A可以看出,该反馈结构中,每级积分器具有从量化器120A输出反馈的信号支路,该信号支路表现出了低通特性,即反馈结构可对传输信号中的低频信号进行传输,减弱或减少频率高于截止频率的信号的通过。
图1B所示为图1A所示反馈结构的一种具体实施电路。如图1B所示,该反馈数模转换子结构130A包括四个DAC模块,DAC1、DAC2、DAC3和DAC4。经由DAC1、DAC2、DAC3和DAC4分别将量化器的输出信号V反馈至第一积分器111A、第二积分器112A、第三积分器113A和量化器120A。由于该反馈结构需要较多的DAC模块来实现输出信号V的反馈,这导致增加了电路的面积和功耗。
在连续时间Sigma-Delta调制器模数转换器(SDMADC)内,信号在被量化器Q采样之前会被环路滤波器滤波,这种滤波器提供了该类ADC内置抗混叠特性。通常高阶SDMADC内的噪声传递函数(Signal Transformer Function,STF)和信号传输函数(Noise TransformerFunction,NTF)很难用公式直接表示,而是通过,LFs和FFs来等效表示。其中,FFs被定义为从模拟输入信号U到采样输入Vq的前馈路径传递函数,代表了STF。LFs被定义为从量化器D的输出信号V到采样输入Vq的反馈路径传递函数,代表了NTF。
基于此,图1A所示的反馈结构的传递函数可以表示为:
Figure BDA0003889350090000061
上式(1)中,a1、a2、a3和a4分别表示DAC1、DAC2、DAC3和DAC4的反馈系数,b1、c1、c2和c3分别表示第一积分器、第二积分器、第三积分器及量化器中放大器的放大系数,g表示反馈支路的反馈系数,s为各积分器的积分系数。由上式可以看出,LFs和FFs表达式具有相同的分母,也就是频域上的极点。FFs表达式的分子为常数,代表了分子不存在零点,因此积分器表现出了低通特性。LFs表达式的分子为三阶表达式,代表了噪声的整形效果。
如图1C所示为前馈求和积分器级联型的结构信号流图。
如图1C所示,该前馈结构包括级联的第一积分器111C、第二积分器112C和第三积分器113C,量化器120C和反馈数模转换子结构130C,第二积分器111C与第三积分器113C之间具有前馈结构a2、a3。其中,模拟输入信号U依次经过第一积分器111C、第二积分器113C和第三积分器113C进行积分滤波处理,分别得到输出信号X1、X2和X3。输出信号X1经过前馈支路a2反馈至量化器120C中,输出信号X2经过前馈支路a3反馈至量化器120C中,输出信号X3通过反馈支路g反馈至第二积分器112C中进行信号补偿,并输入值量化器120C进行量化处理得到输出信号V,最后输出信号V通过反馈数模转换子结构130C分别反馈至第一积分器111C和量化器120C。
由图1C可以看出,该前馈结构在高频噪声的反馈信号被反馈到输入端,经过第一积分器111C处理,后级积分器112C、113C不用继续再处理高频噪声,有利于低功耗的实现。由于该前馈结构中对DAC模块的个数要求较少,这有利于降低电路的面积。另外,该前馈结构可以通过加权系数将积分器摆幅约束到很小,降低了运放的要求,减小了电路的总面积。
同理,图1C所示的前馈结构的传递函数可以表示为:
Figure BDA0003889350090000071
由上式(2)可以看出,LFs和FFs有相同的分母,也就是频域上的极点。FFs表达式的分子为三阶表达式,因此STF表现出带外峰值(peaking)的特性,对于存在带外阻塞信号(block)的系统动态范围具有较大的恶化。LFs表达式的分子为三阶表达式,代表了噪声的整形效果。根据公式(1)和公式(2)可知,前馈结构与反馈结构中的LFs传递函数形式相同,两者噪声整形效果一致。
通过上述内容可知,反馈结构具有低通特性,反馈结构的信号传递函数平坦度优于前馈结构。而前馈结构具有对DAC个数和运放数量较少的优势,使得电路的总面积明显降低。但前馈结构由于表现出带外峰值的特性,其存在的带外阻塞信号使得系统动态范围具有较大的恶化。
基于反馈结构和前馈结构存在的技术问题,本公开实施例提供了一种Sigma-Delta调制器模数转换SDMADC电路,在环形滤波器的第一积分器和第二积分器之间设置前馈支路和反馈支路,以使第一级积分器集成了第二级积分器从而形成二阶积分器,达到了简化电路结构以及较少DAC数量的目的,降低了电路的面积。
本公开实施例提供的Sigma-Delta调制器模数转换SDMADC电路,包括:环形滤波器,用于对模拟输入信号进行低通滤波处理,得到低通滤波信号;其中,环形滤波器包括串联的第一积分器和第二积分器,第一积分器包括电连接至第二积分器的前馈支路和反馈支路;量化器,与环形滤波器电连接,用于对环形滤波器的输出信号进行量化和补偿处理,并输出数字信号;以及,反馈数模转换电路,与量化器电连接,用于将数字信号反馈至环形滤波器。
下面,将参照附图详细描述根据本公开的各个实施例。需要注意的是,在附图中,将相同的附图标记赋予基本上具有相同或类似结构和功能的组成部分,并且将省略关于它们的重复描述。
图2示出了本公开实施例的Sigma-Delta调制器模数转换SDMADC电路的结构示意图。
如图2所示,Sigma-Delta调制器模数转换SDMADC电路200包括:环形滤波器210、量化器220和反馈数模转换电路230。
环形滤波器210,用于对模拟输入信号进行低通滤波处理,得到低通滤波信号。其中,环形滤波器210包括串联的第一积分器211和第二积分器212,第一积分器211包括电连接至第二积分器212的前馈支路和反馈支路。
量化器220,与环形滤波器210电连接,用于对环形滤波器210的输出信号进行量化和补偿处理,并输出数字信号。
反馈数模转换电路230,与量化器210电连接,用于将数字信号反馈至环形滤波器210。
根据本公开实施例,第一积分器211为二阶积分器,第一积分器211的输入端电连接模拟输入信号IN,对模拟输入信号IN进行滤波处理,依次输出滤波信号X1、X2。第二积分器212为一阶积分器,第二积分器212对第一积分器211输出的滤波信号X2再次进行滤波处理,输出滤波信号X3。其中,第一积分器211输出的滤波信号X2通过反馈支路反馈至第一积分器211中进行信号补偿,第一积分器211输出的滤波信号X1通过前馈支路反馈至第二积分器212中进行信号补偿。
本公开的实施例,通过在第一积分器211和第二积分器212之间设置前馈支路和反馈支路,使得第一积分器211集成了两级积分器,即第一积分器211实现了二阶积分器,通过将常规的反馈级联积分器之间的反馈支路转换为前馈支路,实现了前馈结构与反馈结构的混合设计。
需说明的是,在本公开实施例的说明中,符号IN和U既可以表示输入信号端又可以表示输入信号的电压。同样地,符号V和Dout既可以表示输出信号端又可以表示输出信号的电压。以下各个实施例与此相同,不再赘述。
图3示出了根据本公开另一实施例的Sigma-Delta调制器模数转换SDMADC电路的结构示意图。Sigma-Delta调制器模数转换SDMADC电路300包括:环形滤波器310、量化器320和反馈数模转换电路330。需说明的是,环形滤波器310与图2所示的环形滤波器210结构相同,量化器320与和图2所示的量化器220结构相同,此处不再赘述。
如图3所示,反馈数模转换电路330包括:第一数模转换子电路331和第二数模转换子电路332。其中,第一数模转换子电路231的输入端与量化器320的输出端电连接,第一数模转换子电路231的输出端与第一积分器310电连接,用于将量化器320的输出信号进行数模转换处理后反馈至第一积分器311中。第二数模转换子电路332的输入端与量化器320的输出端电连接,第二数模转换子电路332的输出端与第二积分器312电连接,用于将量化器320的输出信号进行数模转换处理后反馈至第二积分器312中。
根据本公开实施例,第一积分器211为二阶积分器,第二积分器212为一阶积分器。第一积分器211和第二积分器212的级联可以实现模拟输入信号IN的三阶积分滤波处理。由于该SDMADC电路仅设置有第一积分器211和第二积分器212,反馈数模转换电路330只需要两个反馈数模转换子电路即可实现对量化器320输出信号的反馈。该SDMADC电路300相比前馈结构和反馈结构,降低了对反馈数模转换子电路的需求。因此,通过对环形滤波器310中积分结构的优化,减少了电路对反馈数模转换子电路的需求,从而进一步降低了电路的面积。
图4示出了根据图3所示的Sigma-Delta调制器模数转换SDMADC电路的混合结构信号流图。
如图4所示,Sigma-Delta调制器模数转换SDMADC电路400,包括:环形滤波器410、量化器420及反馈数模转换电路430。
环形滤波器410,用于对模拟输入信号U进行低通滤波处理,得到低通滤波信号。其中,环形滤波器410包括串联的第一积分器411和第二积分器412,第一积分器411包括电连接至第二积分器的前馈支路f和反馈支路g。
量化器420与环形滤波器210电连接。例如与第二积分器412的输出端电连接,用于对第二积分器412的输出信号X3进行量化和补偿处理,并输出数字信号V。
反馈数模转换电路430与量化器420电连接,用于将数字信号V反馈至环形滤波器410。其中,反馈数模转换电路430包括第一数模转换子电路431和第二数模转换子电路432。第一数模转换子电路431用于将数字信号V反馈至第一积分器411中进行信号补偿,第二数模转换子电路432用于将数字信号V反馈至第二积分器412中进行信号补偿。
根据本公开实施例,第一积分器411为二阶积分器,模拟输入信号U经过第一积分器411进行积分滤波处理,依次得到输出信号X1、X2,输出信号X1通过前馈支路f反馈至第二积分器412中,输出信号X2通过反馈支路g反馈至第一积分器411中,且输出信号X2输出至第二积分器412再次进行积分滤波处理,得到输出信号X3。量化器420对输出信号X3进行量化及补偿处理,并输出数字信号V,该数字信号V作为电路输出信号被输出,以及被反馈至环形滤波器210和量化器420中,进而对第一积分器411、第二积分器412和量化器420进行信号补偿。
根据本公开实施例,本公开实施例中的量化器420可以包括额外环路延迟(ELD)补偿支路a3。该ELD补偿支路a3用于将数字信号V反馈至量化器420中进行信号补偿。具体地,反馈支路a3可以通过集成在量化器420中的数模转换子电路实现,也可以通过集成在420中的电容阵列实现,本公开的实施例对此不做限定。在另一实施例中,可以通过集成在420中的电容阵列来实现对数字信号V的反馈输出,避免使用数模转换子电路,有利于进一步降低电路的面积。
需说明的是,第一积分器411为二阶积分器,可以理解为第一积分器411包括第一级积分器和第二级积分器。第二积分器411为一阶积分器,可以理解成第二积分器411为第三级积分器。如图4所示,每级积分器可以包括串联的放大器、加法器和积分器,例如,第一积分器411中的第一级积分器包括串联的放大器b1、第一级加法器和第一级积分器,第二级积分器包括串联的放大器c1、第二级加法器和第二级积分器。第二积分器412包括串联的放大器c2、第三级加法器和第三级积分器。其中,第二级积分器的输出端与第一级加法器输入端之间设置反馈支路g,该反馈支路g使得将传统的第二积分器412的输出转换至第二级积分器的输出,以使第一积分器411实现了二阶积分。另外,每级积分器也可以为其他组合,例如加法器与放大器的组合等,本公开的实施例对此不做限定。
如图4所示,该混合结构同时集成了反馈支路和前馈支路,通过将内部本地谐振反馈支路g从第二积分器412的输出变换到第一积分器411的输出,将第二积分器412的输出增益和ELD补偿支路集成到量化器420内,使得传统的第二级积分器集成至第一级积分器内,实现了第一积分器411的二阶积分滤波。另外,将传统的反馈支路a转换为前馈支路f,实现了前馈结构与反馈结构的混合设计。
基于上述原理,对该混合结构的传递函数进行分析,可以得到该混合结构的传递函数可以表示为:
Figure BDA0003889350090000111
上式(3)中,a1、a2和a3分别为第一数模转换子电路431、第二数模转换子电路432和ELD补偿支路的反馈系数,f表示前馈支路的反馈系数,g为反馈支路的反馈系数,b1、c1、分别为第一积分器411中放大器的放大系数,c2为第二积分器412中放大器的放大系数,c3量化器420中放大器的放大系数。
根据上述实施例可知,LFs代表电路的信号传输函数,FFs代表电路的噪声传递函数。对比公式(1)、公式(2)和公式(3)可知,该混合结构的LFs和FFs表达式与公式(1)和公式(2)提供的表达式存在区别。其中,公式(3)中LFs的表达式相比公式(1)和公式(2)阶数不变,仍为三阶函数,即使系数发生变化,系数不同对反馈路径传递函数影响较小。而FFs表达式中的分子为一阶,代表仅存在一个零点。根据公式(1)和公式(2)分别可知反馈结构的FFs表达式分子为常数,前馈结构的FFs表达式分子为三阶,即该混合结构的传递函数介于反馈结构和前馈结构之间,因此该混合结构部分解决了前馈结构中STF传递函数存在的带外峰值问题。
根据本公开实施例,该Sigma-Delta调制器模数转换SDMADC电路400通过在级联的积分器之间集成了前馈支路和反馈支路,简化了电路整体结构,使得电路对反馈数模转换电路430中的数模转换子电路的需求明显降低,进而降低了电路的面积。
图5示出了根据图4所示的混合结构信号流图的电路结构示意图。
如图5所示,该Sigma-Delta调制器模数转换SDMADC电路500,包括环形滤波器510、量化器520和反馈数模转换电路530。
环形滤波器510,环形滤波器510的输入端与模拟输入信号IN电连接,用于对模拟输入信号IN进行低通滤波处理,得到低通滤波信号。其中,环形滤波器510包括串联的第一积分器511和第二积分器512。
第一积分器511包括积分电路5111。其中,积分电路5111包括第一运算放大器OP1、第一电容C1、第二电容C2、反馈支路、第二电阻R2、前馈支路、第四电阻R4和第四电容C4。具体地,第一运算放大器OP1包括正输入端、负输入端、正输出端和负输出端。第一电容C1的一端与第一运算放大器OP1的正输入端电连接,另一端与第一运算放大器OP1的负输出端电连接。第二电容C2的一端与第一运算放大器OP1的负输入端电连接,另一端与第一运算放大器OP1的正输出端电连接。反馈支路包括第一电阻R1,第一电阻R1与第一电容C1并联。第二电阻R2与第二电容C2并联。前馈支路,包括第三电阻R3和第三电容C3,第三电阻R3的一端与第一运算放大器OP1的正输入端电连接,另一端与第三电容C3的一端电连接,第三电容C3的另一端与第一运算放大器OP1的正输出端电连接。第四电阻R4的一端与第一运算放大器OP1的负输入端电连接。第四电容C4的一端与第四电阻R4的另一端电连接,另一端与第一运算放大器OP1的负输出端电连接。
根据本公开实施例,通过在第一运算放大器OP1一侧的第一电阻R1形成反馈支路,串联的第三电阻R3和第三电容形成前馈支路,使得第一积分器512实现了二阶积分器的同时,满足了前馈支路与反馈支路的混合设置,简化了电路的结构。
根据上述实施例可知,该混合结构中由于反馈支路g和前馈支路f的设置,FFs表达式的分子为一阶函数,代表该电路的信号传递函数存在一定的带外峰值,因此在电路中引入了动态范围恶化的问题。为解决这一问题,可通过优化第一积分器511输入端的结构来实现。具体地,第一积分器511还包括:无源滤波电路5112。
无源滤波电路5112包括:第五电阻R5、第六电阻R6和第五电容C5。其中,第五电阻R5的一端与输入信号端电连接,另一端与第一运算放大器OP1的正输入端电连接。第六电阻R6的一端与另一输入信号端电连接,另一端与第一运算放大器OP1的负输入端电连接。第五电容C5电连接在第五电阻R5及第六电阻R6之间。本公开的实施例,通过在积分电路5111的输入端设置无源滤波电路5112,具体通过电容与电阻的组合方式实现无源滤波电路来实现带外峰值的抵消。由于无源滤波电路5112的输出端与积分电路5111的虚地点连接,使得电路的线性度不会恶化,从而避免了系统的动态范围恶化的问题。
第二积分器512包括第二运算放大器OP2、第七电阻R7、第八电阻R8、第六电容C6和第七电容C7。其中,第二运算放大器OP2包括正输入端、负输入端、正输出端和负输出端。第七电阻R7的一端与第一运算放大器OP1的负输出端电连接,另一端与第二运算放大器OP2的正输入端电连接。第八电阻R8的一端与第一运算放大器OP1的正输出端电连接,另一端与第二运算放大器OP2的负输入端电连接。第六电容C6的一端与第二运算放大器OP2的正输入端电连接,另一端与第二运算放大器OP2的负输出端电连接。
量化器520可以为SAR量化器,包括ELD补偿支路,用于对量化器520的输出信号进行信号补偿。
需说明的是,量化器520中的ELD补偿支路可以通过在量化器520中集成数模转换子电路来实现,也可以通过集成在520中的电容阵列实现,本公开的实施例对此不做限定。另外,相比在量化器520中集成数模转换子电路来实现ELD补偿支路,而通过电容阵列来实现对数字信号V的反馈输出,更有利于进一步降低电路的面积。
反馈数模转换电路530包括第一数模转换子电路531和第二数模转换子电路532。其中,第一数模转换子电路531的输入端IN1与量化器520的输出端电连接,正输出端Vout1+与第一运算放大器OP1的负输入端电连接,负输出端Vout1-与第一运算放大器OP1的正输入端电连接,第一数模转换子电路531用于将量化器520输出的数字信号Dout反馈至第一积分器511。第二数模转换子电路532的输入端IN2与量化器520的输出端电连接,正输出端Vout2+与第二运算放大器OP2的正输入端电连接,负输出端Vout2-与第二运算放大器OP2的负输入端电连接,第二数模转换子电路532用于将量化器520输出的数字信号Dout反馈至第二积分器512。
需说明的是,本公开实施例提到的数模转换子电路可以通过数模转换器DAC实现,例如第一数模转换子电路531和第二数模转换子电路532可以分别为数模转换器DAC1和DAC2来实现,本公开的实施例对此不做限定。
根据本公开实施例,通过在第一积分器511中集成了前馈支路和反馈支路,使得第一积分器511实现了二阶积分器,以及第一积分器511和第二积分器512实现了三级积分。同时,由于本公开实施例提供的电路结构中仅有第一积分器511和第二积分器,使得反馈数模转换电路530只需要两个数模转换子电路即可实现对输出数字信号的反馈,极大的降低了电路的面积。
该电路结构相比如图1B所示的电路结构,第一积分器等效为二阶积分器,节省了一个放大器。使用前馈支路f替代了图1B中的DAC2,以及DAC4集成在SAR量化器内。因此,该电路结构相比如图1B所示的实现方式,由于节省了一个有源放大器和两个DAC反馈支路,降低了电路面积。另外,通过在积分电路5111的输入电阻处增加一个无源滤波电路来抵消带外峰值问题,避免了系统的动态范围恶化的问题。
此外,本领域技术人员可以理解,本公开实施例提供的电路中每个电容或电阻可以为单个可调节电容或单个可调节电阻,也可以为多个可调节电容或多个可调节电阻的串联组合,只需能够实现其相应功能即可。
根据本公开实施例,还提供了一种用于上述实施例所示的Sigma-Delta调制器模数转换SDMADC电路的方法。图6示出了根据本公开实施例的Sigma-Delta调制器模数转换SDMADC电路的方法的流程图。如图6所示,根据本公开实施例的Sigma-Delta调制器模数转换SDMADC电路的方法可以包括以下步骤。应注意,以下方法中各个步骤的序号仅作为该步骤的表示以便描述,而不应被看作表示该各个步骤的执行顺序。除非明确指出,否则该方法不需要完全按照所示顺序来执行。
在步骤S610,由环形滤波器对模拟输入信号进行低通滤波处理,得到低通滤波信号。其中,环形滤波器包括串联的第一积分器及第二积分器,且第一积分器及第二积分器之间具有前馈支路及反馈支路。
在步骤S620,由量化器将环形滤波器的输出信号进行量化及补偿处理,输出数字信号。
在步骤S630,由反馈数模转换电路将数字信号进行数模转换处理,并将转换后的信号反馈至环形滤波器。
根据本公开实施例,第一积分器为二阶积分器,第二积分器为一阶积分器。其中,由所述环形滤波器对模拟输入信号进行低通滤波处理,得到低通滤波信号包括:模拟输入信号依次经过二阶积分器及一阶积分器进行低通滤波处理。第一积分器的输出信号通过反馈支路输入至第一积分器中进行信号补偿,第一积分器的一阶输出信号通过前馈支路输入至第二积分器中进行信号补偿。
需说明的是,本公开提供的方法基于上述实施例所示的Sigma-Delta调制器模数转换SDMADC电路实现,该方法中的环形滤波器、量化器及反馈数模转换电路的具体结构如上述实施例所示,例如如图2、3、5所示,此处不再赘述。
根据本公开实施例,如图7所示,还提供了一种Sigma-Delta调制器模数转换器700,包括:如图5所示的Sigma-Delta调制器模数转换SDMADC电路。
需说明的是,Sigma-Delta调制器模数转换器中包括的SDMADC电路,该Sigma-Delta调制器模数转换器700中电路的各组成部分例如环路滤波器710、量化器720、反馈数模转换电路730、第一积分器711和第二积分器712,与如图5所示的环路滤波器510、量化器510、反馈数模转换电路530、第一积分器511和第二积分器512的结构相同,此处不再赘述。
应当注意的是,在以上的描述中,仅以示例的方式,示出了本公开实施例的技术方案,但并不意味着本公开实施例局限于上述步骤和结构。在可能的情形下,可以根据需要对步骤和结构进行调整和取舍。因此,某些步骤和单元并非实施本公开实施例的总体发明思想所必需的元素。
至此已经结合优选实施例对本公开进行了描述。应该理解,本领域技术人员在不脱离本公开实施例的精神和范围的情况下,可以进行各种其它的改变、替换和添加。因此,本公开实施例的范围不局限于上述特定实施例,而应由所附权利要求所限定。

Claims (10)

1.一种Sigma-Delta调制器模数转换SDMADC电路,其特征在于,包括:
环形滤波器,用于对模拟输入信号进行低通滤波处理,得到低通滤波信号;其中,所述环形滤波器包括串联的第一积分器和第二积分器,所述第一积分器包括电连接至所述第二积分器的前馈支路和反馈支路;
量化器,与所述环形滤波器电连接,用于对所述环形滤波器的输出信号进行量化和补偿处理,并输出数字信号;以及
反馈数模转换电路,与所述量化器电连接,用于将所述数字信号反馈至所述环形滤波器。
2.根据权利要求1所述的SDMADC电路,其特征在于,所述第一积分器为二阶积分器,所述第二积分器为一阶积分器。
3.根据权利要求1或2所述的SDMADC电路,其特征在于,所述第一积分器包括积分电路;其中,所述积分电路包括:
第一运算放大器,包括正输入端、负输入端、正输出端和负输出端;
第一电容,所述第一电容的一端与所述第一运算放大器的正输入端电连接,另一端与所述第一运算放大器的负输出端电连接;
第二电容,所述第二电容的一端与所述第一运算放大器的负输入端电连接,另一端与所述第一运算放大器的正输出端电连接;
所述反馈支路,与所述第一电容并联;
第二电阻,与所述第二电容并联;
所述前馈支路,包括第三电阻,所述第三电阻的一端与所述第一运算放大器的正输入端电连接;和第三电容,所述第三电容的一端与所述第三电阻的另一端电连接,第三电容的另一端与所述第一运算放大器的正输出端电连接;
第四电阻,所述第四电阻的一端与所述第一运算放大器的负输入端电连接;以及
第四电容,所述第四电容的一端与所述第四电阻的另一端电连接,另一端与所述第一运算放大器的负输出端电连接。
4.根据权利要求3所述的SDMADC电路,其特征在于,所述第一积分器还包括无源滤波电路;其中,所述无源滤波电路包括:
第五电阻,所述第五电阻的一端与输入信号端电连接,另一端与所述第一运算放大器的正输入端电连接;
第六电阻,所述第六电阻的一端与另一输入信号端电连接,另一端与所述第一运算放大器的负输入端电连接;以及
第五电容,电连接在所述第五电阻及所述第六电阻之间。
5.根据权利要求3所述的SDMADC电路,其特征在于,所述第二积分器包括:
第二运算放大器;
第七电阻,所述第七电阻的一端与所述第一运算放大器的负输出端电连接,另一端与所述第二运算放大器的正输入端电连接;
第八电阻,所述第八电阻的一端与所述第一运算放大器的正输出端电连接,另一端与所述第二运算放大器的负输入端电连接;
第六电容,所述第六电容的一端与所述第二运算放大器的正输入端电连接,另一端与所述第二运算放大器的负输出端电连接;以及
第七电容,所述第七电容的一端与所述第二运算放大器的负输入端电连接,另一端与所述第二运算放大器的正输出端电连接。
6.根据权利要求1所述的SDMADC电路,其特征在于,所述反馈数模转换电路包括:
第一数模转换子电路,所述第一数模转换子电路的一端与所述量化器的输出端电连接,另一端与所述第一积分器电连接;所述第一数模转换子电路用于将所述数字信号反馈至所述第一积分器;以及
第二数模转换子电路,所述第二数模转换子电路的一端与所述量化器的输出端电连接,另一端与所述第二积分器电连接;所述第二数模转换子电路用于将所述数字信号反馈至所述第二积分器。
7.根据权利要求1所述的SDMADC电路,其特征在于,所述量化器包括:
额外环路延迟补偿支路,用于对所述量化器的输出信号进行信号补偿。
8.一种Sigma-Delta调制器模数转换器,其特征在于,包括:
如权利要求1~7中任一项所述的Sigma-Delta调制器模数转换SDMADC电路。
9.一种Sigma-Delta调制器模数转换SDMADC的方法,其特征在于,包括:
由环形滤波器对模拟输入信号进行低通滤波处理,得到低通滤波信号;其中,所述环形滤波器包括串联的第一积分器及第二积分器,且所述第一积分器及所述第二积分器之间具有前馈支路及反馈支路;
由量化器将所述环形滤波器的输出信号进行量化及补偿处理,输出数字信号;以及
由反馈数模转换电路将所述数字信号进行数模转换处理,并将转换后的信号反馈至所述环形滤波器。
10.根据权利要求9所述的方法,其特征在于,所述第一积分器为二阶积分器,所述第二积分器为一阶积分器;其中,所述由环形滤波器对模拟输入信号进行低通滤波处理,得到低通滤波信号包括:
所述模拟输入信号依次经过所述二阶积分器及所述一阶积分器进行低通滤波处理;其中,所述第一积分器的输出信号通过反馈支路输入至所述第一积分器中进行信号补偿,所述第一积分器的一阶输出信号通过前馈支路输入至所述第二积分器中进行信号补偿。
CN202211256639.7A 2022-10-13 2022-10-13 SDMADC电路及其方法、Sigma-Delta调制器模数转换器 Pending CN115955246A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211256639.7A CN115955246A (zh) 2022-10-13 2022-10-13 SDMADC电路及其方法、Sigma-Delta调制器模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211256639.7A CN115955246A (zh) 2022-10-13 2022-10-13 SDMADC电路及其方法、Sigma-Delta调制器模数转换器

Publications (1)

Publication Number Publication Date
CN115955246A true CN115955246A (zh) 2023-04-11

Family

ID=87295915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211256639.7A Pending CN115955246A (zh) 2022-10-13 2022-10-13 SDMADC电路及其方法、Sigma-Delta调制器模数转换器

Country Status (1)

Country Link
CN (1) CN115955246A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117713824A (zh) * 2024-02-05 2024-03-15 苏州领慧立芯科技有限公司 一种高压输入连续时间模数转换器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117713824A (zh) * 2024-02-05 2024-03-15 苏州领慧立芯科技有限公司 一种高压输入连续时间模数转换器
CN117713824B (zh) * 2024-02-05 2024-05-07 苏州领慧立芯科技有限公司 一种高压输入连续时间模数转换器

Similar Documents

Publication Publication Date Title
US8988260B2 (en) Method and circuit for continuous-time delta-sigma DAC with reduced noise
US6940436B2 (en) Analog-to-digital conversion system with second order noise shaping and a single amplifier
US7446687B2 (en) Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modulator
US6930624B2 (en) Continuous time fourth order delta sigma analog-to-digital converter
US6396428B1 (en) Continuous time bandpass delta sigma modulator ADC architecture with feedforward signal compensation
US8581764B2 (en) Delta-sigma modulator and signal processing system
US9007247B2 (en) Multi-bit sigma-delta modulator with reduced number of bits in feedback path
US20140167995A1 (en) Analog-to-digital converter
US20020093441A1 (en) Sigma-delta analog-to-digital converter array
JP2010263483A (ja) Δς変調器
KR102075448B1 (ko) 델타-시그마 변조기
US8223051B2 (en) Multi-bit sigma-delta modulator with reduced number of bits in feedback path
KR101982209B1 (ko) 연속 시간 델타-시그마 변조기
EP2340613B1 (en) Sigma-delta modulator
CN115955246A (zh) SDMADC电路及其方法、Sigma-Delta调制器模数转换器
CN114301464A (zh) 具备抑制混叠功能的Sigma-Delta模数转换器
US6741197B1 (en) Digital-to-analog converter (DAC) output stage
US9871533B2 (en) Hybrid digital/analog noise shaping in the sigma-delta conversion
US11502698B1 (en) Dual loop passive sigma-delta modulator
KR101961363B1 (ko) 피드-포워드 델타-시그마 변조기
CN212231429U (zh) 一种新型的连续时间sigma-delta ADC调制器
US20240063812A1 (en) Excess Loop Delay Compensation for a Delta-Sigma Modulator
CN116112021A (zh) 一种基于改进型双采样技术的Sigma-Delta调制器
CN118232923A (zh) 一种连续时间MASH Sigma Delta调制器电路及方法
Chiang et al. A novel wideband low-distortion cascaded sigma-delta ADC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination