CN118232923B - 一种连续时间MASH Sigma Delta调制器电路及方法 - Google Patents

一种连续时间MASH Sigma Delta调制器电路及方法 Download PDF

Info

Publication number
CN118232923B
CN118232923B CN202410638944.5A CN202410638944A CN118232923B CN 118232923 B CN118232923 B CN 118232923B CN 202410638944 A CN202410638944 A CN 202410638944A CN 118232923 B CN118232923 B CN 118232923B
Authority
CN
China
Prior art keywords
digital
analog converter
integrator
circuit
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410638944.5A
Other languages
English (en)
Other versions
CN118232923A (zh
Inventor
苏亚丽
常科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Shiyou University
Original Assignee
Xian Shiyou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Shiyou University filed Critical Xian Shiyou University
Priority to CN202410638944.5A priority Critical patent/CN118232923B/zh
Publication of CN118232923A publication Critical patent/CN118232923A/zh
Application granted granted Critical
Publication of CN118232923B publication Critical patent/CN118232923B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37—Compensation or reduction of delay or phase error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37—Compensation or reduction of delay or phase error
    • H03M3/372—Jitter reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及一种连续时间MASH Sigma Delta调制器电路及方法，属于集成电路技术领域，包括：第一级调制器环路、谐振网络电路、第二级调制器环路、级间电路、数字结合网络电路；其中，第一级调制器环路与谐振网络电路、级间电路、数字结合网络电路均相连接；级间电路与第二级调制器环路相连接；第二级调制器环路与数字结合网络电路相连接。第一级调制器环路用于提供三阶噪声整形能力，并与谐振网络电路结合，对第二级调制器环路提供第一级量化误差；第二级调制器环路用于实现运算放大；级间电路用于提取第一级量化误差，并馈入到第二级调制器环路中。发明不受制于采样频率的限制，从而能实现更宽的信号带宽。

Description

一种连续时间MASH Sigma Delta调制器电路及方法
技术领域
本发明涉及集成电路技术领域，具体涉及一种连续时间MASH Sigma Delta调制器电路及方法。
背景技术
随着无线通信应用的快速发展，对模数转换器（简称为ADC）的规格要求越来越高。为了满足现代无线通信应用的速度、分辨率和功耗要求，连续时间 (CT) Sigma Delta 调制器是一个很好的 ADC 架构选择。这是因为 CT 具有简单的电阻输入，与 SAR 或流水线ADC 不同，后者需要高功耗的输入缓冲器来驱动其大型开关输入电容器。此外，CT固有的抗混叠功能降低了抗混叠滤波器的要求。
然而，目前通用的单级Sigma Delta调制器因为受限于单环结构，使得在实现高阶噪声整形时具有较差的稳定性。虽然市面上已经开发了MASH结构Sigma Delta调制器来克服这一缺点，但是目前普遍应用的是MASH型离散时间(多级噪音整形技术，Multi-stageNoise Shaping) Sigma Delta调制器结构，采样速率受到了很大的限制。连续时间MASH结构虽然可以获得比离散时间结构更高的信号带宽，但是受限于第一级量化误差的提取技术的当前瓶颈，容易造成误差泄露，从而降低整体的精度，限制了高速宽带MASH Sigma Delta调制器的发展。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种连续时间MASH SigmaDelta调制器电路及方法，本发明不受制于采样频率的限制，从而能实现更宽的信号带宽。
本发明要解决的技术问题通过以下技术方案实现：
第一方面，本发明提供一种连续时间MASH Sigma Delta调制器电路，包括：第一级调制器环路、谐振网络电路、第二级调制器环路、级间电路、数字结合网络电路；
其中，所述第一级调制器环路与所述谐振网络电路、所述级间电路、所述数字结合网络电路均相连接；所述级间电路与所述第二级调制器环路相连接；所述第二级调制器环路与所述数字结合网络电路相连接。
作为本发明进一步改进，所述第一级调制器环路包括：第一积分器、第二积分器、第三积分器、单比特量化器、第一D触发器、第一数模转换器、第二数模转换器、第三数模转换器、有限冲激响应滤波器、有限冲激响应补偿滤波器；
其中，所述第一积分器与所述第二积分器、所述第一数模转换器相连接；所述第二积分器与所述第三积分器、所述谐振网络电路、所述第二数模转换器相连接；所述第三积分器与所述级间电路、所述谐振网络电路、所述单比特量化器、所述第三数模转换器相连接；所述单比特量化器与所述级间电路、所述第一D触发器、所述数字结合网络电路相连接；所述第一D触发器与所述有限冲激响应滤波器、有限冲激响应补偿滤波器、所述级间电路相连接；所述第一数模转换器与所述有限冲激响应滤波器相连接；所述第三数模转换器与所述有限冲激响应补偿滤波器相连接；所述有限冲激响应滤波器与所述级间电路、所述有限冲激响应补偿滤波器相连接；所述有限冲激响应补偿滤波器与级间电路相连接。
作为本发明进一步改进，所述谐振网络电路包括：第一谐振电阻、第二谐振电阻、第三谐振电阻；
其中，所述第一谐振电阻与所述第二积分器、所述第二谐振电阻、所述第三谐振电阻相连接；所述第二谐振电阻与所述第三积分器、所述第三谐振电阻相连接；所述第三谐振电阻相连接与地电平相连接。
作为本发明进一步改进，所述第二级调制器环路包括：无源积分器、量化器、第二D触发器、第五数模转换器；其中，
所述无源积分器与所述量化器、所述第五数模转换器、所述级间电路相连接；所述量化器与所述第二D触发器、所述数字结合网络电路均相连接；所述第二D触发器与所述第五数模转换器、所述数字结合网络电路相连接；所述第五数模转换器与所述级间电路相连接。
作为本发明进一步改进，所述级间电路包括：第四数模转换器、一阶有源低通滤波器；其中，
所述第四数模转换器与所述一阶有源低通滤波器、所述第一D触发器、所述无源积分器、所述第五数模转换器相连接；所述一阶有源低通滤波器与所述单比特量化器、所述第三积分器、所述无源积分器、所述第五数模转换器相连接。
作为本发明进一步改进，所述数字结合网络电路包括：第一延时器、第二延时器、乘法器、数字减法器；
其中，所述第一延时器与所述数字减法器、所述单比特量化器、所述第一D触发器相连接；所述第二延时器与所述乘法器、所述量化器、所述第二D触发器相连接；所述乘法器与所述数字减法器相连接。
作为本发明进一步改进，所述第一积分器包括：第一电阻、电阻Rz、第一电容、第一运算放大器；其中，所述第一电阻与所述第一电容、所述第一运算放大器、所述第一数模转换器相连接；所述电阻Rz与所述第一电容、所述第一运算放大器、所述第二积分器相连接；所述第一运算放大器与所述第一电容、所述第二积分器、所述第一数模转换器相连接；
所述第二积分器包括：第二电阻、第二电容、第二运算放大器；其中，所述第二电阻与所述第二电容、所述第二运算放大器、所述第一谐振电阻、所述第二数模转换器相连接；所述第二电容与所述第二运算放大器、所述第一谐振电阻、所述第二数模转换器相连接；所述第二运算放大器与所述第三积分器、所述第二数模转换器相连接；
所述第三积分器包括：第三电阻、第三电容、第三运算放大器；其中，所述第三电阻与所述第三电容、所述第三运算放大器、所述第二运算放大器、所述第二电容、所述第三数模转换器相连接；所述第三电容与所述第三运算放大器、所述第二谐振电阻、所述第三数模转换器、所述单比特量化器相连接；所述第三运算放大器与所述单比特量化器、所述第三数模转换器、所述第二谐振电阻相连接；
所述单比特量化器与所述第二谐振电阻、所述第一延时器、所述第一D触发器、所述一阶有源低通滤波器相连接。
作为本发明进一步改进，所述一阶有源低通滤波器包括：跨导运算放大器、低通滤波电容；其中，
所述跨导运算放大器与所述低通滤波电容、所述单比特量化器、所述第三运算放大器、所述第三电容、所述第二谐振电阻、所述第四数模转换器、所述无源积分器、所述第五数模转换器、所述量化器相连接；所述低通滤波电容与所述第四数模转换器、所述无源积分器、所述第五数模转换器、所述量化器相连接。
作为本发明进一步改进，所述无源积分器包括：积分电阻、积分电容；其中，所述积分电阻与所述积分电容、所述低通滤波电容、所述跨导运算放大器、所述第四数模转换器、所述第五数模转换器、所述量化器相连接；所述积分电容与地电平相连接。
第二方面，本发明提供一种连续时间MASH Sigma Delta调制器电路的控制方法，包括：
输入信号进入第一调制器环路；通过输入信号和第一数模转换器的输出信号在第一运算放大器的虚地点进行差分；第一积分器的输出信号进入第二积分器实现二阶有源积分；第二积分器的输出信号进入第三积分器实现三阶有源积分；被三阶有源积分的信号输入进量化器进行单比特量化，从而将模拟域信号转化为第一数字域信号；
第一数字域信号进入第一D触发器进行半周期延时，实现对单比特量化器的额外延时补偿操作；第一D触发器输出信号进入有限冲激响应滤波器实现低通滤波；第二数模转换器将第一D触发器输出信号进行反馈回第二数模转换器；
第一单比特量化器的输入进入跨导运算放大器和低通滤波电容组成的一阶有源低通滤波器，以此输出信号和第一D触发器经过第四数模转换器的输出信号共连接，提取一个周期延迟的量化噪声信号，被提取的量化噪声信号和第二级调制器电路的反馈信号在模拟域进行相减，相减后的信号进入由积分电阻和积分电容组成的无源积分器，对一个周期延时的量化噪声信号进行一阶无源积分；一阶无源积分器的输出信号进入量化器进行多比特量化，从而将模拟域的信号转化为数字域的信号，输出得到第二数字域信号；
第一级调制器环路的输出第一数字域信号和第二级调制器环路的输出第二数字域信号在数字域进行数字延时求和，得到最终数字输出信号；将最终数字输出信号进行相干采样并进行FFT操作，得到整个MASH Sigma Delta调制器的动态性能。
本发明的连续时间MASH Sigma Delta调制器电路，可以实现以下优点：
本发明通过采用一阶低通滤波器，来实现半周期的脉冲恒定变换，从而保证第一级的量化噪声信号E1的准确提取。通过引入谐振网络电路，可以在噪声传递函数中实现陷波，进而在调制器的输出频谱中实现更好的噪声抑制性能。通过有限冲激响应滤波器的引入，将无需DEM或数字校准，在实现多电平反馈的同时保证了DAC的线性度。相比于MASH型离散时间 Sigma Delta调制器，本发明不受制于采样频率的限制，从而能实现更宽的信号带宽；相比于通用的MASH结构Sigma Delta调制器，本发明可以将第一级的量化噪声信号E1完全取消，从而显著地提高整体调制器的精度。
附图说明
图1为本发明实施例提供的一种连续时间MASH Sigma Delta调制器电路的结构示意图。
图2为本发明实施例的滤波器的幅频响应结果图；
图3为本发明实施例的调制器输出SQNR的结果图；
图4为本发明实施例的有限冲激响应滤波器对频谱的影响结果图；
其中，100、第一级调制器环路；200、谐振网络电路；300、第二级调制器环路；400、级间电路；401、一阶有源低通滤波器；500、数字结合网络电路。
具体实施方式
术语解释：
Delta-Sigma调制器是一种常见的数字信号处理器，常用于模数转换器中，可以将低频信号转换为高速数字信号。而MASH（Mashing and Sigma-Hold）结构是Delta-Sigma调制器中的一种特殊结构，它由多个一阶Delta-Sigma调制器级联组成，每个一阶调制器都包含一个Sigma-Delta模块和一个保持（Hold）模块。
FFT是一种DFT的高效算法，称为快速傅里叶变换（fast Fourier transform）。傅里叶变换是时域一频域变换分析中最基本的方法之一。在数字处理领域应用的离散傅里叶变换(DFT：Discrete Fourier Transform)是许多数字信号处理方法的基础。
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
请参见图1为一种连续时间MASH Sigma Delta调制器电路的结构示意图。包括：第一级调制器环路100、谐振网络电路200、第二级调制器环路300、级间电路400、数字结合网络电路500；
其中，第一级调制器环路100与输入信号u(t)、谐振网络电路200、级间电路400、数字结合网络电路500相连接；级间电路400与第二级调制器环路300相连接；第二级调制器环路300与数字结合网络电路500相连接。
本实施例中，需要说明的是，谐振网络环路被用来提供切比雪夫滤波器的带内陷波，从而实现零点优化功能，提高对带内量化噪声信号的进一步抑制和对调制器精度的提升。
本实施例中，需要说明的是，第二级调制器环路300提供1阶噪声整形能力，与第一级调制器结合，实现最终的4阶噪声整形结果。
本实施例中，需要说明的是，级间电路400实现对第一级量化误差的精确提取，并馈入到第二级调制器环路300中。
本实施例中，需要说明的是，数字结合网络实现关于第一级量化误差E1的完全消除。
作为可选实施例，第一级调制器环路100包括：第一积分器、第二积分器、第三积分器、单比特量化器、第一D触发器DFF1、第一数模转换器DAC1、第二数模转换器DAC2、第三数模转换器DAC3、有限冲激响应滤波器F(z)、有限冲激响应补偿滤波器G(z)；
其中，第一积分器与第二积分器、第一数模转换器DAC1相连接；第二积分器与第三积分器、谐振网络电路200、第二数模转换器DAC2相连接；第三积分器与级间电路400、谐振网络电路200、单比特量化器、第三数模转换器DAC3相连接；单比特量化器与级间电路400、第一D触发器DFF1、数字结合网络电路500相连接；第一D触发器DFF1与有限冲激响应滤波器F(z)、有限冲激响应补偿滤波器G(z)、级间电路400相连接；第一数模转换器DAC1与有限冲激响应滤波器F(z)相连接；第三数模转换器DAC3与有限冲激响应补偿滤波器G(z)相连接；有限冲激响应滤波器F(z)与级间电路400、有限冲激响应补偿滤波器G(z)相连接；有限冲激响应补偿滤波器G(z)与级间电路400相连接。
作为可选实施例，谐振网络电路200包括：第一谐振电阻Ra1、第二谐振电阻Ra2、第三谐振电阻Ra3；
其中，第一谐振电阻Ra1与第二积分器、第二谐振电阻Ra2、第三谐振电阻Ra3相连接；第二谐振电阻Ra2与第三积分器、第三谐振电阻Ra3相连接；第三谐振电阻Ra3相连接与地电平相连接。
作为可选实施例，第二级调制器环路300包括：无源积分器、量化器16-level、第二D触发器DFF2、第五数模转换器DAC5；其中，
无源积分器与量化器16-level、第五数模转换器DAC5、级间电路400相连接；量化器16-level与第二D触发器DFF2、数字结合网络电路500相连接；第二D触发器DFF2与第五数模转换器DAC5、数字结合网络电路500相连接；第五数模转换器DAC5与级间电路400相连接。
作为可选实施例，级间电路400包括：第四数模转换器DAC4、一阶有源低通滤波器401；其中，第四数模转换器DAC4与一阶有源低通滤波器401、第一D触发器DFF1、无源积分器、第五数模转换器DAC5相连接；一阶有源低通滤波器401与单比特量化器、第三积分器、无源积分器、第五数模转换器DAC5相连接。
作为可选实施例，数字结合网络电路500包括：第一延时器、第二延时器、乘法器、数字减法器；其中，第一延时器与数字减法器、单比特量化器、第一D触发器DFF1相连接；第二延时器与乘法器、量化器16-level、第二D触发器DFF2相连接；乘法器与数字减法器相连接。
作为可选实施例，第一积分器包括：第一电阻R1、电阻Rz1、第一电容C1、第一运算放大器A1；其中，第一电阻R1与第一电容C1、第一运算放大器A1、第一数模转换器DAC1相连接；电阻Rz1与第一电容C1、第一运算放大器A1、第二积分器相连接；第一运算放大器与第一电容C1、第二积分器、第一数模转换器DAC1相连接。
作为可选实施例，第二积分器包括：第二电阻R2、第二电容C2、第二运算放大器A2；其中，第二电阻R2与第二电容C2、第二运算放大器A2、第一谐振电阻Ra1、第二数模转换器DAC2相连接；第二电容C2与第二运算放大器A2、第一谐振电阻Ra1、第二数模转换器DAC2相连接；第二运算放大器A2与第三积分器、第二数模转换器DAC2相连接。
作为可选实施例，第三积分器包括：第三电阻R3、第三电容C3、第三运算放大器A3；其中，第三电阻R3与第三电容C3、第三运算放大器A3、第二运算放大器、第二电容C2、第三数模转换器DAC3相连接；第三电容C3与第三运算放大器、第二谐振电阻Ra2、第三数模转换器DAC3、单比特量化器相连接；第三运算放大器与单比特量化器、第三数模转换器DAC3、第二谐振电阻Ra2相连接。
作为可选实施例，单比特量化器与第二谐振电阻Ra2、第一延时器、第一D触发器DFF1、一阶有源低通滤波器401相连接。
作为可选实施例，一阶有源低通滤波器401包括：跨导运算放大器Gm、低通滤波电容Clp；其中，跨导运算放大器Gm与低通滤波电容Clp、单比特量化器、第三运算放大器A3、第三电容C3、第二谐振电阻Ra2、第四数模转换器DAC4、无源积分器、第五数模转换器DAC5、量化器16-level相连接；低通滤波电容Clp与第四数模转换器DAC4、无源积分器、第五数模转换器DAC5、量化器16-level相连接。
作为可选实施例，无源积分器包括：积分电阻Rmash、积分电容Cmash；其中，积分电阻Rmash与积分电容Cmash、低通滤波电容Clp、跨导运算放大器Gm、第四数模转换器DAC4、第五数模转换器DAC5、量化器16-level相连接；积分电容Cmash与地电平相连接。
本实施例中，需要说明的是，第一级调制器环路100提供三阶噪声整形能力，并与谐振网络电路200结合，对第二级调制器环路300提供第一级量化误差E1。
本实施例中，需要说明的是，有限冲激响应滤波器F(z)用来对单比特量化器的输出进行低通整形，从而降低反馈信号中的噪声能量，并将单比特信号转换成多比特信号，输出进第一积分器中；这将减小第一级Sigma Delta环路的线性度要求和时钟抖动的敏感性。
本实施例中，需要说明的是，第二级调制器环路300中的无源积分器可以通过使用无源器件来实现一个运算放大器的功耗节省。
本实施例中，需要说明的是，有限冲激响应补偿滤波器G(z)用来补偿引入有限冲激响应滤波器F(z)带来的第一级调制器环路100的噪声传递函数NTF1与目标噪声传递函数的偏离；从而恢复目标的噪声传递函数。
本实施例中，需要说明的是，一阶有源低通滤波器401中的跨导数运算放大器跨导运算放大器Gm和低通滤波电容Clp组成的群延时等于离散时间中的半周期延时，从而实现第一级量化器的输入通路和输出通路的延时匹配，从而实现关于第一级量化器的量化误差E1的精确提取。
本实施例中，需要说明的是，第一D触发器DFF1和第二D触发器DFF2都是上升沿触发。
本实施例中，需要说明的是，第一数模转换器DAC1、第二数模转换器DAC2、第三数模转换器DAC3、第四数模转换器DAC4的反馈类型采用电阻型反馈；所述第五数模转换器DAC5的反馈类型采用电流舵型反馈。
其中，电阻型反馈（Resistive Feedback）是一种在电子电路中常见的反馈类型，其中电阻作为反馈元件用于将电路的一部分输出信号返回到输入端，从而影响电路的整体性能。在放大器、振荡器和一些其他类型的电路中，电阻型反馈被广泛使用，以改变电路的增益、带宽、稳定性、线性度等特性。
电流舵型（Current Steering）是数模转换器（DAC）的一种常见架构，也被称为电流源型DAC或电流开关型DAC。在这种架构中，DAC通过控制多个电流源的开关状态来产生所需的模拟电流输出。每个电流源都对应一个二进制位，通过开关的通断来控制是否将电流源接入到输出总线上，从而实现二进制到模拟信号的转换。电流舵型DAC具有高精度、高分辨率和快速响应等优点。
本实施例中，需要说明的是，所述有限冲激响应滤波器F(z)将实现多电平反馈，从而通过有限冲激响应滤波器的引入，将无需DEM电路或数字校准实施，在实现多电平反馈的同时保证了DAC的线性度。
本发明还提供一种连续时间MASH Sigma Delta调制器电路的控制方法，其工作过程包括如下步骤：
输入信号u(t)首先进入第一调制器环路100。通过输入信号u(t)和第一数模转换器DAC1的输出信号在第一运算放大器A1的虚地点进行差分，从而第一积分器实现了delta的功能，并实现了一阶有源积分。相应地，第一积分器的输出信号进入第二积分器实现二阶有源积分；第二积分器的输出信号进入第三积分器实现三阶有源积分。被三阶有源积分的信号输入进量化器进行单比特量化，从而将模拟域信号转化为第一数字域信号v1[n]。
第一数字域信号v1[n]首先进入第一D触发器DFF1进行半周期延时，实现对单比特量化器的额外延时补偿操作。第一D触发器DFF1输出信号进入有限冲激响应滤波器F（z）实现低通滤波，以此对反馈回来的量化器的高频噪声进行滤除，减少进入环路滤波器的非信号能量。同时，因为F（z）的引入会导致实际噪声传递函数NTF（z）偏离理想噪声传递函数NTFideal（z），从而引入了有限冲激响应补偿滤波器G（z），使得NTF（z）= NTFideal（z）。第二数模转换器DAC2用以将第一D触发器DFF1输出信号进行反馈回第二数模转换器DAC2，从而实现完整的CIFB信号流闭环架构。
第一单比特量化器的输入进入跨导运算放大器Gm和低通滤波电容Clp组成的一阶有源低通滤波器401，以此输出信号和第一D触发器DFF1经过第四数模转换器DAC4的输出信号共连接，从而实现一个周期延迟的量化噪声信号的提取，被提取的量化噪声信号和第二级调制器电路的反馈信号在模拟域进行相减，相减后的信号进入由积分电阻Rmash和积分电容Cmash组成的无源积分器，对一个周期延时量化噪声信号进行一阶无源积分；一阶无源积分器的输出信号进入量化器16-level进行多比特量化，从而将模拟域的信号转化为数字域的信号，输出得到第二数字域信号v2[n]。
第一级调制器环路100的输出第一数字域信号v1[n]和第二级调制器环路300的输出第二数字域信号v2[n]在数字域进行数字延时求和操作，得到最终数字输出信号D[n]。将最终数字输出信号D[n]进行相干采样并进行FFT操作，即可得到整个MASH Sigma Delta调制器的动态性能。
基于本发明的一种连续时间MASH Sigma Delta调制器电路进行相关的测试分析，图2为本发明实施例的滤波器的幅频响应结果图；图3为本发明实施例的调制器输出SQNR的结果图；图4为本发明实施例的有限冲激响应滤波器对频谱的影响结果图；具体说明如下：
1)如图2所示，不引入谐振网络电路，则噪声传递函数中无陷波响应的出现，因此带宽内对噪声能量的抑制幅度较低；通过引入谐振网络电路，可以在噪声传递函数中实现陷波，在谐波频率附近的噪声能量将被抑制，进而在调制器的带宽中实现更高的信噪比。
2)SQNR是输出频谱性能的重要表征参数，SQNR越大，则表明调制器对噪声的抑制性能越好。我们进一步将所有幅度下的SQNR结果进行了整理；从图3可以看出，引入谐振网络电路的SQNR，在各个输入幅度下，都大于不引入谐振网络电路的情况对应的SQNR，因此表明引入谐振网络电路的情况具有更高的精度和更好的调制器性能。
3)如图4所示，不引入有限冲激响应滤波器，将在带宽内产生较高的噪底和较高的谐波，从而恶化了DAC的线性度；通过引入有限冲激响应滤波器，输出频谱中消除了高噪底和高谐波，从而保证了DAC的线性度。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，以上实施例仅用以说明本发明的技术方案，而非对其限制，不能认定本发明的具体实施只局限于这些说明；尽管参照前述实施例对本发明进行了详细的说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行若干简单推演或等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (5)

1.一种连续时间MASH Sigma Delta调制器电路，其特征在于，包括：第一级调制器环路、谐振网络电路、第二级调制器环路、级间电路、数字结合网络电路；
其中，所述第一级调制器环路与所述谐振网络电路、所述级间电路、所述数字结合网络电路均相连接；所述级间电路与所述第二级调制器环路相连接；所述第二级调制器环路与所述数字结合网络电路相连接；
所述第一级调制器环路用于提供三阶噪声整形能力，并与所述谐振网络电路结合，对第二级调制器环路提供第一级量化误差；所述第二级调制器环路用于实现运算放大；所述级间电路用于提取第一级量化误差，并馈入到第二级调制器环路中；
所述第一级调制器环路包括：第一积分器、第二积分器、第三积分器、单比特量化器、第一D触发器、第一数模转换器、第二数模转换器、第三数模转换器、有限冲激响应滤波器、有限冲激响应补偿滤波器；
其中，所述第一积分器与所述第二积分器、所述第一数模转换器相连接；所述第二积分器与所述第三积分器、所述谐振网络电路、所述第二数模转换器相连接；所述第三积分器与所述级间电路、所述谐振网络电路、所述单比特量化器、所述第三数模转换器相连接；所述单比特量化器与所述级间电路、所述第一D触发器、所述数字结合网络电路相连接；所述第一D触发器与所述有限冲激响应滤波器、有限冲激响应补偿滤波器、所述级间电路相连接；所述第一数模转换器与所述有限冲激响应滤波器相连接；所述第三数模转换器与所述有限冲激响应补偿滤波器相连接；所述有限冲激响应滤波器与所述级间电路、所述有限冲激响应补偿滤波器相连接；所述有限冲激响应补偿滤波器与级间电路相连接；
所述谐振网络电路包括：第一谐振电阻、第二谐振电阻、第三谐振电阻；
其中，所述第一谐振电阻与所述第二积分器、所述第二谐振电阻、所述第三谐振电阻相连接；所述第二谐振电阻与所述第三积分器、所述第三谐振电阻相连接；所述第三谐振电阻相连接与地电平相连接；
所述第二级调制器环路包括：无源积分器、量化器、第二D触发器、第五数模转换器；其中，
所述无源积分器与所述量化器、所述第五数模转换器、所述级间电路相连接；所述量化器与所述第二D触发器、所述数字结合网络电路均相连接；所述第二D触发器与所述第五数模转换器、所述数字结合网络电路相连接；所述第五数模转换器与所述级间电路相连接；
所述级间电路包括：第四数模转换器、一阶有源低通滤波器；其中，
所述第四数模转换器与所述一阶有源低通滤波器、所述第一D触发器、所述无源积分器、所述第五数模转换器相连接；所述一阶有源低通滤波器与所述单比特量化器、所述第三积分器、所述无源积分器、所述第五数模转换器相连接；
所述数字结合网络电路包括：第一延时器、第二延时器、乘法器、数字减法器；
其中，所述第一延时器与所述数字减法器、所述单比特量化器、所述第一D触发器相连接；所述第二延时器与所述乘法器、所述量化器、所述第二D触发器相连接；所述乘法器与所述数字减法器相连接。
2.根据权利要求1所述连续时间MASH Sigma Delta调制器电路，其特征在于，
所述第一积分器包括：第一电阻、电阻Rz、第一电容、第一运算放大器；其中，所述第一电阻与所述第一电容、所述第一运算放大器、所述第一数模转换器相连接；所述电阻Rz与所述第一电容、所述第一运算放大器、所述第二积分器相连接；所述第一运算放大器与所述第一电容、所述第二积分器、所述第一数模转换器相连接；
所述第二积分器包括：第二电阻、第二电容、第二运算放大器；其中，所述第二电阻与所述第二电容、所述第二运算放大器、所述第一谐振电阻、所述第二数模转换器相连接；所述第二电容与所述第二运算放大器、所述第一谐振电阻、所述第二数模转换器相连接；所述第二运算放大器与所述第三积分器、所述第二数模转换器相连接；
所述第三积分器包括：第三电阻、第三电容、第三运算放大器；其中，所述第三电阻与所述第三电容、所述第三运算放大器、所述第二运算放大器、所述第二电容、所述第三数模转换器相连接；所述第三电容与所述第三运算放大器、所述第二谐振电阻、所述第三数模转换器、所述单比特量化器相连接；所述第三运算放大器与所述单比特量化器、所述第三数模转换器、所述第二谐振电阻相连接；
所述单比特量化器与所述第二谐振电阻、所述第一延时器、所述第一D触发器、所述一阶有源低通滤波器相连接。
3.根据权利要求2所述连续时间MASH Sigma Delta调制器电路，其特征在于，所述一阶有源低通滤波器包括：跨导运算放大器、低通滤波电容；其中，
所述跨导运算放大器与所述低通滤波电容、所述单比特量化器、所述第三运算放大器、所述第三电容、所述第二谐振电阻、所述第四数模转换器、所述无源积分器、所述第五数模转换器、所述量化器相连接；所述低通滤波电容与所述第四数模转换器、所述无源积分器、所述第五数模转换器、所述量化器相连接。
4.根据权利要求3所述连续时间MASH Sigma Delta调制器电路，其特征在于，所述无源积分器包括：积分电阻、积分电容；其中，所述积分电阻与所述积分电容、所述低通滤波电容、所述跨导运算放大器、所述第四数模转换器、所述第五数模转换器、所述量化器相连接；所述积分电容与地电平相连接。
5.基于权利要求4所述连续时间MASH Sigma Delta调制器电路的控制方法，其特征在于，包括：
输入信号进入第一调制器环路；通过输入信号和第一数模转换器的输出信号在第一运算放大器的虚地点进行差分；第一积分器的输出信号进入第二积分器实现二阶有源积分；第二积分器的输出信号进入第三积分器实现三阶有源积分；被三阶有源积分的信号输入进量化器进行单比特量化，从而将模拟域信号转化为第一数字域信号；
第一数字域信号进入第一D触发器进行半周期延时，实现对单比特量化器的额外延时补偿操作；第一D触发器输出信号进入有限冲激响应滤波器实现低通滤波；第二数模转换器将第一D触发器输出信号进行反馈回第二数模转换器；
第一单比特量化器的输入进入跨导运算放大器和低通滤波电容组成的一阶有源低通滤波器，以此输出信号和第一D触发器经过第四数模转换器的输出信号共连接，提取一个周期延迟的量化噪声信号，被提取的量化噪声信号和第二级调制器电路的反馈信号在模拟域进行相减，相减后的信号进入由积分电阻和积分电容组成的无源积分器，对一个周期延时的量化噪声信号进行一阶无源积分；一阶无源积分器的输出信号进入量化器进行多比特量化，从而将模拟域的信号转化为数字域的信号，输出得到第二数字域信号；
第一级调制器环路的输出第一数字域信号和第二级调制器环路的输出第二数字域信号在数字域进行数字延时求和，得到最终数字输出信号；将最终数字输出信号进行相干采样并进行FFT操作，得到整个MASH Sigma Delta调制器的动态性能。
CN202410638944.5A 2024-05-22 2024-05-22 一种连续时间MASH Sigma Delta调制器电路及方法 Active CN118232923B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410638944.5A CN118232923B (zh) 2024-05-22 2024-05-22 一种连续时间MASH Sigma Delta调制器电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410638944.5A CN118232923B (zh) 2024-05-22 2024-05-22 一种连续时间MASH Sigma Delta调制器电路及方法

Publications (2)

Publication Number Publication Date
CN118232923A CN118232923A (zh) 2024-06-21
CN118232923B true CN118232923B (zh) 2024-08-16

Family

ID=91498007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410638944.5A Active CN118232923B (zh) 2024-05-22 2024-05-22 一种连续时间MASH Sigma Delta调制器电路及方法

Country Status (1)

Country Link
CN (1) CN118232923B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118611676B (zh) * 2024-08-08 2024-10-18 浙江大学 调制器电路及模数转换器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107465412A (zh) * 2016-06-06 2017-12-12 联发科技股份有限公司 Δ‑σ调制器、模拟‑数字转换器和信号转换方法
CN107911121A (zh) * 2017-12-07 2018-04-13 天津工业大学 一种新型的MASH结构Sigma Delta调制器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2611035B1 (en) * 2011-12-29 2014-07-16 ST-Ericsson SA Continuous-time MASH sigma-delta analogue to digital conversion
US9838031B2 (en) * 2015-12-16 2017-12-05 Analog Devices Global Dither injection for continuous-time MASH ADCS
CN114900189B (zh) * 2022-04-15 2024-05-31 上海交通大学 低噪声泄露的mashδς调制器
CN114938227A (zh) * 2022-06-21 2022-08-23 中山大学 一种基于噪声耦合的Sturdy-MASH结构调制器及信号调制方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107465412A (zh) * 2016-06-06 2017-12-12 联发科技股份有限公司 Δ‑σ调制器、模拟‑数字转换器和信号转换方法
CN107911121A (zh) * 2017-12-07 2018-04-13 天津工业大学 一种新型的MASH结构Sigma Delta调制器

Also Published As

Publication number Publication date
CN118232923A (zh) 2024-06-21

Similar Documents

Publication Publication Date Title
EP2410659B1 (en) A multi-bit sigma-delta modulator with reduced number of bits in feedback path
CN118232923B (zh) 一种连续时间MASH Sigma Delta调制器电路及方法
US6940436B2 (en) Analog-to-digital conversion system with second order noise shaping and a single amplifier
US7432841B1 (en) Delta-sigma analog-to-digital converter with pipelined multi-bit quantization
US8223051B2 (en) Multi-bit sigma-delta modulator with reduced number of bits in feedback path
US10541706B2 (en) Dynamic-zoom analog to digital converter (ADC) having a coarse flash ADC and a fine passive single-bit modulator
Salgado et al. Recent advances and trends in noise shaping SAR ADCs
Silva et al. Low-distortion delta-sigma topologies for MASH architectures
CN114900189B (zh) 低噪声泄露的mashδς调制器
CN116112021A (zh) 一种基于改进型双采样技术的Sigma-Delta调制器
CN221842540U (zh) 一种基于辅助有源滤波和互调失真抑制的连续时间Sigma-Delta调制器电路
Flemming et al. A Noise-Canceling SMASH Architecture for Discrete-Time Bandpass Delta-Sigma ADCs
CN220629323U (zh) 一种高阶连续时间混合架构Sigma-Delta调制器
US12088324B2 (en) Excess loop delay compensation for a delta-sigma modulator
Chu et al. Analysis and design of high speed/high linearity continuous time delta-sigma modulator
KR20190005297A (ko) 피드-포워드 델타-시그마 변조기
Sebastian et al. Cascaded sigma delta modulator architectures for wideband ADCs
Chiang et al. A low-distortion and swing-suppression sigma-delta modulator with extended dynamic range
CN117335809A (zh) 两级流水线型δς调制器
Pang et al. Noise Leakage Shaping Technique with Auxiliary Digital Noise Coupling in CT MASH DSM
Cai et al. A fourth-order 18-b delta-sigma A/D converter
Morgado et al. A flexible resonation-based cascade ΣΔ modulator with simplified cancellation logic
CN116707530A (zh) 一种高阶连续时间混合架构Sigma-Delta调制器
Yang et al. A novel cascade sigma-delta modulator architecture for broadband applications
Diwakar et al. Stable Delta-Sigma Modulator with Signal Dependent Forward Path Gain for Industrial Applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant