CN107911121A - 一种新型的MASH结构Sigma Delta调制器 - Google Patents

一种新型的MASH结构Sigma Delta调制器 Download PDF

Info

Publication number
CN107911121A
CN107911121A CN201711313101.4A CN201711313101A CN107911121A CN 107911121 A CN107911121 A CN 107911121A CN 201711313101 A CN201711313101 A CN 201711313101A CN 107911121 A CN107911121 A CN 107911121A
Authority
CN
China
Prior art keywords
level
mash
output
noise
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711313101.4A
Other languages
English (en)
Inventor
戈立军
赵澜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Polytechnic University
Original Assignee
Tianjin Polytechnic University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Polytechnic University filed Critical Tianjin Polytechnic University
Priority to CN201711313101.4A priority Critical patent/CN107911121A/zh
Publication of CN107911121A publication Critical patent/CN107911121A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明为解决多级噪声整形(multi‑stage noise shaping，MASH)结构量化噪声的问题提出了一个改进的四阶两级MASH结构。新的四阶两级MASH结构sigma delta调制器中第二级的输入方式由三个模拟信号(有用信号与第一个积分器的输出叠加并减去第二个积分器的输出)构成，并且第二级结构中引入两个前馈通路，分别送入第二级的第二个和第三个加法器中构成前馈结构。改进后的结构第一级量化噪声完全抵消，第二级量化噪声进行四阶整形并减少三分之一；并且第一级结构中数字滤波器结构简单，仅含有一个时延单元。Matlab仿真结果表明，改进的MASH结构在结构稳定的前提下，进一步提高了调制器性能。

Description

一种新型的MASH结构Sigma Delta调制器
技术领域
本发明属于无线通信技术领域，涉及一种改进MASH结构的Sigma Delta调制器。
背景技术
同结构的ADC有着不同的优点与缺点，其中∑Δ调制器凭借其过采样和噪声整形技术所能达成的数据转换与数字信号处理的结合来更好的降低量化噪声对有用信号的影响。经前人工作可知，可以通过使用多比特量化或增加调制器的阶数来提高精度。但是考虑到高阶sigma delta调制器是一个非线性的反馈系统，三阶之后具有系统不稳定问题。一种被称为多级噪声整形(multi-stage noise shaping，MASH)架构的sigma delta调制器模型被提出，图一为MASH架构sigma delta ADC的通用结构框图。
MASH架构的sigma delta调制器模型将2阶之内没有稳定性问题的单环sigmadelta调制器架构进行两级或多级级联从而得到一个高阶的sigma delta调制器架构，此架构的sigma delta调制器将上一级产生的量化噪声结果作为下一级的输入来达到很好地消除前一级的量化噪声的目的。通过多级级联架构抵消掉除最后一级以外的所有量化噪声。而且对于每一级来说其架构都采用稳定的一阶或者二阶架构，这样它既可以有效的避免不稳定现象的出现，同时对最后一级的量化噪声进行高阶整形又可以实现高阶的噪声整形效果。
根据文献，传统的四阶两级MASH结构由上下两级组成，第一级和第二级分别在前馈结构和反馈结构的基础上利用积分器级联而构成，最后的输出是将提取的一级噪声作为第二级的输入并最终被结构消除，而对第二级的量化噪声进行了四阶整形。但是传统的MASH结构性能并没有得到最优化，且第一级整形结构中数字滤波器存在较多的延时单元造成了资源浪费。
发明内容
本发明的目的是针对传统四阶两级MASH结构在量化噪声整形性能方面出现的不足，改进第二级输入方式并且添加两个前馈，提高了噪声整形性能，降低了第一级数字滤波器结构实现以及级间实现的复杂度。
传统的MASH结构第二级输入由量化器输出与输入做减得到，在新的MASH结构中，将第二级的输入方式改进为有用信号与第一个积分器的输出叠加并减去第二个积分器的输出，避免了呈温度计编码的量化器输出，简化了级间结构。并在第二级结构中加入了两个前馈结构，简化了第一级结构中的滤波器结构，减少两个时延单位，从电路实现的角度降低了结构复杂度。通过对结构的分析，新得四阶两级MASH结构进一步提高噪声整形效果，具有更简单的结构实现。
附图说明
为了更清楚的说明发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，下面描述中的附图仅仅是本发明的一个实施例，对于本领域普通技术人员来讲，在不付出创造劳动性的前提下，还可以根据附图获得其他的附图。
图1是传统MASH结构原理图；
图2是本发明改进的MASH结构原理图；
图3是本发明改进MASH结构的PSD图；
图4是本发明改进与传统四阶两级MASH结构的SQNR对比图；
具体实施方式
级联结构将前一级的量化器输出与输入做差再注入下一级环路来处理。在图1中，Lsi表示为第i级信号的环路滤波器，Lni表示第i级噪声的环路滤波器，Hi表示第i级的数字滤波器。这个结构整体的输入输出关系为：
Y＝STF1X+(H1NTF1-H2STF2)E1+H2NTF2E2 (1)
其中STFi表示信号的传递函数，NTFi和Ei分别为噪声传递函数和第i级的量化误差。为了消除第一级的量化误差，只需选择适当的数字滤波器Hi，使其满足H1＝STF2和H2＝NTF1，这样在式(1)中的输入和输出关系就变为：
Y＝STFiX+NTF1NTF2E2 (2)
且传统级联结构的总体输出可以表示为：
Y(z)＝X(z)+(1-z-1)LE(z) (3)
其中L为阶数。在传统的MASH结构中，为了消除第一级量化噪声，第一级与第二级数字滤波器为：
H1(z)＝z-3 (4)
H2(z)＝(1--z-1)2 (5)
其中第一级滤波器由三个时延单位构成，多余的滤波器造成了资源的浪费；并且在传统的结构中，第一阶段量化噪声提取由量化器的输出减去量化器的输入。温度计编码的量化器输出数据呈指数增长，使得在开关电容(SC)电路的实现中，MASH结构中级间的复杂性将显著性增加。’
本发明在传统四阶两级MASH结构的基础上进行了改进，将第二级的输入方式由传统的量化器输出减输入，改进为有用信号与第一个积分器的输出叠加并减去第二个积分器的输出。并且在第二级结构中引入两个前馈，使调制器采用两阶前馈CIFF结构来实现，前馈结构的优点是积分器输出摆幅小，谐波失真小，动态功耗低。同时使一级结构中数字滤波器简化，改进MASH结构框图如图2所示。
由图可以看出，改进的MASH结构第一级引入下一级的方式改为三个模拟信号叠加，避免了传统MASH结构中量化器输出的数字信号与输入的模拟信号做差的不匹配问题，并且避免了量化器输出数据呈指数型增长的弊端，使实际级间结构的实现难度保持在一个比较低的范围内。
在新的MASH结构中，将第二级的输入改进为有用信号与第一个积分器的输出叠加并减去第二个积分器的输出，其z域表达式为：
X3(z)＝X(z)+X1(z)-X2(z)＝E1·z-1 (6)
且第一级结构的整体输出信号为：
Y1(z)＝X(z)+(1-z-1)2·E1 (7)
第一级的输出信号由输入有用信号和进行二阶整形的一级量化噪声组成。第二级结构中引入了两个前馈，前馈结构的优点是积分器输出摆幅小，谐波失真小，动态功耗低。在前馈结构作用下第二级输出信号可表示为：
Y2(z)＝3z-1·E1十(1-z-1)2·E2 (8)
结合(5)式和(6)式可推出改进MASH结构的整体输出的z域表达式为：
传统结构中的一级整形结构中数字滤波器由较多的时延单位构成，改进后的MASH结构虽然在第二级结构中增加入的两个前馈，但相对于简化前数字滤波器结构所带来的复杂度可以忽略不计。所以改进的MASH结构不仅减少了对应数字滤波器的构造复杂度，而且从实际模拟器件的搭建考虑，改进的结构也可以降低器件的复杂度。综合来说，改进结构相对于原有结构来讲，在复杂度无增加的情况下带来了更好的整形效果。
通过对改进结构的分析，可以得出改进的MASH结构噪声整形函数为：
对于上式的噪声传递函数，其幅频响应可表示为：
其中fs为采样频率；信号带内(f≤fb)内噪声功率：
其中OSR为过采样率，且OSR＝fs/2fb，fb为输入信号带宽。可得改进的MASH结构带内的量化噪声功率为：
由上式可得，过采样率每增加一倍，带内的量化噪声就会减少27dB，分辨率就会提高4.5bit的精度。而对于传统的四阶两级MASH结构，其噪声传递函数为：
NTF(z)＝(1-z-1)4 (14)
其信号带内(f≤fb)内噪声功率为：
上式相比于式(13)可知，在同样的量化间隔及采样率下，改进MASH结构的噪声功率比传统四阶MASH结构的噪声功率减少了9倍，则改进的MASH结构具有更好的噪声整形性能。
为验证调制器性能，我们在matlab仿真软件的simulink模块下进行调制器建模，给出实际的仿真频谱，将改进的MASH结构与传统的四阶两级级联结构以及未改进的MASH结构进行比较。
图3为改进MASH结构的输出功率频谱，过采样率OSR为64，输入信号信号带宽为10MHz。可以看出，改进的MASH结构可以达到119.56dB的信噪比，有效位数为19.57bits，而在相同输入的信号和相同信噪比的情况下，传统的四阶两级MASH结构只能达到110.06dB的信噪比，改进MASH结构的信噪比相比传统的MASH结构高了9.5dB。
图4为改进的MASH结构与未改进的MASH结构以及传统四阶两级结构SQNR的仿真图。可以看出，与传统MASH结构相比，改进的结构具有更高的信噪比。且改进的MASH结构因为其更简单的结构比传统结构具有更好的性能。
改进的MASH整形结构第二级输入信号由三个模拟信号引入，降低了级间电路的实现难度，具有更好的噪声整形性能，减少了第一级数字滤波器中的时延单元。综合来说，改进的MASH结构相对于传统结构来说，具有更好的性能。
以上所述仅为本发明的较佳实施例，并不限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种新型的MASH结构Sigma Delta调制器，其特征在于：所述调制器中第二级的输入方式由三个模拟信号(有用信号与第一个积分器的输出叠加并减去第二个积分器的输出)构成。所述调制器在第二级结构中引入两个前馈通路，分别送入第二级的第二个和第三个加法器中构成前馈结构。所述结构第一级量化噪声完全抵消，第二级量化噪声进行四阶整形并减少三分之一。所述结构的第一级结构中数字滤波器结构简单，仅含有一个时延单元。
2.根据权利1所述的改进第二级的输入方式，其特征在于：将第二级的输入方式为有用信号与第一个积分器的输出叠加并减去第二个积分器的输出，其中三个信号端口均为模拟信号，其z域表达式为：
X3(z)＝X(z)+X1(z)-X2(z)＝E1·z-1。
3.根据权利1所述的在第二级结构中引入两个前馈结构，其特征在：从第一级输出端引入至第二级的级间输入信号，分别送入第二级的第二个和第三个加法器中，构成前馈结构。
4.根据权利1所述的噪声整形效果更好，其特征在于：新的MASH结构噪声传递函数表达式和信号带内噪声功率表达式分别为：
5.根据权利1所述的在第二级结构中引入两个前馈结构，进而使得MASH结构第一级结构中数字滤波器简化，其特征在于：第一级数字滤波器H1的表达式与得到最终输入输出关系的z域表达式为：
H(z)＝z-1
CN201711313101.4A 2017-12-07 2017-12-07 一种新型的MASH结构Sigma Delta调制器 Pending CN107911121A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711313101.4A CN107911121A (zh) 2017-12-07 2017-12-07 一种新型的MASH结构Sigma Delta调制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711313101.4A CN107911121A (zh) 2017-12-07 2017-12-07 一种新型的MASH结构Sigma Delta调制器

Publications (1)

Publication Number Publication Date
CN107911121A true CN107911121A (zh) 2018-04-13

Family

ID=61865213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711313101.4A Pending CN107911121A (zh) 2017-12-07 2017-12-07 一种新型的MASH结构Sigma Delta调制器

Country Status (1)

Country Link
CN (1) CN107911121A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108832933A (zh) * 2018-05-28 2018-11-16 全球能源互联网研究院有限公司 一种调制器及其信号输出方法
CN109672448A (zh) * 2018-12-20 2019-04-23 四川长虹电器股份有限公司 2-1型mash结构的调制器
CN114900189A (zh) * 2022-04-15 2022-08-12 上海交通大学 低噪声泄露的mashδς调制器
CN116996075A (zh) * 2023-08-17 2023-11-03 北京红山信息科技研究院有限公司 一种分层多级噪声整形Delta-sigma调制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617093A (zh) * 2003-09-11 2005-05-18 因芬尼昂技术股份公司 ∑－△调制器电路之加法电路
US20080062026A1 (en) * 2006-09-12 2008-03-13 Melanson John L Analog-to-digital converter (adc) having a reduced number of quantizer output levels
WO2008137711A3 (en) * 2007-05-03 2008-12-31 Texas Instruments Inc Feed-forward circuitry and corresponding error cancellation circuit for cascaded delta-sigma modulator
CN103067019A (zh) * 2012-12-12 2013-04-24 天津大学 单级二阶前馈Sigma-Delta调制方法及调制器
CN108123719A (zh) * 2017-11-23 2018-06-05 天津工业大学 一种基于FPGA的Sigma-Delta调制器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617093A (zh) * 2003-09-11 2005-05-18 因芬尼昂技术股份公司 ∑－△调制器电路之加法电路
US20080062026A1 (en) * 2006-09-12 2008-03-13 Melanson John L Analog-to-digital converter (adc) having a reduced number of quantizer output levels
WO2008137711A3 (en) * 2007-05-03 2008-12-31 Texas Instruments Inc Feed-forward circuitry and corresponding error cancellation circuit for cascaded delta-sigma modulator
CN103067019A (zh) * 2012-12-12 2013-04-24 天津大学 单级二阶前馈Sigma-Delta调制方法及调制器
CN108123719A (zh) * 2017-11-23 2018-06-05 天津工业大学 一种基于FPGA的Sigma-Delta调制器

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
YINGXIN ZHAO,LIJUN GE,ECT: "A Multi-bit Sigma-Delta Converter for UWB OFDM Systems", 《2010 INTERNATIONAL SYMPOSIUM ON SIGNALS,SYSTEMS AND ELECTRONICS》 *
ZHIDONG WANG ETC: "A 10-MHz multi-bit MASH delta–sigma modulator with analog summing interstage", 《ANALOG INTEGR CIRC SIG PROCESS》 *
杨柳: "采用扩展计数和硬件复用的Sigma-Delta ADC设计", 《中国优秀硕士学位论文全文数据库 工程科技Ⅱ辑》 *
袁小龙: "高性能Σ-△调制器、模数转换器的研究", 《中国博士学位论文全文数据库 信息科技辑》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108832933A (zh) * 2018-05-28 2018-11-16 全球能源互联网研究院有限公司 一种调制器及其信号输出方法
CN109672448A (zh) * 2018-12-20 2019-04-23 四川长虹电器股份有限公司 2-1型mash结构的调制器
CN114900189A (zh) * 2022-04-15 2022-08-12 上海交通大学 低噪声泄露的mashδς调制器
CN114900189B (zh) * 2022-04-15 2024-05-31 上海交通大学 低噪声泄露的mashδς调制器
CN116996075A (zh) * 2023-08-17 2023-11-03 北京红山信息科技研究院有限公司 一种分层多级噪声整形Delta-sigma调制方法
CN116996075B (zh) * 2023-08-17 2024-04-26 北京红山信息科技研究院有限公司 一种分层多级噪声整形Delta-sigma调制方法

Similar Documents

Publication Publication Date Title
CN107911121A (zh) 一种新型的MASH结构Sigma Delta调制器
CN105009460B (zh) Δ‑σ调制器和通信设备
Li et al. A 21-GS/s single-bit second-order delta–sigma modulator for FPGAs
CN102291150B (zh) 一种sigma-delta调制器
JP2009303157A (ja) デルタシグマ変調器
CN103944575A (zh) 过采样64倍有效位数为18位的σ-δ调制电路
WO2011150732A1 (zh) 一种调制器及其设计方法
CN102163975A (zh) 高解析度三角积分数字至模拟转换器及其操作方法
CN103762983A (zh) 三角积分模拟数字转换器
CN105187068B (zh) 一种调制电路和调制方法
CN101919163A (zh) 在反馈路径中比特数减少的多比特西格玛-德尔塔调制器
CN102882528B (zh) Sigma-delta调制器
CN101729074B (zh) 一种西格玛-德尔塔模数转换器
JP3290314B2 (ja) ３つのシグマ−デルタ変調器をカスケード接続する方法、およびシグマ−デルタ変調器システム
CN101599767B (zh) 一种四阶单环局部负反馈Sigma-Delta调制器
CN109245769A (zh) 一种基于量化mimo-ofdm系统的低精度adc
CN108123719A (zh) 一种基于FPGA的Sigma-Delta调制器
CN109672448A (zh) 2-1型mash结构的调制器
CN204559547U (zh) 一种高二阶级联结构Sigma-Delta调制器系统
CN114900189A (zh) 低噪声泄露的mashδς调制器
Sadollahi et al. Two-stage ΔΣ ADC with noise-coupled VCO-based quantizer
CN106788444A (zh) 同时实现无杂散、高信噪失真比的低通σδ调制器
CN106875951A (zh) 一种无损播放的dsd信号解码系统及方法
CN106788443A (zh) 一种改进型的MASH结构Sigma‑Delta调制器
CN104883189A (zh) 包含级间路径的级联结构Sigma-Delta调制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180413