CN204559547U - 一种高二阶级联结构Sigma-Delta调制器系统 - Google Patents

Abstract

本实用新型涉及一种高二阶级联结构Sigma-Delta调制器系统，通过在传统MASH 1-1调制器结构的基础上，增加了一条级间路径，该路径包含一个传递函数为2z^-1-z^-2的模块，实现了4阶噪声整形功能。本实用新型结构显著减少了积分器的使用，降低了有源加法器的复杂度，实现了高二阶噪声整形的功能。

Description

一种高二阶级联结构Sigma-Delta调制器系统

技术领域

    本实用新型涉及有线以及无线通信领域，特别是一种高二阶级联结构Sigma-Delta调制器系统。

背景技术

    目前，在有线和无线通信的最新发展中，要求Sigma-Delta ADC能不断增加其输入信号的带宽和输出精确度。MASH结构调制器的每一级都采用固有稳定的低阶结构，保证了整体系统的稳定性，这一特点也使得其在低过采样率的宽带应用中成为一个很好的选择方案。然而提高精确度也就是要提高信噪比，通常可以采取的方式是增加过采样率、增加电路阶数或者级数、提高量化器位数。

    首先，增加过采样率会带来很高的采样频率F_S，从而增加电路功耗。而且高采样频率的实现受到工艺技术的限制。其次，在单环电路结构中，增加阶数也即是增加积分器的个数，极易引起系统不稳定。对于MASH结构，增加级数将使得电路形式更为复杂，电路中器件更多，也会增加版图设计的难度和芯片的面积。此外，多位量化调制器中需要使用多位的DAC，需要额外增加校准器件，将会提升电路的复杂度。因此为了在避免上述问题的同时获得较高的精确度，可以通过降低噪声的方式来实现。在现有结构的基础上，若是能进一步提高电路的噪声抑制能力，充分减少信号带内的量化噪声分布，就能获得理想的精确度。基于这一思想，提出了本发明中的创新结构。

发明内容

有鉴于此，本实用新型的目的是提出一种高二阶级联结构Sigma-Delta调制器系统，进一步提高电路的噪声抑制能力，充分减少信号带内的量化噪声分布，能获得理想的精确度。

本实用新型采用以下方案实现： 一种高二阶级联结构Sigma-Delta调制器系统，包括两级级联的单环结构，第一级单环结构包括依次连接的第一积分器、第一加法器、第一量化器Q1以及第一反馈环路，第一级单环结构的信号传递函数为STF₁(z)，噪声传递函数为NTF₁(z)；第二级单环结构包括依次连接的第二积分器、第二加法器、第二量化器Q2以及第二反馈环路，第二级单环结构的信号传递函数为STF₂(z)，噪声传递函数为NTF₂(z)；所述高二阶级联结构Sigma-Delta调制器系统还包括一条级间模拟路径，所述的级间模拟路径的始发端与第二级单环结构的第二积分器的输入端相连，所述的级间模拟路径的结束端连接至第一级单环结构的第一量化器Q1的输入端；其中，第一级单环结构的量化噪声为E₁(z)，第二级单环结构的量化噪声为E₂(z)，第一级单环结构的量化噪声E₁(z)作为第二级单环结构的输入信号；所述第一级的第一量化器Q1的输出与所述第二级的第二量化器Q2的输出分别经第一消除逻辑模块STF_2d(z)与第二消除逻辑模块NTF_1d(z)连接至第三加法器得到所述高二阶级联结构Sigma-Delta调制器系统输出Y（z）。

较佳地，所述的级间模拟路径包括用以实现一个单位延时的第一延时模块T₁、用以实现两个单位延时的第二延时模块T₂、常数模块2、常数模块-1以及一加法器，所述的级间模拟路径的始发端为第一延时模块T₁以及第二延时模块T₂的输入端，所述第一延时模块T₁与所述第二延时模块T₂的输出端分别经所述常数模块2与所述常数模块-1连接至所述加法器的输入端，所述加法器的输出端作为所述级间模拟路径的结束端；所述的级间模拟路径能够实现传递函数H(z)=2z^-1-z^-2。

进一步的，所述第一积分器与第二积分器的传递函数为ITF(z)=z^-1/(1-z^-1)。

进一步的，所述第一消除逻辑模块STF_2d(z)=STF₂(z)，所述第二消除逻辑模块NTF_1d(z)=NTF₁(z)。

进一步的，所述第一级单环结构的信号传递函数STF₁(z)等于1，噪声传递函数NTF₁(z)=1-z^-1。

进一步的，所述第二级单环结构的信号传递函数STF₂(z)等于1，噪声传递函数NTF₂(z)=1-z^-1。

与现有技术相比，本发明在原有的基本MASH结构的基础上，通过在调制器的两级间增加一条额外的模拟路径，可实现调制器的噪声整形阶数增加二阶。在具备高噪声抑制能力的同时也提高了电路的利用率，简化了电路的复杂度。

附图说明

图1为本发明的系统框图。

图2为本发明的实施例应用于MASH 1-1结构的系统框图。

图3为级间模拟路径连接图

图4为本发明实施例的输出信号频谱波形。

图5为本发明实施例的SNDR随输入信号幅度变化曲线。

图6为本发明实施例的Z^-1模块的电路结构图。

图7为本发明实施例的Z^-2模块的电路结构图。

具体实施方式

下面结合附图及实施例对本实用新型做进一步说明。

如图1所示，本实施例提供了一种高二阶级联结构Sigma-Delta调制器系统，包括两级级联的单环结构，第一级单环结构包括依次连接的第一积分器、第一加法器、第一量化器Q1以及第一反馈环路，第一级单环结构的信号传递函数为STF₁(z)，噪声传递函数为NTF₁(z)；第二级单环结构包括依次连接的第二积分器、第二加法器、第二量化器Q2以及第二反馈环路，第二级单环结构的信号传递函数为STF₂(z)，噪声传递函数为NTF₂(z)；所述高二阶级联结构Sigma-Delta调制器系统还包括一条级间模拟路径，所述的级间模拟路径的始发端与第二级单环结构的第二积分器的输入端相连，所述的级间模拟路径的结束端连接至第一级单环结构的第一量化器Q1的输入端；其中，第一级单环结构的量化噪声为E₁(z)，第二级单环结构的量化噪声为E₂(z)，第一级单环结构的量化噪声E₁(z)作为第二级单环结构的输入信号；所述第一级的第一量化器Q1的输出与所述第二级的第二量化器Q2的输出分别经第一消除逻辑模块STF_2d(z)与第二消除逻辑模块NTF_1d(z)连接至第三加法器得到所述高二阶级联结构Sigma-Delta调制器系统输出Y（z）。

较佳地，如图3所示，所述的级间模拟路径包括用以实现一个单位延时的第一延时模块T₁、用以实现两个单位延时的第二延时模块T₂、常数模块2、常数模块-1以及一加法器，所述的级间模拟路径的始发端为第一延时模块T₁以及第二延时模块T₂的输入端，所述第一延时模块T₁与所述第二延时模块T₂的输出端分别经所述常数模块2与所述常数模块-1连接至所述加法器的输入端，所述加法器的输出端作为所述级间模拟路径的结束端；所述的级间模拟路径能够实现传递函数H(z)=2z^-1-z^-2。

在本实施例中，所述第一积分器与第二积分器的传递函数为ITF(z)=z^-1/(1-z^-1)。

在本实施例中，所述第一消除逻辑模块STF_2d(z)=STF₂(z)，所述第二消除逻辑模块NTF_1d(z)=NTF₁(z)。

在本实施例中，所述第一级单环结构的信号传递函数STF₁(z)等于1，噪声传递函数NTF₁(z)=1-z^-1。

在本实施例中，所述第二级单环结构的信号传递函数STF₂(z)等于1，噪声传递函数NTF₂(z)=1-z^-1。

较佳地，本实施例中，如图1所示，X(z)为输入信号，E₁(z)、E₂(z)为量化噪声，Y(z)为输出信号。其中L_n1(z)和L_s1(z)模块为第一级调制器的环路滤波器，对于低通输入信号，滤波器模块通常用一个或几个积分器来实现，积分器传递函数表示为ITF(z)=z^-1/(1-z^-1)。滤波器将噪声推出信号带外，从而实现噪声整形。Q1对信号进行量化，通常由比较器来实现。量化过程中产生的量化噪声在频域模型中等效为加性白噪声。第一级的量化噪声E₁(z)作为第二级的输入信号。STF_2d(z)和NTF_1d(z)组成数字消除逻辑模块，为了消除E₁(z)保留E₂(z)，要求数字模块和模拟部分有较好的匹配效果，使得STF_2d(z)=STF₂(z)、NTF_1d(z)=NTF₁(z)。除此之外还具有一条级间模拟路径。该路径由第二级积分器前端连接到第一级的量化器前端。该路径上包含一个传递函数H(z)=2z^-1-z^-2的模块，使得级联结构调制器的第一级也起到了噪声整形的作用。

特别的，将第一级中积分器和数字逻辑模块用具体的结构实现，得到电路结构如图2。如图2所示，图2中除了级间路径之外的基本结构为一个MASH 1-1结构。该结构第一级为信号传递函数STF₁(z)等于1，噪声整形阶数L₁等于1（1个积分器），NTF₁(z)=1-z^-1的单环结构。第二级为信号传递函数STF₂(z)等于1，噪声整形阶数L₂等于1(1个积分器)，NTF₂(z)=1-z^-1的单环结构。这个基本MASH 1-1结构的噪声整形阶数为L=2阶。增加的级间路径使该级联结构噪声传递函数一次性就增加了二阶，即具有4阶噪声整形功能。由图2推导该系统的输出信号表达式如下：

。

其中Y₁(z)、Y₂(z)分别表示第一级和第二级的输出信号，且有：

                  。

则公式1可表示为：

    。

    特别的， z^-1模块（即第一延时模块T₁）表示延时一个时钟周期，相应的z^-2模块（即第二延时模块T₂)表示延时2个时钟周期,其电路结构分别如图6、图7所示。图6中C1、C2电容值相等，给开关φ1φ2φ01φ02φ11φ12提供合适的时序，使得C1、C2能够交替采样输入信号电压值并将其保持一个时钟周期后输出，从而实现z^-1功能。图7中z^-2模块也是相同的工作原理，此时有三个电容值相等的电容C1、C2、C3，给φ11φ12φ13提供正确时序使每个电容上采样的输入电压值等待两个时钟周期后才会输出，因此可实现z^-2模块的功能。之后将z^-1、z^-2模块组合起来即可实现传递函数H(z)=2z^-1-z^-2。传递函数中z^-1模块前的常数2将通过z^-1模块中的电容C1（或C2）与第二级积分器前部加法器中运算放大器反馈回路上的积分电容的比值来实现，传递函数中的z^-2模块前的常数-1可通过减法器实现。

较佳地，本实施的输出频谱图如图4所示。频谱图的横坐标按照10的幂次方显示，纵坐标从0到-250dB分布。输入信号频率在10³量级。在输入带宽范围内量化噪声的值很小，量化噪声经过整形后以一定的斜率分布。图中显示了本实施例系统的SNDR值为110.1dB，系统输出的数字信号有效位数为18位，具有很高的精确度。图5为本实施例中系统信噪失真比随着输入信号幅值变化的曲线图。此图是由记录的实验数据导入绘图工具Origin得到的。此曲线的横坐标是输入信号幅值所对应的dB值，纵坐标是对应输出的SNDR值。达到最大SNDR值所对应的输入信号幅值即为系统的过载值。输入超过过载值时系统极不稳定，SNDR值迅速下降。

综上所述，本实用新型使得传统结构的噪声整形功能提高了二阶，很好的降低了带内量化噪声，具有较高的信噪比。相对于具有4个积分器的传统4阶结构来说，创新结构只用了两个积分器和一条级间通路就可实现相同的噪声抑制能力。在电路性能方面，由于大大减少了积分器的使用，首先降低了电路功耗、节约了版图面积。其次，减弱了积分器中运算放大器直流增益的有限性对电路的影响，显著提高了电路性能。在器件制造方面，创新的电路结构减少了第一级量化器前端有源加法器的输入信号数量，使其工艺实现更加容易。除此之外，在增加系统信噪比的同时，保证了系统的输入过载值和系统的稳定性没有较大的改变。因此创新结构将更能满足高精度、低功耗的应用需求，在有线和无线通信系统、消费者电子、雷达系统和医疗器械方面有着广阔的应用前景。

值得一提的是，以上仅为本实用新型实施例中一个较佳的实施方案。但是，本实用新型并不限于上述实施方案，凡按本实用新型方案所做的任何均等变化和修饰，所产生的功能作用未超出本方案的范围时，均属于本实用新型的保护范围。

Claims (5)

1.一种高二阶级联结构Sigma-Delta调制器系统，其特征在于：包括两级级联的单环结构，第一级单环结构包括依次连接的第一积分器、第一加法器、第一量化器Q1以及第一反馈环路；第二级单环结构包括依次连接的第二积分器、第二加法器、第二量化器Q2以及第二反馈环路；所述高二阶级联结构Sigma-Delta调制器系统还包括一条级间模拟路径，所述的级间模拟路径的始发端与第二级单环结构的第二积分器的输入端相连，所述的级间模拟路径的结束端连接至第一级单环结构的第一量化器Q1的输入端；所述的级间模拟路径包括用以实现一个单位延时的第一延时模块T₁、用以实现两个单位延时的第二延时模块T₂、常数模块2、常数模块-1以及一加法器，所述的级间模拟路径的始发端为第一延时模块T₁以及第二延时模块T₂的输入端，所述第一延时模块T₁与所述第二延时模块T₂的输出端分别经所述常数模块2与所述常数模块-1连接至所述加法器的输入端，所述加法器的输出端作为所述级间模拟路径的结束端；所述第一级的第一量化器Q1的输出与所述第二级的第二量化器Q2的输出分别经第一消除逻辑模块STF_2d(z)与第二消除逻辑模块NTF_1d(z)连接至第三加法器得到所述高二阶级联结构Sigma-Delta调制器系统输出Y（z）。

2.根据权利要求1所述的一种高二阶级联结构Sigma-Delta调制器系统，其特征在于：所述第一积分器与第二积分器的传递函数为ITF(z)=z^-1/(1-z^-1)。

3.根据权利要求1所述的一种高二阶级联结构Sigma-Delta调制器系统，其特征在于：所述第一消除逻辑模块STF_2d(z)=STF₂(z)，所述第二消除逻辑模块NTF_1d(z)=NTF₁(z)。

4.根据权利要求1所述的一种高二阶级联结构Sigma-Delta调制器系统，其特征在于：所述第一级单环结构的信号传递函数STF₁(z)等于1，噪声传递函数NTF₁(z)=1-z^-1。

5.根据权利要求1所述的一种高二阶级联结构Sigma-Delta调制器系统，其特征在于：所述第二级单环结构的信号传递函数STF₂(z)等于1，噪声传递函数NTF₂(z)=1-z^-1。