CN103329442A - 具有无源滤波器的过采样连续时间转换器 - Google Patents

具有无源滤波器的过采样连续时间转换器 Download PDF

Info

Publication number
CN103329442A
CN103329442A CN2012800061076A CN201280006107A CN103329442A CN 103329442 A CN103329442 A CN 103329442A CN 2012800061076 A CN2012800061076 A CN 2012800061076A CN 201280006107 A CN201280006107 A CN 201280006107A CN 103329442 A CN103329442 A CN 103329442A
Authority
CN
China
Prior art keywords
input
resistance
signal
differential
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800061076A
Other languages
English (en)
Other versions
CN103329442B (zh
Inventor
米迦勒·A·小阿士伯恩
杰弗里·卡尔·吉罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Singapore Pte Ltd
Original Assignee
MediaTek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Singapore Pte Ltd filed Critical MediaTek Singapore Pte Ltd
Publication of CN103329442A publication Critical patent/CN103329442A/zh
Application granted granted Critical
Publication of CN103329442B publication Critical patent/CN103329442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Abstract

一连续时间积分三角模数转换器包含用以对从差动模拟输入信号得到的第一差动信号与从量化后输出信号得到的第二差动信号之间的差异进行积分的一第一积分器级、一量化器以及一低通滤波器。该第一积分器级具有一差动运算放大器、第一、第二、第三、第四输入电阻以及第一积分电容对。该差动模拟输入信号于转换器的第一、第二输入节点接收，该第一、第三输入电阻串接于该第一输入节点以及该运算放大器的第一输入端之间。该第二、第四输入电阻串接于该第二输入节点以及该运算放大器的第二输入端之间。该第一、第二输入电阻分别串接于该第三、第四输入电阻。

Description

具有无源滤波器的过采样连续时间转换器
与相关申请的交叉参考
本申请主张美国临时申请61/435,012（申请日为2011年1月21日）的优先权，其整体纳入本次参考中。
技术领域
本发明所揭露的实施例一般涉及电子设备，尤其涉及过采样连续时间转换器(continuous-time oversampled converter)。
背景技术
连续时间模数转换器（continuous-time analog-to-digital converter,CT ADC）和离散时间模数转换器（discrete-time analog-to-digital converter,DT ADC）的差别在于连续时间模数转换器并不会在其前端电路进行采样，相反地，在将输入波型采样（或是储存）为最终的数字型式之前，连续时间模数转换器会针对输入波型采用某种型式的滤波或是模拟处理。相较于离散时间模数转换器来说，连续时间模数转换器具有若干优势，例如对于耦合噪声有较佳的抵抗力，以及功率消耗较低。除此之外，对于连续时间模数转换器而言，另一个好处是可省略抗失真滤波器（anti-aliasing filter）。尽管如此，连续时间模数转换器却会具有较差的频率抖动（clock jitter）的抵抗力，因此，连续时间模数转换器需要针对频率电路方面予以改善。
随着可携式电子产品的持续和显著的增长，对于许多消费性电子产品来说，为了延长电池的使用寿命以及增加使用时间（例如，通话或播放时间），低功耗是一个非常重要的议题。此外，在大量的消费市场持续推动以提升单芯片集成水平的情况之下，单芯片上的各个功能方块之间的耦合噪声亦使得设计者必须追求具有更高噪声抑制能力的关键混合信号电路。这些市场导向的需求进而增加了连续时间模数转换器的普及程度。
发明内容
一般来说，在一实施例中，一种装置包含一连续时间积分三角模数转换器。该转换器包含一第一积分器级，用来针对从一差动模拟输入信号所得到的一第一差动信号与从一量化后输出信号所得到的一第二差动信号之间的一差异来进行积分，该第一积分器级具有一差动运算放大器、一第一输入电阻、一第二输入电阻、一第三输入电阻、一第四输入电阻以及一第一积分电容对。该差动模拟输入信号于该连续时间积分三角模数转换器的一第一输入节点以及一第二输入节点被接收，该第一输入电阻以及该第三输入电阻以串联的方式耦接于该差动运算放大器的一第一输入端以及该第一输入节点之间，该第二输入电阻以及第四输入电阻以串联的方式耦接于该差动运算放大器的一第二输入端以及该第二输入节点之间，该第一输入电阻耦接至该第三输入电阻的一第三节点，该第二输入电阻耦接至该第四输入电阻的一第四节点。该转换器包含一量化器，用来针对至少一部分是从该第一积分器级的一输出端所得到的一第三信号来进行量化，以产生该量化后输出信号。该转换器包含一低通滤波器，用来减少供应至该差动运算放大器的该第一输入端以及该第二输入端的该差动模拟输入信号的高频成分，该低通滤波器具有一截止频率，该截止频率用于减少该差动运算放大器的该第一输入端以及该第二输入端的电压变动。该低通滤波器包含该第一、第二、第三、第四输入电阻以及耦接于该第三节点以及该第四节点之间的一滤波电容。
该装置的实施例包含一个或多个下述特征。该滤波电容提供一低阻抗路径给该差动输入信号的高频成分。
一般来说，在另一实施例中，一种装置包含一连续时间积分三角模数转换器，该转换器包含一第一积分器级，用来针对从一差动模拟输入信号所得到的一第一差动信号以及从一量化后输出信号所得到的一第二差动信号之间的一差异来进行积分，该第一积分器级具有一差动运算放大器、一第一输入电阻、一第二输入电阻以及一第一积分电容对。该差动模拟输入信号于该连续时间积分三角模数转换器的一第一输入节点以及一第二输入节点接收，该第一输入电阻以串联的方式耦接于该差动运算放大器的一第一输入端以及该第一输入节点之间，该第二输入电阻以串联的方式耦接于该差动运算放大器的一第二输入端以及该第二输入节点之间。该转换器包含一量化器，用来针对至少一部分是从该第一积分器级的一输出所得到的一第三信号来进行量化，以产生该量化后输出信号。该转换器包含一高通滤波器，用来消除供应至该差动运算放大器的该第一输入端以及该第二输入端的该差动模拟输入信号的直流成分。该高通滤波器包含该第一输入电阻以及该第二输入电阻、以串联的方式耦接于该第一输入电阻和该第一输入节点之间的一第一滤波电容以及以串联的方式耦接于该第二输入电阻和该第二输入节点之间的一第二滤波电容。
该装置的实施例包含一个或多个下述特征。该第一、第二电容用于阻挡该第一、第二输入信号中的低频成分经过该差动放大器。
一般来说，在又一实施例中，一种装置包含一连续时间积分三角模数转换器，该转换器包含一第一积分器级，用来针对从一差动模拟输入信号所得到的一第一差动信号以及从一量化后输出信号所得到的一第二差动信号之间的一差异来进行积分，该第一积分器级具有一差动运算放大器、一第一输入电阻、一第二输入电阻、一第三输入电阻、一第四输入电阻以及一第一积分电容对。该差动模拟输入信号于该连续时间积分三角模数转换器的一第一输入节点以及一第二输入节点接收，该第一输入电阻以及该第三输入电阻以串联的方式耦接于该差动运算放大器的一第一输入端以及该第一输入节点之间，该第二输入电阻以及该第四输入电阻以串联的方式耦接于该差动运算放大器的一第二输入端以及该第二输入节点之间，该第一输入电阻耦接至该第三输入电阻的一第三节点，该第二输入电阻耦接至该第四输入电阻的一第四节点。该转换器包含一量化器，用来针对至少一部分是从该第一积分器级的一输出所得到的一第三信号来进行量化，以产生该量化后输出信号。该转换器包含一带通滤波器，用来减少提供给该差动运算放大器的该第一输入端以及该第二输入端的该差动模拟输入信号的一通带以外的频率成分，该带通滤波器具有一高截止频率（upper cutoff frequency），该高截止频率用以减少该差动运算放大器的该第一、第二输入端的电压变动。该带通滤波器包含该第一、第二、第三、以及第四输入电阻、耦接于该第三、第四节点之间的一第一滤波电容、以串联的方式耦接于该第三输入电阻以及该第一输入节点之间的一第二滤波电容、以及以串联的方式耦接于该第四输入电阻以及该第二输入节点之间的一第三滤波电容。
一般来说，在又一实施例中，一种装置包含一连续时间三阶积分三角模数转换器，该转换器包含一输入端，用来接收一模拟输入信号；一第一积分器级，用来针对从该模拟输入信号所得到的一第一信号以及从一量化后输出信号所得到的一第二信号之间的一差异来进行积分；一第二积分器级，用来针对至少一部分是从该第一积分器级的一输出所得到的一第三信号来进行积分；一第三积分器级，用来针对从一前馈信号所得到的一第四信号以及至少一部分从该第二积分器级的一输出所得到的一第五信号的一总和来进行积分，该第三积分器级包含一放大器；以及一前馈路径，用来提供从该输入端至该第三积分器级的一信号路径给该前馈信号。该前馈路径包含一滤波器，用来减少提供给该第三积分器级的该前馈信号中的高频成分，该滤波器具有一截止频率，该截止频率用来减少该第三积分器级的该放大器的一输入的电压变动。该转换器包含一量化器，用来针对至少一部分是从该第三积分器级的一输出所得到的一第六信号来进行量化，以产生该量化后输出信号。
该装置的实施例包含一个或多个下述特征。在一些实施例中，该滤波器包含一低通滤波器。该输入端包含一差动输入端，该差动输入端具有一第一输入节点以及一第二输入节点，该第三积分器级的该放大器包含一差动放大器。该低通滤波器包含一第一电阻、一第二电阻、一第三电阻、一第四电阻以及一滤波电容.该第一电阻以及该第三电阻以串联的方式耦接于该第一输入节点以及该差动放大器的一第一输入端之间，该第二电阻以及该第四电阻以串联的方式耦接于该第二输入节点以及该差动放大器的一第二输入端之间，该第一电阻耦接至该第三电阻的一第三节点，该第二电阻耦接至该第四电阻的一第四节点，以及该滤波电容耦接于该第三、第四节点之间。
在一些实施例中，该滤波器包含一带通滤波器，该带通滤波器亦会降低提供给该第三积分器级的该前馈信号的低频成分。该带通滤波器包含一第一电阻、一第二电阻、一第三电阻、一第四电阻、一第一滤波电容、一第二滤波电容以及一第三滤波电容。该第一电阻以及该第三电阻以串联的方式耦接于该第一输入节点以及该差动放大器的一第一输入端之间，该第二电阻以及该第四电阻以串联的方式耦接于该第二输入节点以及该差动放大器的一第二输入端之间，该第一电阻耦接至该第三电阻的一第三节点，该第二电阻耦接至该第四电阻的一第四节点，该第一滤波电容耦接于该第三、第四节点之间，该第二滤波电容以串联的方式耦接于该第三电阻以及该第一输入节点之间，且该第三滤波电容以串联的方式耦接于该第四电阻以及该第二输入节点之间。
在一些实施例中，该滤波器包含一高通滤波器，该高通滤波器用来降低提供给该第三积分器级的该前馈信号的低频成分。该高通滤波器包含一第一电阻、一第二电阻、一第一滤波电容以及第二滤波电容，该第一电阻以及该第一滤波电容以串联的方式耦接于该第一输入节点以及该差动放大器的一第一输入端之间，且该第二电阻以及该第二滤波电容以串联的方式耦接于该第二输入节点以及该差动放大器的一第二输入端之间。该第三积分器级的该放大器包含一跨导放大器，用来接收一电流输入以及提供一电压输出。
一般来说，在另一实施例中，一种装置包含一连续时间三阶积分三角模数转换器，该转换器包含一第一积分器级，用来针对从一模拟输入信号所得到的一第一信号以及从一量化后输出信号所得到的一第二信号之间的一差异来进行积分；一第二积分器级，用来针对从该第一积分器级的一输出所得到的一第三信号以及从一反馈信号所得到的一第四信号的一总和来进行积分，该第二积分器级包含一放大器；一第三积分器级，用来针对从该第二积分器级的一输出所得到的一第五信号来进行积分；以及一反馈路径，用来提供从该第三积分器级的一输出至该第二积分器级的一输入端的一信号路径给该反馈信号，该反馈路径包含一滤波器，用来减少提供给该第二积分器级的该反馈信号的选定频率成分，该滤波器具有一截止频率，该截止频率用来减少该第二积分器级的该放大器的一输入的电压变动。该转换器包含一量化器，用来针对至少一部分是从该第三积分器级的一输出所得到的一第六信号来进行量化，以产生该量化后输出信号。
该装置的实施例包含一个或多个下述特征。在一些实施例中，该滤波器包含一低通滤波器。该输入信号包含一差动输入信号，该第二积分器级的该放大器包含一差动放大器，该第三积分器级的该放大器包含一差动放大器。该低通滤波器包含一第一电阻、一第二电阻、一第三电阻、一第四电阻以及一滤波电容，该第一电阻以及该第三电阻以串联的方式耦接于该第二积分器级的该放大器的一第一输入端以及该第三积分器级的该放大器的一第一输入端之间，该第二电阻以及该第四电阻以串联的方式耦接于该第二积分器级的该放大器的一第二输入端以及该第三积分器级的该放大器的一第二输入端之间，该第一电阻耦接至该第三电阻的一第一节点，该第二电阻耦接至该第四电阻的一第二节点，以及该滤波电容耦接于该第一、第二节点之间。该滤波器包含一带通滤波器，该带通滤波器用来降低提供给该第二积分器级的该反馈信号的低频成分以及高频成分。该输入信号包含一差动输入信号，该第二积分器级的该放大器包含一差动放大器，该第三积分器级的该放大器包含一差动放大器，该带通滤波器包含一第一电阻、一第二电阻、一第三电阻、一第四电阻、一第一滤波电容、一第二滤波电容以及一第三滤波电容，该第一电阻以及该第三电阻以串联的方式耦接于该第二积分器级的该差动放大器的一第一输入端以及该第三积分器级的该差动放大器的一第一输出端之间，该第二电阻以及该第四电阻以串联的方式耦接于该第二积分器级的该差动放大器的一第二输入端以及该第三积分器级的该差动放大器的一第二输出端之间，该第一电阻耦接至该第三电阻的一第一节点，该第二电阻耦接至该第四电阻的一第二节点，该第一滤波电容耦接于该第一、第二节点之间，该第二滤波电容耦接于该第三电阻以及该第二积分器级的该差动放大器的一第一输入端之间，且该第三滤波电容耦接于该第四电阻以及该第二积分器级的该差动放大器的一第二输入端之间。
在一些实施例中，该滤波器包含一高通滤波器。该输入信号包含一差动输入信号，该第二积分器级的该放大器包含一差动放大器，该第三积分器级的该放大器包含一差动放大器。该高通滤波器包含一第一电阻、一第二电阻、一第一滤波电容以及一第二滤波电容，该第一电阻以及该第一滤波电容串接于该第三积分器级的该差动放大器的一第一输出端以及该第二积分器级的该差动放大器的一第一输入端之间，且该第二电阻以及该第二滤波电容以串联的方式耦接于该第三积分器级的该差动放大器的一第二输出端以及该第二积分器级的该差动放大器的一第二输入端之间。
一般来说，在另一实施例中，一连续时间积分三角模数转换器，该转换器包含一第一积分器级，用来针对从一模拟输入信号所得到的一第一信号以及从一量化后输出信号所得到的一第二信号之间的一差异来进行积分；一量化器，用来针对至少一部分是从该第一积分器级的一输出所得到的一第三信号来进行量化，以产生该量化后输出信号；以及一电阻式数模转换器，用来将该量化后输出信号转换为该第二信号。该电阻式数模转换器包含多个开关以及多个电阻。至少一电容用来与该多个电阻形成一低通滤波器，以降低该第二信号中的高频成分，该低通滤波器具有一截止频率，该截止频率用来减少该第一积分器级的该放大器的一输入的电压变动。
附图说明
图1为一三阶连续时间积分三角模数转换器的示意图。
图2为各种模数转换器的信号传递函数的曲线图。
图3～图6分别为多个三阶连续时间积分三角模数转换器的示意图。
图7为连续时间积分三角模数转换器的方块图。
图8为图7中的连续时间积分三角模数转换器的线性模型的示意图。
图9为图7中的连续时间积分三角模数转换器的输出频谱的曲线图。
图10A～10C分别为多个积分器级的示意图。
图11为电流缓冲器的示意图。
图12为跨导级的示意图。
图13为三阶连续时间积分三角模数转换器的示意图。
图14为多个转换器的信号传递函数的曲线图。
图15为积分器级的相加节点的电压变动效应的示意图。
图16为输入信号至模数转换器的频谱的示意图。
图17A～图17B为具有低通特性的电阻式数字模拟放大器的示意图。
具体实施方式
请参考图1，在某些实施例中，一三阶(third order)连续时间积分三角模数转换器100包含三个积分器级(integrator stage)102、104以及106、一量化器(quantizer)108、一外部反馈数模转换器110（DAC2）以及一内部反馈数模转换器112（DAC1）。该第一积分器级102包含一电压放大器（A1）118、多个输入电阻114a、114b、116a、116b以及多个积分电容（C1）120a、120b。该积分器级102会通过由输入电阻114a、114b、116a、116b以及一电容122所构成的一低通滤波器126来接收一差动输入信号U（t）134。该低通滤波器126会降低该输入电流的高频成分，其中该输入电流由输入信号U（t）所得出，且被供应至一电压放大器118的输入端124a、124b。该低通滤波器126具有一截止频率(cutoff frequency)，用以通过电阻114b以及电阻116b来降低电流的变化。消除输入信号U（t）的高频成分会导致需要由模数转换器100中的某些放大器级来处理的信号频率成分被降低。
在此范例中，该差动输入信号U（t）134在输入节点128a以及输入节点128b被接收。该输入电阻114b以及输入电阻114b以串联的方式耦接于电压放大器118的输入节点128a以及输入端124a之间。该输入电阻116b以及输入电阻116b以串联的方式耦接于电压放大器118的输入节点128b以及输入端124b之间。该输入电阻114a耦接至输入电阻114b的节点130a，且该输入电阻116a耦接至输入电阻116b的节点130b。该滤波电容122耦接于节点130a以及节点130b之间。
该电压放大器118、积分器电容120a、120b以及输入电阻114a、114b、116a、116b形成一有源电阻电容积分器（active RC integrator）。该外部反馈数模转换器110会将一数字输出V（n）132（由量化器108所产生）转换为一差动模拟电流反馈信号136，并传送至电压放大器118的输入端124a、124b。模拟电流反馈信号136会由模拟输入电流U（t）134中被扣除，所得到的结果则会由第一积分器级102进行积分。
该第一积分器级102的输出会被传送至第二积分器级104，该第二积分器级104包含一跨导级(transconductance(Gm)stage)138、一电流缓冲器(current buffer)140以及多个积分电容142a、142b。该第二积分器级104的输出会被传送至第三积分器级106。
该第三积分器级106包含一跨导级（G32）144、一电流缓冲器（IAMP2）152以及多个积分电容（C3）154a、154b。该内部反馈数模转换器112是一电流数模转换器，其负责将数字输出V（n）132转换为一模拟电流反馈信号146，并将该模拟电流反馈信号146传送至该第三积分器级106的输出端148a、148b。传送至电流缓冲器152的模拟电流反馈信号146以及一输入信号150都会经由积分电容154a以及积分电容154b进行积分。
模数转换器100包含多个前馈（feed forward）路径以及反馈路径。举例来说，模数转换器100包含从输入节点128a、128b至电流缓冲器152的输入端168a、168b的一前馈路径156。该前馈路径156包含一带通（band pass）滤波器158，用来过滤输入信号U（t）134中的直流成分以避免影响第三积分器级106的共模电压（commonmode voltage）。该带通滤波器158包含多个电阻160a、160b、162a、162b以及多个电容164、166a、166b，其中电阻160a以及电阻160b串接于输入节点128a以及电流缓冲器152的输入端168a之间，电阻162a以及电阻162b串接于输入节点128b以及电流缓冲器152的输入端168b之间，电阻160a耦接至电阻160b的一节点170a，且电阻162a耦接至电阻162b的一节点170b，电容164耦接于节点170a以及节点170b之间，电容166a串接于输入节点128a以及电阻160a之间，且电容166b串接于输入节点128b以及电阻162a之间。
该串接的电容166a、166b会阻隔前馈路径156中的直流成分，以及限制前馈路径156中的低频信号。位于电阻之间的电容164则会限制前馈路径156中的高频信号。该电容166a以及电容166b会结合该多个电阻以形成一高通（high-pass）特性，且电容164被设置于该多个电阻之间形成一低通（low-pass）特性。最终的结果等同于一带通滤波器针对该前馈路径156中的低频信号以及高频信号进行衰减。
在外部前馈路径156使用带通滤波器158的用意是降低该第三积分器级106中的电流缓冲器152的设计规格需求。该高通特性（来自串接的电容166a、166b）会将模数转换器100的输入端128a、128b的共模电压与该第三积分器级106中的电流缓冲器152的输入端168a、168b上的共模电压隔离开来，如此一来，直流电流便无法从输入端128a、128b流至电流缓冲器152，使电流缓冲器152的设计得以简化。该滤波器158的低通特性会限制电流缓冲器152所接收到的最大输入频率范围，而较低的输入频率范围则代表电流缓冲器152在设计上对速度的要求较低，进而降低其功率消耗。
举例来说，图1中的电流缓冲器152可以采用图11中的一电流缓冲器266的作法。使用带通滤波器158于转换器100中可降低电流缓冲器266中的放大器A1的带宽需求。
该前馈路径172包含一跨导级174（G31），可用来将第一积分器级102的输出转换为一电流信号，并传送至第三积分器级106中的电流缓冲器152的输入端。一反馈路径176具有一跨导级178（G23），可用来将该第三积分器级106的输出信号转换为一电流信号，并传送至该第二积分器级104中的电流缓冲器140的输入端。
举例来说，该过采样连续时间模数转换器100可以被串接于一数字信号处理器(digital signal processor)，或者本身是属于一混合信号处理链(mixed-signal processingchain)的一部分。该模数转换器100可以是包含模拟电路以及数字电路的一系统单芯片的一部分。该模数转换器100可以应用于任何使用模数转换器的电子装置，例如一音频编码器或是视讯编码器。该模数转换器100普遍使用于行动装置中，例如移动电话、笔记本电脑以及平板计算机。
请参考图2，曲线图180绘示了各种模数转换器组态的信号传递函数（signaltransfer function,STF）。曲线182代表具有一单一前馈路径的一模数转换器的信号传递函数。曲线184代表具有一单一前馈路径，且该单一前馈路径中包含一带通滤波器的一模数转换器的信号传递函数（相似于图1中的组态）。曲线186代表具有两条前馈路径，且该多个前馈路径中并未包含带通滤波器的一模数转换器的信号传递函数。比较曲线184和曲线182可得知，与具有单一前馈路径的转换器相比，使用带通滤波器会使信号传递函数的峰值明显的移动到较高的频率，举例来说，在0到8MHz的频率范围中，曲线184低于曲线182，代表相较于并未使用一带通滤波器于前馈路径中的一模数转换器来说，具有一带通滤波器于前馈路径中的一模数转换器的信号传递函数峰值出现在较高的频率。比较曲线184以及186可以得知，采用该带通滤波器会使得峰值略高于基本的双前馈式设计。
在模数转换器100中的低通滤波器126中，电容122位于该多个电阻之间以衰减输入信号U（t）134中的高频信号内容。所得到的好处是由于该输入电流的高频成分被降低，因此可减少相加节点（节点124a、124b）处的信号波动，所以电压放大器118的性能可以放宽(relaxed)，进而节省功率消耗。该低通滤波器126的截止频率不能过低，以免影响模数转换器100的闭合回路（closed loop）的稳定度。增加滤波器126会略为改变模数转换器100的噪声塑形特性（noise shaping characteristic），然而，通过适当的设计，该截止频率可几乎不影响基频的表现。
该外部反馈数模转换器110包含一电阻式数模转换器190以及多个滤波电容。该多个滤波电容以及电阻式数模转换器190中的电阻会形成一低通滤波器，其具有类似于低通滤波器126的效果。这些无源滤波器(passive filter)用来增加一低通特性至电阻式数模转换器190。该低通滤波器会降低第一级放大器118所需要处理的高频部分，如此一来，便可以减少对第一积分器级102的性能需求，因而使功率消耗降低。
图17A中绘示了该外部反馈数模转换器110的一范例。该外部反馈数模转换器110包含一数模转换器342以及一低通滤波器332，其中该低通滤波器332的设计和低通滤波器126相似。一控制电压330(由馈入至数模转换器342的数字输入132所定义)通过串接电阻网络(series resistor network)而形成，而该串接电阻网络会馈送信号至第一积分器级102的相加节点(summing junction)，该相加节点是指用来建构该有源电阻电容积分器级102的电压放大器118的输入端124a、124b。该低通滤波器332通过设置一滤波电容，使其两端分别与该多个串接电阻一同耦接于两条差动信号路径之上。在此范例中，该低通滤波器332包含电阻334a以及电阻334b、电阻336a、电阻336b以及一滤波电容340，该电阻334a以及电阻334b于节点338a进行串接，该电阻336a、电阻336b于节点338b进行串接，该滤波电容340耦接于节点338a以及节点338b之间。该滤波电容340会针对数模转换器342所输出的输出电流的高频成分进行衰减，进而减少从积分器级102所看到的高频输入电流，如此一来，可以减少对放大器118的性能需求，因而使功率消耗降低。
图17B中绘示了一电阻式数模转换器(resistive-DAC)350的一范例。在此范例中，仅使用两种输出位准。两个开关352a、352b被用来选择数模转换器350的输出状态。在一种状态之下，上方电阻354a连接至Vpos，且下方电阻354b连接至Vneg。若将上方电阻路径定义为正端，则会得到跨于该两个电阻的一电压Vpos-Vneg。该多个开关亦可为其他设定，如将Vneg施加于上方电阻354a，且将Vpos施加于下方电阻354b，而得到与其他设置相反的输入电压Vneg-Vpos。虽然此范例中的数模转换器具有两个输出位准，不过本方法可应用于具有任何数目的位准的数模转换器以及不同实作方式的数模转换器，以用来产生一个跨于数模转换器的两电阻间的数字控制电压。
图1中的模数转换器可具有多种变化。举例来说，请参考图3，在一三阶连续时间积分三角模数转换器200中，除了将低通滤波器126替换为一高通滤波器202以外，其余则跟模数转换器100相同。该模数转换器200包含一第一积分器级102，其包含一电压放大器118、多个输入电阻204a、204b以及多个积分电容120a、120b。该高通滤波器202由输入电阻204a、204b以及电容206a、206b所构成。该输入电阻204a以及电容206a串接至电压放大器118，且介于输入节点128a以及输入节点124a之间。该输入电阻204b以及电容206b串接至电压放大器118，且介于输入节点128b以及输入节点124b之间。
该高通滤波器202会将模数转换器200的输入端128a、128b的共模电压与第一积分器级102中的电流缓冲器118的输入端124a、124b的共模电压隔离开来。
请参考图4，在一三阶连续时间积分三角模数转换器210中，除了将低通滤波器126替换为一带通滤波器212以外，其余则跟模数转换器100相同。该模数转换器210包含一第一积分器级102，该第一积分器级102包含一电压放大器118、多个输入电阻114a、114b、116a、116b以及多个积分电容120a、120b。该带通滤波器212由输入电阻114a、114b、116a、116b以及电容122、214a、214b所构成。该输入电阻114a、114b串接于输入节点128a以及电压放大器118的输入节点124a之间。该输入电阻116a、116b串接于输入节点128b以及电压放大器118的输入节点124b之间。该输入电阻114a耦接至电阻114b的一节点130a，以及输入电阻116a耦接至电阻116b的一节点130b。该滤波电容122耦接于节点130a以及节点130b之间。该电容214a串接于输入节点128a以及电阻114a之间，且电容214b串接于输入节点128b以及电阻116a之间。
该带通滤波器212会将模数转换器210的输入128a、128b的共模电压与第一积分器级102中的电流缓冲器118的输入端124a、124b的共模电压隔离开来。该带通滤波器212会针对欲发送至电压放大器118的输入端124a、124b的输入信号U（t）134中的低频信号成分以及高频信号成分进行衰减。
使用该带通滤波器212的优点是可降低对第一积分器级102中的电压放大器118的性能要求。高通特性（来自串接的电容214a、214b）会将模数转换器210的输入端128a、128b的共模电压与第一积分器级102中的电压放大器118的输入端124a、124b上的共模电压隔离开来，如此一来，直流电流便无法从输入端128a、128b流至电压放大器118，使电压放大器118的设计得以简化。该带通滤波器212的特性会限制电压放大器118所接收到的最大输入频率范围，而较低的输入频率范围则代表电压放大器118在设计上对速度的要求较低，从而降低其功率消耗。
请参考图5，在一三阶连续时间积分三角模数转换器220中，除了将带通滤波器158替换为一低通滤波器222以外，其余则跟模数转换器100相同。该模数转换器220包含一第三积分器级106，该第三积分器级106包含一跨导级（G32）144、一电流缓冲器（IAMP2）152以及多个积分电容（C3）154a、154b。该低通滤波器222由多个电阻160a、160b、162a、162b以及一电容164所构成。该电阻162a以及电阻162b串接于输入节点128b以及电流缓冲器152的输入端168b之间。该电阻160a耦接至160b的一节点170a，以及电阻162a耦接至电阻162b的一节点170b。该电容164耦接于节点170a以及节点170b之间。
该低通滤波器222会降低传送至电流缓冲器152的输入端168a、168b的输入信号U（t）的高频成分。该低通滤波器222具有一截止频率，用来降低电流缓冲器152的输入端168a、168b的电压的变化。消除输入信号U（t）的高频成分会降低需要由第三积分器级106来处理的信号频率成分。
请参考图6，在一三阶连续时间积分三角模数转换器230中，除了将带通滤波器158替换为一高通滤波器232以外，其余则跟模数转换器100相同。该模数转换器230包含一第三积分器级106，该第三积分器级106包含一跨导级（G32）144、一电流缓冲器（IAMP2）152以及多个积分电容（C3）154a、154b。该高通滤波器232由电阻160a、162a以及电容166a、166b所构成。电阻160a以及电容166a串接于输入节点128a以及电流缓冲器152的输入端168a之间。电阻162a以及电容166b串接于输入节点128b以及电流缓冲器152的输入端168b之间。
该高通滤波器232会降低输入信号U（t）134的直流成分以避免影响第三积分器级106的共模电压。在外部前馈路径156使用高通滤波器232的优点是可以降低对第三积分器级106中的电流缓冲器152的性能要求。高通特性（来自串接的电容166a、166b）会将模数转换器100的输入端128a、128b的共模电压与第三积分器级106中的电流缓冲器152的输入端168a、168b上的共模电压隔离开来，如此一来，直流电流便无法从输入端128a、128b流至电压缓冲器152，使电流缓冲器152的设计得以简化。
图1以及图3～6为三阶连续时间积分三角模数转换器的范例。其他类型的连续时间积分三角模数转换器亦可采用图1以及第3～6图中所示的低通滤波器、高通滤波器或是带通滤波器的设计。
举例来说，一二阶(second order)连续时间积分三角模数转换器可以使用图1中的低通滤波器122、图3中的高通滤波器202或是图4中的带通滤波器212。该低通滤波器122、高通滤波器202以及带通滤波器212中的每一个都包含第一积分器级102的电压放大器的该多个输入电阻。该二阶连续时间积分三角模数转换器可含有从该模数转换器（接收输入信号U（t））的该多个输入至该二阶积分器级中的电流缓冲器的该多个输入的一前馈路径，而该前馈路径可含有图1中的带通滤波器158、图5中的低通滤波器222或是图6中的高通滤波器232。
举例来说，一四阶(fourth order)连续时间积分三角模数转换器可以使用图1中的低通滤波器122、图3中的高通滤波器202或是图4中的带通滤波器212。该低通滤波器122、高通滤波器202以及带通滤波器212中的每一个都包含第一积分器级102的电压放大器的该多个输入电阻。该四阶连续时间积分三角模数转换器可含有从该模数转换器（接收输入信号U（t））的该多个输入至该四阶积分器级中的电流缓冲器的该多个输入的一前馈路径，而该前馈路径可含有图1中的带通滤波器158、图5中的低通滤波器222或是图6中的高通滤波器232。
一般来说，一N阶连续时间积分三角模数转换器可以使用图1中的低通滤波器122、图3中的高通滤波器202或是图4中的带通滤波器212。该低通滤波器122、高通滤波器202以及带通滤波器212中的每一个都包含第一积分器级102的电压放大器的该多个输入电阻。该N阶连续时间积分三角模数转换器可含有从该模数转换器（接收输入信号U（t））的该多个输入至该N阶积分器级中的电流缓冲器的该多个输入的一前馈路径，而该前馈路径可含有图1中的带通滤波器158、图5中的低通滤波器222或是图6中的高通滤波器232。
上述的技术亦可应用在所谓的混合式积分三角转换器（hybrid sigma-deltaanalog-to-digital converters）上，一般来说，依据积分三角转换器的实现方式，可将其再细分为离散时间的类型与连续时间的类型。若是在转换器的前端电路使用采样的设计，则这样的架构称之为离散时间，在离散时间架构设计中，以固定（离散）时间区间来对模拟数据进行处理，模拟元件需在一个频率周期（或是半个频率周期）之内完成其动作，且其中的误差必需要在所定义的误差容忍范围之内，反过来说，根据上述定义可反推而得到转换器中的关键模拟元件的带宽（速度）规格。
若是在转换器的前端没有使用采样的设计，而是通过一级或是多级模拟电路来进行连续时间的处理，则属于连续时间转换器。在连续时间架构设计中，模拟元件不需要在一个频率周期（或是半个频率周期）之内完成其动作，因此对于模拟电路的速度要求便可相对地降低，并降低功率的消耗。相较于离散时间转换器来说，连续时间转换器的其他优点包括增强对耦合噪声的免疫力，以及可省略抗失真滤波器（anti-aliasing filter）。这些优点再加上可携式消费性应用的不断增长的需求（功耗是至关重要的），使得连续时间转换器受到普遍的欢迎。
某些积分三角转换器同时结合了连续时间以及离散时间的设计。某些积分三角转换器在同一电路级当中采用采样及连续时间的设计，例如一连续时间输入路径以及一切换式电容(switched-capacitor)（离散时间）反馈数模转换器。一般而言，若转换器的输入路径是连续的话，通常称作连续时间转换器，然而转换器中若是使用离散时间反馈及/或后续电路级为离散时间，有时候会被称作“混合式”。使用一个或多个无源滤波器来阻挡输入信号的低频及/或高频成分的技术亦可应用在混合式积分三角模数转换器中。只要转换器中使用至少一连续时间电路，上述技术便可以应用在其中。
为了进行比较，以下说明中的积分三角模数转换器的范例并不使用无源滤波器来阻挡输入信号的低频及/或高频成分。
积分三角转换器能够可以通过以带宽交换精度的方式，也就是使用具有相对低的精度但可操作在比需要的信号频带更为高的速度上的模拟元件来达到高讯噪比（signal-to-noise ratio,SNR），具体来说，这样的技术被称作过采样（oversampling），举例来说，一个具有2MHz带宽的13位（讯噪比约为78分贝）模数转换器可以使用一3位量化器（子模数转换器(sub-DAC)）以及一3位数模转换器来实现，都操作在250MHz。这样的折衷技术对许多应用(如通讯、音频以及工业电路)来说是一项优点。
图7为一连续时间积分三角模数转换器240的范例的示意图。将调整过的（scaled）输入（模拟输入）减去数模转换器的反馈，并将所得到的结果进行积分（积分器1）且传送至一第二级以供进一步处理。使用多个积分器级、前馈路径以及反馈路径，来针对输入及从量化器以及数模转换器的有限精度所造成的量化误差噪声构成所需的传递函数。针对各种设计考虑可以采用多个积分器级、前馈路径以及反馈路径的不同组合的设计，因此，不同的转换器设计中的电路级及/或路径连接可能和图式有所出入。
图8为图7中的连续时间转换器的线性模型(linear model)的示意图。在此将用来数字化模拟信号的量化器替换成一单位增益级(unity gain stage)以及一量化误差输入。量化误差的加入是用来仿真量化器以及数模转换器的有限精度所造成的量化误差噪声的效应。此线性模型可以用来帮助计算量化误差噪声–转换器的传递函数。通过适当的设计，量化器噪声可以被塑形，例如其频率内容大部分被放置于所要的频带范围以外。图9为转换器的输出频谱的范例。在此基频位于低频（即直流至所需的任何频带），因此，该量化误差噪声被塑形而具有高通特性，这样一来可轻易地使用一低通滤波器的后部流程来消除。当所要的频带并未向下完全延伸至直流时，积分三角转换器亦能够实作于带通应用中。
连续时间转换器的该多个积分器级可以使用多种不同的方式来实现，各有其优缺点。图10A至图10C分别为积分器级的不同范例。图10A为一电阻电容积分器250，在此，一运算放大器252中含有多个积分电容（Cint）254a、254b以及多个输入电阻（RIN）256a、256b。输入电阻256a、256b的跨压会使得输入电流对积分电容（Cint）254a、254b进行充电。通过对元件值RIN、Cint以及放大器的设计来分别获得适当增益值以及达到系统对速度和增益的需求。
图10B为一电阻电容积分器260。在此，电阻电容积分器260使用多个输入电阻262a、262b以及一跨导放大器（TIA）264。该跨导放大器264将一电流输入转换为一电压输出。在这种情况下，一电流缓冲器（或是电流放大器）266提供低输入阻抗（由VIN和RIN所决定）给该输入电流，并且输出具有一较高输出阻抗的相同的电流。由负载所设定的阻抗（在此情况下为一电容Cint）决定该输出端的电压。该电流放大器266亦可用来转移输入以及输出之间的共模电压，同时延伸放大器的输出电压范围。
图11为电流缓冲器266的实施例的范例。电流源I1用来提供该级的偏压。输入电流IIN+以及输入电流IIN-分别被馈入至晶体管M2以及晶体管M1的源极。放大器A1和晶体管M2、M1构成一有源串接架构，以减少从源极所看到的阻抗并且增加从晶体管M2、M1的漏极所看到的阻抗，因而可以在放大器（A1）的带宽之内得到好处。晶体管M5、M6提供偏压电流(bias current)至放大器的下半部。晶体管M3、M4和放大器A2一起用来实现另一有源串接架构，进而提高从该输出端所看到的输出阻抗。晶体管M7以及晶体管M8提供共模反馈以稳定该输出电压。
图10C为一积分器级270的实施例的范例。一跨导放大器272（标示为G21）会将输入电压转换为一电流并输入至一电流缓冲器（或是电流放大器）274，以产生该级所需的传递函数。该跨导级会将其电压输入转换为具有一名目线性增益(nominallylinear gain)的一电流输出，并且提供相对高的输入阻抗以及输出阻抗。
图12为跨导级272的一实施例。该跨导级272包含一晶体管M2(其偏压方式如同一增益级)，以驱动晶体管M3的栅极。该晶体管M3的漏极电流连接回到晶体管M2的源极，使得晶体管M2的栅极–源极电压(gate-to-source voltage)能够被严格地控制，这样一来，晶体管M2的漏极电流会等于电流I2。VIN-的任何电压改变会反映在晶体管M2的源极电压上。使用这样的设计，电阻RDEG的电流的任何改变都会伴随晶体管M3的漏极电流的同等程度的改变（为了使晶体管M2的漏极电流保持定值）。此电路是对称的，且晶体管M1以及晶体管M5的运作方式分别和晶体管M2以及晶体管M5的运作方式相同。由于晶体管M1、M2的栅极–源极电压可通过该反馈回路来几乎保持定值，因此VIN+和VIN-之间的电压差的任何改变都会相对应地反应至电阻RDEG的电压改变，并且成比例地改变电流，而电阻RDEG的电流改变会反应至晶体管M3、M5的漏极电流的同等变化，以及镜像晶体管(mirror transistor)M6、M4则产生该差动输出电流。
积分器级250（图10A）、积分器级260（图10B）以及积分器级270（图10C）都具有特定的优点以及缺点。决定一积分器的最佳精度需根据该积分器在转换器中的位置以及应用需求来决定。举例来说，图10A中的电阻电容积分器通常使用在转换器的第一级，相较于积分器级260以及积分器级270来说，积分器级250具有较少噪声、较低偏移量以及较低的失真，并可以通过使用较多电阻来轻易地增加该积分器的额外输入（没有有源级）。积分器级250的缺点则是较高的功率消耗、系数误差以及会造成有效输出摆幅降低的一右半平面（right-half-plane,RHP）零点(zero)。相加节点（该放大器的输入端）的变化应被限制在特定程度，以使得该模数转换器的表现可达到目标。
图10B中的积分器级260亦具有通过使用较多电阻来轻易地增加该积分器的额外输入（没有有源级）的好处。积分器级260通常针对一给定功率预算(power budget)之下可以有高带宽，且不受到积分器级250的右半平面零点的影响。积分器级260的缺点是较大的偏移量，以及因其输入端的变动所导致造成较大失真的风险。
图10C中的积分器级270的优点是对于输入端的变化并不敏感。电流缓冲器270的输入电流由跨导级272所控制，所以该级的增益并不会因为输入电压的变化而随之改变（亦不会造成失真）。积分器级270的缺点是由于使用跨导级272，故会造成输入摆幅的降低以及功率消耗的增加。此外，若是跨导级272为闭合回路，便能够限制整体积分器级270的带宽（速度）。若是积分器级270需要多个输入，便需要额外的增益级来维持此一实施方式的优势。
请参考图13，图13为包含图10A至图10C所示额度积分器级中的某些积分器级的连续时间积分三角转换器280的范例。一电阻电容积分器282被用在输入端以降低噪声以及失真。该积分器282包含一放大器290、多个输入电阻292以及多个积分电容294。第二积分器级284以及第三积分器级286中设计有增益级、互阻式放大器（Trans-Impedance Amplifier,TIA）以及电阻分支(resistive branch)的多种组合。在此范例中，并没有路径反馈至第一积分器级282的输出，而是经由第二积分器级（G31）使用前馈以提供转换器足够的动态范围，好处是可以移除或是降低从第一级放大器的输入端所看到的信号内容，进而降低失真。从输入端前馈至该第三级积分器的路径包含R30所构成的电阻对，以调整转换器输出与输入之间的信号传递函数。若是没有此前馈路径，则可能会在相对低频处造成峰值（大于单位增益的一正向增益）。
请参考图14，图14中为使用单一前馈路径的转换器与使用双重前馈路径的转换器的信号传递函数的比较图300。曲线302代表了使用一单一前馈路径的一转换器的信号传递函数，而曲线304则代表了使用一双重前馈路径的一转换器的信号传递函数。在输入处增加第二前馈路径可将信号传递函数的峰值推往更高频处。所增加的前馈路径在较为宽广的频率范围内保有变化相对平坦的信号传递函数，以对较宽广的频带提供较为理想的增益特性。
为符合给定的转换器效能目标，每一积分器级模拟电路都有各自的规范，而这些规范便决定整体转换器的速度以及功率预算。举例来说，图13中的转换器280的第一积分器级282包含R1所构成的电阻对、C1所构成的电容对以及放大器A1。该第一积分器级282亦从一反馈数模转换器288（标示为DAC2）接收一输入。该第一积分器级282的一个非理想特性是放大器290的输入电压的变动。
有关于放大器290的输入电压的变动效应，请参考图15，图15中使用一单端设计以便于解说。理想状态中，该积分电容C1的充电电流由小于数模转换器反馈电流的输入电流（VIN/RIN）所控制，要实现此操作，电压Vsum（位于一相加节点312或是该放大器的输入端）需要维持0伏特或是其他固定共模电压，然而，由于放大器的有限增益以及速度，相加节点312的电压（Vsum）可能会因为充电电流进入该级而受到影响，并且在若干方面造成转换器的负面效应。
举例来说，通过电阻RIN的输入电流会是VIN以及Vsum的函数，其可以改变积分器的增益，也就是使得转换器的动态范围受到影响。由于放大器的输入电压改变时会破坏完美的线性特征，故相加节点312的变化会使得失真变得严重。
相加节点312的变动会显现在该级的输出，进而造成放大器的输出摆幅的降低。由于输出电压VOUT是电容电压VC1以及放大器的输入电压Vsum的总和，所以后者的变化会消耗放大器的一部分有限输出范围，因而降低信号的摆幅。由于相加节点312的变动会直接影响输出信号，故导致该级的传递函数出现一非预期（且不希望存在的）右半平面零点(right-half-plane zero,RHPZ)。
该相加节点312的变动需要被数模转换器的输出范围所支持，而移动数模转换器的输出电压会造成反馈信号的失真。此外，数模转换器可能需要操作在一较低的输出电压，因而消耗掉宝贵的电压余额(voltage headroom)，其中该电压余额可以用在减少噪声及/或改善切换特性上。
以下叙述影响该级的充电电流的特性的因素。该反馈数模转换器的输出包含来自塑形后量化误差噪声的带外(out of band)频率内容，如图9所示，来自数模转换器的高频内容可能会是相加节点312产生变动的一主要原因。第二个主要原因是从转换器的输入端VIN所看到的高频内容，在相对低输入信号频率，该反馈数模转换器会消除大部分流经RIN的电流，且仅有很少的充电电流会到达C1，因此，在此频率范围内仅带给相加节点312很少的变化，然而，随着输入频率的上升，经过数模转换器的反馈路径终究会来不及反应该输入信号，因此充电电流将会增加，且Vsum将会因此变动。
在某些应用中，可能不会出现明显的带外信号内容（位于基频以上）。诸如此类的应用则包含一音讯转换器或是其他任何信号带宽在到达转换器之前就会被限制住的系统，然而也并非总是如此，在基频接收链(baseband receive chain)所使用的连续时间转换器中，可能会有相对较大的高频信号，其可能是邻近通道或是完全在带外的不相干信号。由于滤波器可以使用在连续时间转换器之前，增益设定可能使得带外信号在到达转换器的时候仍然显著。
图16为输入信号至一模数转换器的频谱范例。该输入信号包含基频信号320以及带外信号322，两者皆出现在相对于基频来说很大的频率偏移处。从转换器的输入端所看到的较高的频率信号322可以是造成图15所示的相加节点312（放大器输入）的变动增加的主要来源。
回头参考图13，另一个非理想特性会对转换器造成影响的地方是在由R30的电阻对所实现的外部前馈路径上，该前馈路径用来使转换器的基频范围的传递函数保持在较为平坦的状态。在此范例中，相较于使用一有源跨导（Gm）级，使用电阻式前馈来节省功率消耗以及晶粒大小(die area)，然而，这种做法必须付出牺牲，首先，IAMP2（第三积分器级中的电流缓冲器）的输入电压会随着输入电流变化而改变，而第一放大器也会有相同的问题。若电流缓冲器使用图11所示的方式来设计，当频率在该有源串接架构中的放大器的带宽以上时，从输入端所看到的阻抗可能会增加，且频率越高（带外）此效应越严重。第三级之前的增益会降低转换器的非理想效应。然而，这个机制仍会对电流缓冲器有所要求，以便在满足转换器的要求之下对输入电流进行处理。
电阻式前馈路径对于该第一级以及第三级的输入之间的共模电压差相当敏感。在这样的架构下，输入共模电压可能和该第三级的输入共模电压不相同，该输入共模电压的偏压可能会不同于该第三级的输入共模电压的偏压，此偏压也可能由于模数转换器所面对的通道产生变化而改变。于理想状态下，该第三级放大器具有完美的共模抑制(common-mode rejection)，且不受共模差动(common-mode differential)的影响。然而，在实际应用中，该共模差动可能会产生负面的影响。第一，该多个电阻（R30）以及放大器的不完美匹配可能会造成某些共模变动，其会被当作差动信号来处理，因而导致了噪声提升及/或在该第三级的输出所看到的失真。第二，输入共模电流大小(inputcommon-mode current level)的变动可能会使得该第三级放大器的输出共模电压产生飘移，因而导致该级输出的差动电压摆幅变小。
上述的非理想效应需要通过仔细地规划每一子功能方块(sub-block)的规格要求并据以设计来取得平衡。一般来说，关于相加节点处的变化，需要经由提升放大器级的速度来抑制，因而导致了转换器功率消耗的增加。使用额外的跨导级或是其他缓冲器亦可对抗该放大器的输入变动的问题，然而这样的作法亦会导致功率消耗以及晶粒大小的增加。通过跨导级（或缓冲器）及/或增加积分器级的复杂度/电流可以处理不同的共模。
将转换器100（图1）、转换器200（图3）、转换器210（图4）、转换器220（图5）以及转换器230（图6）分别和图13中的转换器280进行比较，无源滤波器（例如低通滤波器126、222以及带通滤波器158、212）的使用会降低积分器及所要处理的输入信号U（t）中的高频成分，而无源滤波器（例如带通滤波器156、212以及高通滤波器202、232）的使用会降低放大器或是积分器级的缓冲器的输入端处的共模电压的变化，可降低转换器的功率消耗及/或转换器所需的晶粒大小。
以上对一些实施进行了描述，然而，应了解该多个实施可以经由修改而衍生出变化。例如，一个或多个实施之中的元件可以组合、删除、修改或补充，以形成另一实施方式。又例如，在图中所描述的逻辑流程并不需要依照所示的特定或连续的顺序来达到所需的结果。此外，可能会再加入其他步骤或是删除原有步骤，其他元件亦可以被添加进所述的系统或是从所述的系统中被移除。
举例来说，一低通滤波器（类似于低通滤波器126）、一带通滤波器（类似于带通滤波器158）或是一高通滤波器（类似于高通滤波器202）可以被用在反馈路径176中。一连续时间积分三角模数转换器可以包含超过四个积分器级。在图1以及图3至图6中的每一图中，一动态元件匹配功能方块(dynamic element matching block)可以以串联的方式耦接至外部反馈数模转换器。
因此，其它的实施方式都落在以下的权利要求范围之内。

Claims (21)

1.一种装置，包含：
一连续时间积分三角模数转换器，该转换器包含：
一第一积分器级，用来针对从一差动模拟输入信号所得到的一第一差动信号与从一量化后输出信号所得到的一第二差动信号之间的一差异来进行积分，该第一积分器级具有一差动运算放大器、一第一输入电阻、一第二输入电阻、一第三输入电阻、一第四输入电阻以及一第一积分电容对，
其中该差动模拟输入信号于该连续时间积分三角模数转换器的一第一输入节点以及一第二输入节点被接收，该第一输入电阻以及该第三输入电阻以串联的方式耦接于该差动运算放大器的一第一输入端以及该第一输入节点之间，该第二输入电阻以及第四输入电阻以串联的方式耦接于该差动运算放大器的一第二输入端以及该第二输入节点之间，该第一输入电阻耦接至该第三输入电阻的一第三节点，该第二输入电阻耦接至该第四输入电阻的一第四节点；
一量化器，用来针对至少一部分是从该第一积分器级的一输出端所得到的一第三信号来进行量化，以产生该量化后输出信号；以及
一低通滤波器，用来减少供应至该差动运算放大器的该第一输入端以及该第二输入端的该差动模拟输入信号的高频成分，该低通滤波器具有一截止频率，该截止频率用于减少该差动运算放大器的该第一输入端以及该第二输入端的电压变动，该低通滤波器包含该第一、第二、第三、第四输入电阻以及耦接于该第三节点以及该第四节点之间的一滤波电容。
2.如权利要求1所述的装置，其特征在于，该滤波电容提供一低阻抗路径给该差动输入信号的高频成分。
3.一种装置，包含：
一连续时间积分三角模数转换器，该转换器包含：
一第一积分器级，用来针对从一差动模拟输入信号所得到的一第一差动信号以及从一量化后输出信号所得到的一第二差动信号之间的一差异来进行积分，该第一积分器级具有一差动运算放大器、一第一输入电阻、一第二输入电阻以及一第一积分电容对，
其中该差动模拟输入信号于该连续时间积分三角模数转换器的一第一输入节点以及一第二输入节点接收，该第一输入电阻以串联的方式耦接于该差动运算放大器的一第一输入端以及该第一输入节点之间，该第二输入电阻以串联的方式耦接于该差动运算放大器的一第二输入端以及该第二输入节点之间；
一量化器，用来针对至少一部分是从该第一积分器级的一输出所得到的一第三信号来进行量化，以产生该量化后输出信号；以及
一高通滤波器，用来消除供应至该差动运算放大器的该第一输入端以及该第二输入端的该差动模拟输入信号的直流成分，该高通滤波器包含该第一输入电阻以及该第二输入电阻、以串联的方式耦接于该第一输入电阻和该第一输入节点之间的一第一滤波电容以及以串联的方式耦接于该第二输入电阻和该第二输入节点之间的一第二滤波电容。
4.如权利要求3所述的装置，其特征在于，该第一、第二电容用于阻挡该第一、第二输入信号中的低频成分经过该差动放大器。
5.一种装置，包含：
一连续时间积分三角模数转换器，该转换器包含：
一第一积分器级，用来针对从一差动模拟输入信号所得到的一第一差动信号以及从一量化后输出信号所得到的一第二差动信号之间的一差异来进行积分，该第一积分器级具有一差动运算放大器、一第一输入电阻、一第二输入电阻、一第三输入电阻、一第四输入电阻以及一第一积分电容对，
其中该差动模拟输入信号于该连续时间积分三角模数转换器的一第一输入节点以及一第二输入节点接收，该第一输入电阻以及该第三输入电阻以串联的方式耦接于该差动运算放大器的一第一输入端以及该第一输入节点之间，该第二输入电阻以及该第四输入电阻以串联的方式耦接于该差动运算放大器的一第二输入端以及该第二输入节点之间，该第一输入电阻耦接至该第三输入电阻的一第三节点，该第二输入电阻耦接至该第四输入电阻的一第四节点；
一量化器，用来针对至少一部分是从该第一积分器级的一输出所得到的一第三信号来进行量化，以产生该量化后输出信号；以及
一带通滤波器，用来减少提供给该差动运算放大器的该第一输入端以及该第二输入端的该差动模拟输入信号的一通带以外的频率成分，该带通滤波器具有一高截止频率，该高截止频率用以减少该差动运算放大器的该第一、第二输入端的电压变动，该带通滤波器包含该第一、第二、第三、以及第四输入电阻、耦接于该第三、第四节点之间的一第一滤波电容、以串联的方式耦接于该第三输入电阻以及该第一输入节点之间的一第二滤波电容、以及以串联的方式耦接于该第四输入电阻以及该第二输入节点之间的一第三滤波电容。
6.一种装置，包含：
一连续时间三阶积分三角模数转换器，该转换器包含：
一输入端，用来接收一模拟输入信号；
一第一积分器级，用来针对从该模拟输入信号所得到的一第一信号以及从一量化后输出信号所得到的一第二信号之间的一差异来进行积分；
一第二积分器级，用来针对至少一部分是从该第一积分器级的一输出所得到的一第三信号来进行积分；
一第三积分器级，用来针对从一前馈信号所得到的一第四信号以及至少一部分从该第二积分器级的一输出所得到的一第五信号的一总和来进行积分，该第三积分器级包含一放大器；以及
一前馈路径，用来提供从该输入端至该第三积分器级的一信号路径给该前馈信号，该前馈路径包含一滤波器，用来减少提供给该第三积分器级的该前馈信号中的高频成分，该滤波器具有一截止频率，该截止频率用来减少该第三积分器级的该放大器的一输入的电压变动；以及
一量化器，用来针对至少一部分是从该第三积分器级的一输出所得到的一第六信号来进行量化，以产生该量化后输出信号。
7.如权利要求6所述的装置，其特征在于，该滤波器包含一低通滤波器。
8.如权利要求7所述的装置，其特征在于，该输入端包含一差动输入端，该差动输入端具有一第一输入节点以及一第二输入节点，该第三积分器级的该放大器包含一差动放大器，
该低通滤波器包含一第一电阻、一第二电阻、一第三电阻、一第四电阻以及一滤波电容，
该第一电阻以及该第三电阻以串联的方式耦接于该第一输入节点以及该差动放大器的一第一输入端之间，该第二电阻以及该第四电阻以串联的方式耦接于该第二输入节点以及该差动放大器的一第二输入端之间，该第一电阻耦接至该第三电阻的一第三节点，该第二电阻耦接至该第四电阻的一第四节点，以及
该滤波电容耦接于该第三、第四节点之间。
9.如权利要求6所述的装置，其特征在于，该滤波器包含一带通滤波器，该带通滤波器亦会降低提供给该第三积分器级的该前馈信号的低频成分。
10.如权利要求9所述的装置，其特征在于，该输入端包含一差动输入端，该差动输入端具有一第一输入节点以及一第二输入节点，该第三积分器级的该放大器包含一差动放大器，
该带通滤波器包含一第一电阻、一第二电阻、一第三电阻、一第四电阻、一第一滤波电容、一第二滤波电容以及一第三滤波电容，
该第一电阻以及该第三电阻以串联的方式耦接于该第一输入节点以及该差动放大器的一第一输入端之间，该第二电阻以及该第四电阻以串联的方式耦接于该第二输入节点以及该差动放大器的一第二输入端之间，该第一电阻耦接至该第三电阻的一第三节点，该第二电阻耦接至该第四电阻的一第四节点，
该第一滤波电容耦接于该第三、第四节点之间，该第二滤波电容以串联的方式耦接于该第三电阻以及该第一输入节点之间，且该第三滤波电容以串联的方式耦接于该第四电阻以及该第二输入节点之间。
11.如权利要求6所述的装置，其特征在于，该滤波器包含一高通滤波器，该高通滤波器用来降低提供给该第三积分器级的该前馈信号的低频成分。
12.如权利要求11所述的装置，其特征在于，该输入端包含一差动输入端，该差动输入端具有一第一输入节点以及一第二输入节点，该第三积分器级的该放大器包含一差动放大器，
该高通滤波器包含一第一电阻、一第二电阻、一第一滤波电容以及第二滤波电容，
该第一电阻以及该第一滤波电容以串联的方式耦接于该第一输入节点以及该差动放大器的一第一输入端之间，且该第二电阻以及该第二滤波电容以串联的方式耦接于该第二输入节点以及该差动放大器的一第二输入端之间。
13.如权利要求6所述的装置，其特征在于，该第三积分器级的该放大器包含一跨导放大器，用来接收一电流输入以及提供一电压输出。
14.一种装置，包含：
一连续时间三阶积分三角模数转换器，该转换器包含：
一第一积分器级，用来针对从一模拟输入信号所得到的一第一信号以及从一量化后输出信号所得到的一第二信号之间的一差异来进行积分；
一第二积分器级，用来针对从该第一积分器级的一输出所得到的一第三信号以及从一反馈信号所得到的一第四信号的一总和来进行积分，该第二积分器级包含一放大器；
一第三积分器级，用来针对从该第二积分器级的一输出所得到的一第五信号来进行积分；
一反馈路径，用来提供从该第三积分器级的一输出至该第二积分器级的一输入端的一信号路径给该反馈信号，该反馈路径包含一滤波器，用来减少提供给该第二积分器级的该反馈信号的选定频率成分，该滤波器具有一截止频率，该截止频率用来减少该第二积分器级的该放大器的一输入的电压变动；以及
一量化器，用来针对至少一部分是从该第三积分器级的一输出所得到的一第六信号来进行量化，以产生该量化后输出信号。
15.如权利要求14所述的装置，其特征在于，该滤波器包含一低通滤波器。
16.如权利要求15所述的装置，其特征在于，该输入信号包含一差动输入信号，该第二积分器级的该放大器包含一差动放大器，该第三积分器级的该放大器包含一差动放大器，
该低通滤波器包含一第一电阻、一第二电阻、一第三电阻、一第四电阻以及一滤波电容，
该第一电阻以及该第三电阻以串联的方式耦接于该第二积分器级的该放大器的一第一输入端以及该第三积分器级的该放大器的一第一输入端之间，该第二电阻以及该第四电阻以串联的方式耦接于该第二积分器级的该放大器的一第二输入端以及该第三积分器级的该放大器的一第二输入端之间，该第一电阻耦接至该第三电阻的一第一节点，该第二电阻耦接至该第四电阻的一第二节点，以及
该滤波电容耦接于该第一、第二节点之间。
17.如权利要求14所述的装置，其特征在于，该滤波器包含一带通滤波器，该带通滤波器用来降低提供给该第二积分器级的该反馈信号的低频成分以及高频成分。
18.如权利要求17所述的装置，其特征在于，该输入信号包含一差动输入信号，该第二积分器级的该放大器包含一差动放大器，该第三积分器级的该放大器包含一差动放大器，
该带通滤波器包含一第一电阻、一第二电阻、一第三电阻、一第四电阻、一第一滤波电容、一第二滤波电容以及一第三滤波电容，
该第一电阻以及该第三电阻以串联的方式耦接于该第二积分器级的该差动放大器的一第一输入端以及该第三积分器级的该差动放大器的一第一输出端之间，该第二电阻以及该第四电阻以串联的方式耦接于该第二积分器级的该差动放大器的一第二输入端以及该第三积分器级的该差动放大器的一第二输出端之间，该第一电阻耦接至该第三电阻的一第一节点，该第二电阻耦接至该第四电阻的一第二节点，
该第一滤波电容耦接于该第一、第二节点之间，该第二滤波电容耦接于该第三电阻以及该第二积分器级的该差动放大器的一第一输入端之间，且该第三滤波电容耦接于该第四电阻以及该第二积分器级的该差动放大器的一第二输入端之间。
19.如权利要求14所述的装置，其特征在于，该滤波器包含一高通滤波器。
20.如权利要求19所述的装置，其特征在于，该输入信号包含一差动输入信号，该第二积分器级的该放大器包含一差动放大器，该第三积分器级的该放大器包含一差动放大器，
该高通滤波器包含一第一电阻、一第二电阻、一第一滤波电容以及一第二滤波电容，
该第一电阻以及该第一滤波电容串接于该第三积分器级的该差动放大器的一第一输出端以及该第二积分器级的该差动放大器的一第一输入端之间，且该第二电阻以及该第二滤波电容以串联的方式耦接于该第三积分器级的该差动放大器的一第二输出端以及该第二积分器级的该差动放大器的一第二输入端之间。
21.一种装置，包含：
一连续时间积分三角模数转换器，该转换器包含：
一第一积分器级，用来针对从一模拟输入信号所得到的一第一信号以及从一量化后输出信号所得到的一第二信号之间的一差异来进行积分；
一量化器，用来针对至少一部分是从该第一积分器级的一输出所得到的一第三信号来进行量化，以产生该量化后输出信号；
一电阻式数模转换器，用来将该量化后输出信号转换为该第二信号，该电阻式数模转换器包含多个开关以及多个电阻；以及
至少一电容，用来与该多个电阻形成一低通滤波器，以降低该第二信号中的高频成分，该低通滤波器具有一截止频率，该截止频率用来减少该第一积分器级的该放大器的一输入的电压变动。
CN201280006107.6A 2011-01-21 2012-01-20 连续时间积分三角模数转换器 Active CN103329442B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161435012P 2011-01-21 2011-01-21
US61/435,012 2011-01-21
PCT/US2012/021934 WO2012100105A1 (en) 2011-01-21 2012-01-20 Continuous-time oversampled converter having passive filter

Publications (2)

Publication Number Publication Date
CN103329442A true CN103329442A (zh) 2013-09-25
CN103329442B CN103329442B (zh) 2016-10-26

Family

ID=46516095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280006107.6A Active CN103329442B (zh) 2011-01-21 2012-01-20 连续时间积分三角模数转换器

Country Status (5)

Country Link
US (1) US8502719B2 (zh)
CN (1) CN103329442B (zh)
DE (1) DE112012000519B4 (zh)
TW (1) TWI452847B (zh)
WO (1) WO2012100105A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104639172A (zh) * 2013-11-06 2015-05-20 亚德诺半导体集团 积分器输出摆幅降低
CN104702291A (zh) * 2013-12-06 2015-06-10 恩智浦有限公司 Σ-δ调制器
CN105048989A (zh) * 2014-04-22 2015-11-11 联发科技股份有限公司 具有共模噪声消减的低通滤波器
CN106664097A (zh) * 2014-08-18 2017-05-10 高通股份有限公司 用于具有慢速参考发生器的开关电容器adc的低噪声低功率无源采样网络
CN117713824A (zh) * 2024-02-05 2024-03-15 苏州领慧立芯科技有限公司 一种高压输入连续时间模数转换器

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201102562D0 (en) * 2011-02-14 2011-03-30 Nordic Semiconductor Asa Analogue-to-digital converter
US9007098B1 (en) * 2013-03-01 2015-04-14 Iml International Current mode DVR or PVCOM with integrated resistors
DE102013103273A1 (de) * 2013-04-02 2014-10-02 eesy-ic GmbH Winkelbestimmer
DE102014105880B4 (de) 2013-04-26 2022-02-03 Technische Universität Dresden Wandlungsanordnung zur Analog-Digital-Wandlung von Strömen
US9054733B2 (en) * 2013-06-12 2015-06-09 Microchip Technology Incorporated Quantization noise coupling delta sigma ADC with a delay in the main DAC feedback
CN103346748B (zh) * 2013-07-29 2016-08-10 南京大学 一种高通滤波电路模块的构建方法
WO2016032598A2 (en) * 2014-07-16 2016-03-03 Cirrus Logic, Inc. Low-power analog-to-digital converter for sensing geophone signals
US9912295B1 (en) * 2015-09-10 2018-03-06 Marvell International Ltd. Power-efficient programmable broadband high-pass preamplifier systems
US9608681B1 (en) * 2015-09-29 2017-03-28 Silicon Laboratories Inc. Output driver architecture with low spur noise
US10212006B2 (en) 2016-03-01 2019-02-19 Mediatek Inc. Feed-forward filtering device and associated method
EP3422569B1 (en) * 2017-06-30 2021-11-10 Nxp B.V. An amplifier circuit
US10715161B1 (en) * 2019-08-26 2020-07-14 Globalfoundries Inc. Analog-to-digital converters with resistor digital-to-analog converters for reference voltage tuning
DE102019218462A1 (de) * 2019-11-28 2021-06-02 Robert Bosch Gmbh Schaltungsanordnung zur Reduzierung von Leitungsreflexionen im Bereich einer Spannungsversorgungsleitung eines Fortbewegungsmittels und Ultraschallsensor umfassend eine solche Schaltungsanordnung
CN112910466A (zh) * 2021-01-27 2021-06-04 东南大学 一种磁性隧道结与电阻结合替代纯电阻的调制器电路
US11545996B1 (en) * 2021-08-24 2023-01-03 Analog Devices International Unlimited Company Low-noise, high-accuracy single-ended input stage for continuous-time sigma delta (CTSD) analog-to-digital converter (ADC)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583662B1 (en) * 1999-06-23 2003-06-24 Globespanvirata, Inc. Circuit and method for implementing an integrated continuous-time smoothing filter
US20060017595A1 (en) * 2002-01-30 2006-01-26 Robert Henrikus Van Veldhoven Electronic circuit with a sigma delta a/d converter
US20070096808A1 (en) * 2001-03-13 2007-05-03 Sehat Sutardja Nested transimpendance amplifier
US20080062022A1 (en) * 2006-09-12 2008-03-13 John L Melanson Feedback topology delta-sigma modulator having an ac-coupled feedback path
US20090009375A1 (en) * 2007-04-23 2009-01-08 Qualcomm Incorporated Low power, low noise digital-to-analog converter reference circuit
CN101860345A (zh) * 2009-04-10 2010-10-13 瑞昱半导体股份有限公司 连续时间式有限脉冲响应滤波器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065157A (en) * 1990-04-06 1991-11-12 General Electric Company High order sigma delta oversampled analog-to-digital converter integrated circuit network with minimal power dissipation and chip area requirements
DE19651382A1 (de) 1996-12-11 1998-06-18 Bosch Gmbh Robert Fernsprechendgerät
US5986598A (en) * 1997-12-19 1999-11-16 Motorola, Inc. Sigma delta data converter with feed-forward path to stabilize integrator signal swing
US6121910A (en) 1998-07-17 2000-09-19 The Trustees Of Columbia University In The City Of New York Frequency translating sigma-delta modulator
US6566949B1 (en) 2000-08-31 2003-05-20 International Business Machines Corporation Highly linear high-speed transconductance amplifier for Gm-C filters
US6781533B2 (en) 2001-11-15 2004-08-24 Hrl Laboratories, Llc. Optically sampled delta-sigma modulator
US6967606B2 (en) * 2003-11-18 2005-11-22 Infineon Technologies Ag Loop filter for a continuous time sigma delta analog to digital converter
US7271650B2 (en) * 2004-03-26 2007-09-18 Asp Technologies PWM digital amplifier with high-order loop filter
US7253758B2 (en) * 2005-07-20 2007-08-07 Industrial Technology Research Institute Third order sigma-delta modulator
CN101322315B (zh) 2005-12-05 2012-03-28 Nxp股份有限公司 具有最优内置滤波功能的前馈∑-△模/数转换器
US7944385B2 (en) 2006-01-25 2011-05-17 Nxp B.V. Continuous-time sigma-delta analog-to-digital converter with capacitor and/or resistance digital self-calibration means for RC spread compensation
US7298308B1 (en) * 2006-09-11 2007-11-20 Cirrus Logic, Inc. Delta-sigma modulator having predictive-controlled power consumption
JP4789211B2 (ja) 2007-01-16 2011-10-12 ルネサスエレクトロニクス株式会社 バンドパスδς変調器により構成されたａ／ｄ変換器を含む半導体集積回路
FI20075299A0 (fi) * 2007-04-30 2007-04-30 Nokia Corp A/D-muuntimen ja vastaanottimen suorituskyvyn parantaminen
US7688236B2 (en) * 2007-10-01 2010-03-30 Infineon Technologies Ag Integrated circuit comprising a plurality of digital-to-analog converters, sigma-delta modulator circuit, and method of calibrating a plurality of multibit digital-to-analog converters
CN102067457B (zh) 2008-04-28 2013-06-05 松下电器产业株式会社 积分器、谐振器以及过采样a/d转换器
US7671774B2 (en) 2008-05-08 2010-03-02 Freescale Semiconductor, Inc. Analog-to-digital converter with integrator circuit for overload recovery
EP2317652A1 (en) 2008-08-19 2011-05-04 Panasonic Corporation Oversampling a/d converter
US7893855B2 (en) * 2008-09-16 2011-02-22 Mediatek Inc. Delta-sigma analog-to-digital converter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583662B1 (en) * 1999-06-23 2003-06-24 Globespanvirata, Inc. Circuit and method for implementing an integrated continuous-time smoothing filter
US20070096808A1 (en) * 2001-03-13 2007-05-03 Sehat Sutardja Nested transimpendance amplifier
US20060017595A1 (en) * 2002-01-30 2006-01-26 Robert Henrikus Van Veldhoven Electronic circuit with a sigma delta a/d converter
US20080062022A1 (en) * 2006-09-12 2008-03-13 John L Melanson Feedback topology delta-sigma modulator having an ac-coupled feedback path
US20090009375A1 (en) * 2007-04-23 2009-01-08 Qualcomm Incorporated Low power, low noise digital-to-analog converter reference circuit
CN101860345A (zh) * 2009-04-10 2010-10-13 瑞昱半导体股份有限公司 连续时间式有限脉冲响应滤波器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104639172A (zh) * 2013-11-06 2015-05-20 亚德诺半导体集团 积分器输出摆幅降低
CN104639172B (zh) * 2013-11-06 2020-03-17 亚德诺半导体集团 积分器输出摆幅降低
CN104702291A (zh) * 2013-12-06 2015-06-10 恩智浦有限公司 Σ-δ调制器
CN105048989A (zh) * 2014-04-22 2015-11-11 联发科技股份有限公司 具有共模噪声消减的低通滤波器
CN105048989B (zh) * 2014-04-22 2018-03-06 联发科技股份有限公司 具有共模噪声消减的低通滤波器
CN106664097A (zh) * 2014-08-18 2017-05-10 高通股份有限公司 用于具有慢速参考发生器的开关电容器adc的低噪声低功率无源采样网络
CN106664097B (zh) * 2014-08-18 2019-09-13 高通股份有限公司 用于具有慢速参考发生器的开关电容器adc的低噪声低功率无源采样网络
CN117713824A (zh) * 2024-02-05 2024-03-15 苏州领慧立芯科技有限公司 一种高压输入连续时间模数转换器
CN117713824B (zh) * 2024-02-05 2024-05-07 苏州领慧立芯科技有限公司 一种高压输入连续时间模数转换器

Also Published As

Publication number Publication date
DE112012000519B4 (de) 2021-12-02
CN103329442B (zh) 2016-10-26
TWI452847B (zh) 2014-09-11
US8502719B2 (en) 2013-08-06
DE112012000519T5 (de) 2013-10-31
WO2012100105A1 (en) 2012-07-26
TW201246805A (en) 2012-11-16
US20130021183A1 (en) 2013-01-24

Similar Documents

Publication Publication Date Title
CN103329442A (zh) 具有无源滤波器的过采样连续时间转换器
CN103329443B (zh) 连续时间积分三角模数转换器及其模数转换方法
Senderowicz et al. Low-voltage double-sampled/spl Sigma//spl Delta/converters
JP4890503B2 (ja) デルタシグマ変調器
US9762221B2 (en) RC lattice delay
US7167119B1 (en) Delta-sigma modulators with double sampling input networks and systems using the same
Ke et al. A 2.8-to-8.5 mW GSM/bluetooth/UMTS/DVB-H/WLAN fully reconfigurable CTΔΣ with 200kHz to 20MHz BW for 4G radios in 90nm digital CMOS
CN110061707B (zh) 一种基于Sigma-Delta调制方式的隔离放大器电路
US7365668B2 (en) Continuous-time delta-sigma analog digital converter having operational amplifiers
US20160359499A1 (en) Suppressing signal transfer function peaking in a feedforward delta sigma converter
US6509790B1 (en) Switched-capacitor circuits and methods with improved settling time and systems using the same
CN101048938A (zh) 连续时间∑－△模数转换器的输入共模电压反馈电路
CN103873064A (zh) Sigma-Delta调变器以及转换方法
JP2010239372A (ja) デルタシグマａ／ｄコンバータ
CN112994695A (zh) 一种高速低功耗Sigma-Delta模数转换器及数字处理单元
US6697000B2 (en) Delta-sigma modulator with feed-forward path
CN103762980A (zh) 一种高稳定性噪声抑制增强σδ调制器结构
CN112468113A (zh) 基于源极跟随器的Sallen-Key架构
CN204559547U (zh) 一种高二阶级联结构Sigma-Delta调制器系统
CN111711452A (zh) 一种有源-无源噪声整形逐次逼近adc
CN113810056B (zh) 一种基于双回路多有源谐振器的宽带高精度模数转换器
CN204559548U (zh) 包含级间路径的级联结构Sigma-Delta调制器
Xu et al. A Continuous-Time Sigma-Delta Modulator with Compensating Transconductance Stages and RZ FIR-DAC
Sung et al. A third-order switched-current delta-sigma modulator with analog error cancellation logic and digital comb filter
CN104883189A (zh) 包含级间路径的级联结构Sigma-Delta调制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant