CN104639172A - 积分器输出摆幅降低 - Google Patents

积分器输出摆幅降低 Download PDF

Info

Publication number
CN104639172A
CN104639172A CN201410465061.5A CN201410465061A CN104639172A CN 104639172 A CN104639172 A CN 104639172A CN 201410465061 A CN201410465061 A CN 201410465061A CN 104639172 A CN104639172 A CN 104639172A
Authority
CN
China
Prior art keywords
dac2
operational amplifier
integrator
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410465061.5A
Other languages
English (en)
Other versions
CN104639172B (zh
Inventor
D·N·奥尔里德
李纪鹏
R·E·施瑞尔
H·施巴塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Global ULC
Analog Devices International ULC
Original Assignee
Analog Devices Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Technology filed Critical Analog Devices Technology
Publication of CN104639172A publication Critical patent/CN104639172A/zh
Application granted granted Critical
Publication of CN104639172B publication Critical patent/CN104639172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/44—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable
    • H03M3/442—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by restricting the swing within the loop, e.g. gain scaling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及积分器输出摆幅降低。在一个示例实施方式中，本发明提供了一种用于时间连续ΣΔ模数转换器的回路滤波器。具体地，容性反馈数模转换器路径被布置在一连串运算放大器积分器中的第一运算放大器的输入处。第一运算放大器的输入处的容性反馈数模转换器减少了第一运算放大器的输出处的信号内容，从而降低了第一运算放大器的输出摆幅。输出摆幅的降低提供了更有效的回路滤波器。

Description

积分器输出摆幅降低
技术领域
本发明总体上涉及降低输出摆幅，更具体地涉及降低ΣΔ(sigma-delta)模数转换器中的积分器输出摆幅。
背景技术
基于ΣΔ调制的模数转换器(ADC)已经被广泛用于数字音频和高精度乐器系统。近来，随着时间连续ΣΔ调制器被越来越多地用于纳米互补金属氧化物半导体(CMOS)设计，ΣΔADC被常用于基础宽带无线电接收器。一般，ΣΔADC具有回路滤波器，其包括(一连串)一个或多个运算放大器(opamp)积分器，其中每个运算放大器积分器可具有输入处的电阻器、运算放大器和反馈路径中的电容器。N阶ΣΔADC可具有回路滤波器中的N个级的运算放大器积分器，回路滤波器布置用于产生用于粗量化模数转换器的输出从而产生脉冲串。脉冲串随后作为输入被提供给返回至回路滤波器的反馈路径中的数模转换器。如果粗量化ADC产生1位数字输出脉冲串，数字输出通常被提供给数字滤波器和抽取器以产生多位数字输出。
时间连续ΣΔ调制器的效率是回路滤波器中的级的信号增益的函数。在设计时间连续ΣΔ(CTSD)ADC时，一个设计目标是针对给定积分器增益降低积分器输出摆幅，由此放大器失真更小而且电流消耗更低。具有诸如信号传递函数(STF)之类的有利特征的拓扑结构通常受困于前端级中的低信号增益，从而限制了其效率。低信号增益是积分器输出处的必须被缩小至符合所用电路的摆幅限制内的大摆幅导致的结果。如果信号摆幅可以减小而不影响信号传递函数(STF)，则回路滤波器保持期望的特性同时增大了效率。积分器输出摆幅由系数大小和电源电压净空确定。当积分器被缩放用于更小的摆幅时，积分器的AC增益也下降。这种实施方式会导致源于运算放大器积分器的后续级的大的噪声成分。如果积分器级的未缩小的输出摆幅可减小，则其缩放后的信号增益将增大。因此，期望降低运算放大器输出摆幅而不显著地影响STF和/或损害性能。
发明内容
本发明总体上涉及用于降低适合于时间连续ΣΔ模数转换器的回路滤波器的积分器的输出摆幅的设备和方法。回路滤波器被配置成过滤模拟输入Vin，而且回路滤波器包括一连串运算放大器积分器。进入该一连串运算放大器积分器的输入是Vin，而且运算放大器积分器的一个或多个输出被提供给模数转换器以产生数字输出dOUT。具体地，回路滤波器包括一个或多个反馈路径用于降低积分器输出摆幅。在一个(容性耦接的)反馈路径中，第一反馈电压输出数模转换器VDAC2将dOUT作为输入并且其电压输出通过第一电容器CDAC2连接至该一连串运算放大器积分器中的第一运算放大器的输入节点。
第一反馈电压输出数模转换器VDAC2有利地经由反馈路径提供了信号内容以便基本上消除第一运算放大器的输出节点处的所有信号内容。通过降低输出节点处的信号内容，未缩放的输出摆幅可针对第一运算放大器有效减小，允许其增益增大，从而改进系统效率。通过使用反馈路径代替直接使用VIN的前馈路径，信号传递函数与使用前馈路径来消除信号内容的情况相比未那么严重地受到影响。更好的灵活性可用于应用反馈路径，并允许系统符合更严格的信号传递函数要求。
容性DAC、VDAC2可与第二反馈电流输出数模转换器IDAC2结合使用，第二反馈电流输出数模转换器IDAC2将dOUT作为输入并且其电流输出连接至该一连串运算放大器积分器中的第二运算放大器的输入节点。IDAC2可被配置成汲取电流以协助第一运算放大器，而且电流IDAC2汲取的量基于VIN和dOUT。VDAC2和IDAC2可共同地作用来降低流入第二运算放大器的输入节点和/或处于第一运算放大器的输出节点处的净电流。具有容性DAC和电流输出DAC的这种配置可被平衡以实现针对给定输入轮廓的降低的输出摆幅(例如，基于输入的带宽和频率)。
在一些实施例中，电流输出DAC可被基本去除，或者电流输出DAC的作用可显著地由容性耦接的电压输出DAC代替。具体地，容性耦接的电压输出DAC、VDAC2可通过电容器CDAC2和第一运算放大器的输出处的第一运算放大器积分器的反馈电容器C1产生电压VDAC2out1以提供等效电压来降低流入第二运算放大器的输入节点的电流。
在一些实施例中，VDAC2被配置成通过提供由原本由IDAC2汲取的电流以及第一运算放大器的输出节点和第二运算放大器的输入节点之间的电阻器R2的电阻确定的等效电压，基本上去除了IDAC2的作用。例如，假设第一运算放大器积分器具有反馈电容器C1，则可通过根据－IDAC2×C1×R2/VDAC2选择CDAC2来提供等效电压。
在一些实施例中，第二电容器-CDAC2连接至VDAC2的输出和第一运算放大器的输出节点。附加的电容器有利地通过提供第一运算放大器的输出节点处由于VDAC2的动作而需要的足够的电荷，从而针对容性DAC所需的瞬态响应(即，VDAC2)协助第一运算放大器。
附图说明
图1是图示出示例性二阶ΣΔ调制器的简化示意图；
图2是根据本发明实施例的用于ΣΔ调制器的示例性回路滤波器的简化示意图；
图3是根据本发明实施例的用于ΣΔ调制器的示例性回路滤波器的简化示意图；
图4是根据本发明实施例的用于ΣΔ调制器的示例性回路滤波器的简化示意图；以及
图5是根据本发明实施例的用于ΣΔ调制器的示例性回路滤波器的简化示意图。
具体实施方式
ΣΔ调制器被广泛用于音频及高精度乐器系统中的模数转换器(ADC)、或其中期望高数据分辨率的任意应用。ΣΔ调制器是具有高功效和低噪声的用于对模拟输入VIN采样的ADC的关键部分。ΣΔ调制器具有双输入回路滤波器和粗量化ADC(例如，1位ADC，可统称为量化器)。回路滤波器将模拟输入VIN作为输入之一，并产生数字输出dOUT(例如，脉冲串)。随后dOUT在反馈路径中被提供至回路滤波器作为回路滤波器的另一个输入。在一些情况下，dOUT被提供至数字滤波器和/或抽取器以产生多位输出。回路滤波器可具有一个或多个积分器(也称为积分器级)。N阶回路滤波器可具有N个积分器级，其中每个积分器级包括运算放大器的输入节点处的电阻器、运算放大器和反馈电容器，反馈电容器将运算放大器的输出节点连接至运算放大器的输入节点(用于时间连续ΣΔ回路滤波器)。与具有更低阶的回路滤波器相比，更高阶的回路滤波器通常提供更好的噪声整形效果，如果低通滤波器被提供用于滤除数字域中的噪声，则其实现了更低的总体噪声。反馈DAC被连接至一些或全部积分器级。其中反馈DAC连接至每个积分器的调制器被称为'反馈调制器'，而其中具有单个DAC处于第一个积分器处的调制器被称为前馈调制器(因为它们使用前馈路径来代替另一DAC)。还存在混合调制器，其仅仅利用前馈路径替代远离该第一个积分器的一些DAC。该技术可适用于反馈和混合调制器，因为远离该第一个积分器的DAC路径的改型。
图1是图示出示例性二阶ΣΔ调制器的简化示图，其包括两个积分器级。模拟输入(图示为正弦波，标记为xi)被提供作为回路滤波器的输入，回路滤波器具有一连串积分器(在该情况下，两个积分器)。积分器的一个或多个输出被提供至图示的1位ADC(粗量化ADC)以产生数字输出dOUT(图示为脉冲串，标记为yi)。不同配置可用于提供积分器的一个或多个输出给ADC。在一些情况下，一个或多个输出被组合/求和，而且组合/求和后的输出被作为输入而提供给ADC。在一些情况下，输出的子集(例如，该一连串积分器级中的最后一个积分器的输出)被作为输入提供给ADC。在其它一些情况下，一个或多个输出的衍生被作为输入提供给ADC。数字输出dOUT在反馈路径中被提供给差模块(图示为Σ)至每个积分器级。为了示意，本发明讨论了用于降低第一积分器级的输出摆幅的方法和系统。然而，可以想象，同样的方法和系统可复制用于一个或多个后续积分器级并用于降低该积分器级的输出摆幅。
降低积分器级的输出摆幅的一种方法是使得前馈路径在第二积分器级的Δ模块处提供回路滤波器输入VIN。来自VIN的信号内容部分的抵消了连接相同第二积分器级的反馈DAC信号。回路使得输出摆幅更小，这是因为第二积分器级的净输入应该接近零(带内)。这种实施方案的一个问题是使用回路滤波器输入VIN的前馈路径由于来自VIN的额外信号路径而影响了信号传递函数(STF)。对STF的影响一般对于带外响应更严重并可能导致较大峰尖。虽然ΣΔADC前端的锐止滤波器可用来缓解该问题，但是出于成本的原因，可能不会使用这种锐止滤波器。许多系统仅仅具有ΣΔADC之前的最小前端滤波，或者不具有用于时间连续ΣΔADC的任意滤波。具有STF峰尖的ADC可容易地通过大的带外信号饱和。这种设计不太适合于其中存在严格的STF要求的系统。
一些回路滤波器使用电流输出DAC反馈路径。发明人已经发现，当这些电流输出DAC反馈路径由等效容性耦接的电压DAC代替时，所得到的系统可减少调制器中的积分器的输出处的信号内容，由此使得信号增益增大以改进调制器效率。通过使用反馈路径来降低积分器输出摆幅以取代来自VIN的信号路径，回路滤波器的STF被基板保持。
图2是图示出根据本发明实施例的用于ΣΔ调制器的示例性回路滤波器的简化示图。回路滤波器具有模拟输入VIN。回路滤波器具有第一积分器级和第二积分器级。第一积分器级包括电阻器R1、第一运算放大器(标记为"-gm1")以及具有电容器C1的反馈路径。至第一运算放大器的输入节点被标记为"inl"，输出节点被标记为"out1"。第二积分器级包括电阻器R2、第二运算放大器(标记为"-gm2")以及具有电容器C2的反馈路径。第二运算放大器的输入节点被标记为"in2"，输出节点被标记为"out2"。
从根本上，为了保持信号传递函数和/或噪声传递函数，必须基本上保持从输入至回路滤波器的输出的信号流。因此，为了最小化回路滤波器的内部节点上的摆幅，可以使用在输出处等效但是内部不同的替换的信号路径。在一些情况下，一个或多个电流输出/模式反馈DAC可布置在积分器级的输入节点处(标记为"IDACl"和"DAC2")，而且使用VIN的信号路径可提供来在试图保持系统的STF时试图抵消这些电流输出/模式反馈路径的反馈信号电流。这些电流输出/模式反馈DAC将dOUT作为输入而且其电流输出连接至运算放大器的输入节点(例如，IDAC2连接至该一连串运算放大器积分器中的第二运算放大器)。在第二运算放大器的输入节点处，IDAC2可被配置成汲取电流以协助第一运算放大器，而且电流IDAC2汲取的量基于VIN和dOUT。
为了按照不同方式保持信号传递函数和/或噪声传递函数，容性耦接的电压输出/模式DAC路径is provided(示出为"V DAC2")。VDAC2被通过电容器CDAC2耦接至输入节点inl以执行由IDAC2服务的至少一部分功能(否则)。具体地，该方案提供了第一反馈电压输出数模转换器VDAC2，其将dOUT作为输入并且其电压输出通过第一电容器CDAC2连接至该一连串运算放大器积分器中的第一运算放大器的输入节点。提供容性耦接的电压输出反馈路径的有利效果是降低了从其他源流至in2节点的净信号电流(基本为零)，并且导致从outl流出的电流减小(至基本为零)。实际上，输出摆幅减小，这是因为第一积分器级的输出节点处的信号内容实质性地减少了。
在一些情况下，IDAC2的功能和/或存在完全消除。提出的替换路径有效地将一些或所有电流模式/输出DAC(例如，IDAC2，后续(多个)积分器级中也如此)转换成电压模式/输出DAC。容性耦接的电压输出DAC可被附接至前面的级，其等效于附接至后续级的电流输出DAC，因为将前面的级连接至后续级的电阻器(例如，R2)(例如，将第一运算放大器和第二运算放大器进行连接)起到电压电流转换器的作用。通过利用VDAC2在第一运算放大器的输出节点处应用等效电压，信号电压不再出现，这是因为第一运算放大器的输出节点处的信号电压有效地用于抵消第二运算放大器的输入节点的IDAC2汲取的信号电流。流入第二运算放大器的输入节点的电流有效地减小了。
IDAC2的等效功能可通过原本由IDAC2汲取的电流和电阻R2计算/确定。具体地，VDAC2可通过电容器CDAC2和C1产生电压VDAC2out1以在代替IDAC2时提供等效电压。等效计算可如下进行：
VDAC2out1＝IDAC2×R2＝VDAC2×(-CDAC2/C1)  (1)
上述等式可用代数方法重新布置以找到用于电压模式/输出反馈DAC路径的电容CDAC2：
CDAC2＝-IDAC2×C1×R2/VDAC2  (2)
通过配置适当的电容器，例如，用于电压输出反馈DAC路径的CDAC2，可基本上或完全地消除电流输出反馈DAC路径。在一个示例中，测试了四阶低通反馈调制器，其中电流DACs 2-4(即，第二、第三和第四积分器级中的运算放大器的输入节点处连接的电流输出反馈DAC)基本上由容性耦接的电压输出反馈DAC代替(例如，VDAC2，VDAC3，VDAC4)。发现运算放大器的输出节点处的直流电流(DC)处的信号内容基本上被消除。更高频率下的运算放大器积分器输出摆幅减小也在后续积分器级中得以减小，其中电压输出反馈DAC路径中的的信号内容逐渐与这些后面的积分器级的输出节点处出现的信号内容相位对齐。然而，在一些情况下，在第一运算放大器，从电压输出反馈DAC路径添加的信号内容可有益地在更高频率下在第一运算放大器的输出处添加现有信号内容，这可能导致第二运算放大器的输出节点的输出摆幅的较少的实质下降。
为了缓解该问题，回路滤波器可提供电流输出反馈DAC(例如，通过不完全替换IDAC2-4)和电压输出反馈DAC，一起来共同地减小流入之前积分器级中的运算放大器的输出节点处下一积分器级的输入节点的净电流(例如，第二运算放大器向上)。
可以确定电流输出和针对给定输入轮廓导致基本上最小峰值摆幅的电压输出反馈DAC之间的最佳平衡。如果根据等式(1)和(2)配置容性耦接的电压输出反馈DAC，则电流输出反馈DAC完全由容性耦接的电压输出反馈DAC代替。在一些情况下，可去除电流输出反馈DAC。等式(1)和(2)允许容性耦接的电压反馈DAC执行电流输出DAC的功能。在一些实施例中，容性耦接的电压输出反馈DAC可替换地在零与利用等式(2)计算的数之间的某个位置配置有电容器CDAC2。在这些实施例中，电流输出反馈DAC可仍被用来提供降低输出摆幅的一些功能。容性耦接的电压输出DAC与电流输出反馈DAC之间的分配在它们都被用来减小输出摆幅时可被优化。针对四阶时间连续回路滤波器的测试结果已经显示出第一运算放大器的输出节点处输出摆幅的25％的下降，第二运算放大器的输出节点处输出摆幅的41％的下降，以及第三运算放大器的输出节点处输出摆幅的56％的下降。后面的积分器级的缩小中的这些优势也存在并有利于低的过采样率(低-OSR)反馈调制器，其中后面的积分器级可显著地有利于输入相关噪声和失真。除了反馈调制器，还可以应用之前描述的混合前馈/反馈调制器。
可利用数据处理软件根据经验确定容性耦接的电压输出DAC与电流输出反馈DAC之间的分配。例如，数值算法可被执行来优化一个或多个对象目标。示例对象目标可以是最小化针对特定频率范围或针对特定输入轮廓的最坏情况摆幅。在一些示例中，对象目标可以是跟随频率最小化最坏情况摆幅。当仅仅电流输出反馈DAC被采用时，在较低的频率下摆幅最大，但是当仅仅使用容性耦接的电压输出反馈DAC时，在较高频率下摆幅最大。在优化设计中，其中电流输出反馈DAC和容性耦接的电压输出反馈DAC在根据经验确定分配时都被使用，结果显示对于较高和较低的最低的最坏情况摆幅。
图3是根据本发明的一些实施例的用于ΣΔ调制器的另一示例性回路滤波器的简化示图。为了进一步改进图2所示的系统，附加的电容器-CDAC2可被加入来通过向放大器输出提供容性DAC所需的电流而不是要求放大器对此进行提供，由此协助放大器。在该示例中，第二电容器(标记为CDAC2)被连接至VDAC2的输出和第一运算放大器的输出节点。附加电容器的配置提供了辅助功能用于协助运算放大器进行容性耦接的电压输出反馈DAC所要求的瞬态响应。通过提供第一放大器outl的输出节点处由于VDAC2直接与电容器-CDAC2的动作而需要的电荷，可降低第一运算放大器的电流驱动要求。在一些实施例中，电流输出反馈DAC也可用来提供电压输出反馈DAC与电流输出反馈DAC之间的优化分配。在一些实施例中，电流输出反馈DAC未被使用或者被消除，或者它们的功能基本上被减小或消除。
在电流输出反馈DAC由电压输出反馈DAC代替(或者其功能基本上由电压输出反馈DAC执行)时，可进行对系统设计的简化。在一些实施例中，回路滤波器包括单独的电流输出反馈DAC(标记为IDAC)和单独的电压输出反馈DAC(标记为VDAC)，用于向回路滤波器提供反馈DAC路径，如图4所示。注意，与电阻器串联的VDAC可提供与等效IDAC相同的功能。因此，在具体实施例中，回路滤波器可使用同一VDAC来提供电压输出反馈DAC和电流输出反馈DAC。图5示出了一个实施例，其中通过将与适当电阻器串行的VDAC的输出连接至该一连串运算放大器积分器中的运算放大器的输入节点之一，VDAC被进一步配置为反馈电流输出DAC。
这些设计特别适合于ΣΔADC，尤其是用于具有较宽带宽的输入轮廓的ΣΔADC，其中降低的输出摆幅和更高的信号增益的优势可在较宽的频率范围内发挥作用。无线电应用尤其地通常具有拦截器公差要求，这要求ADC能够承受期望宽带之外的频率下的大信号。这促使设计由于反馈调制器的极佳的拦截器公差而倾向反馈调制器。同时，采样速率限制和带宽要求促使设计倾向于具有较低的OSR。可是，这些选择不是高能效的，但是此处公开的技术(最有利于低OSR反馈调制器)将会有帮助。
在上述实施例的讨论中，运算放大器、DAC、ADC电容器、时钟、DFF、分频器、电感器、电阻器、放大器、开关、数字核、晶体管和/或可用于这些这些的其它组件可很容易地被替换、取代或修改以适应具体电路要求。而且，应该注意，互补电子器件、硬件、软件等的使用提供了等同的可行选择用于实现本发明的指教。
在一个示例实施例中，附图的任意数量的电路可被实现在相关电子装置的板子上。该板子可以是可保持电子装置的内部电子系统的各种组件的一般的电路板，而且进一步提供与其它外围设备的连接器。更具体地说，该板子可提供电连接，系统的其它组件可通过该电连接进行电通信。任意适当处理器(包括数字信号处理器、微处理器、支撑芯片组件等)、根据具体结构需求、处理要求、计算机设计等，存储器元件等可被适当地耦接至该板子。诸如外部存储器、附加传感器、用于音频/视频显示的控制器和外围设备之类的其它组件可经由电缆附接至该板子作为插入卡或者集成至该板子内。
在另一示例实施例中，附图的电路可被实现为独立模块(例如，具有相关组件的装置以及配置成执行具体应用或功能的电路)或实现为电子装置的专用硬件内的插入模块。注意，本发明的具体实施例可容易地包括片上系统(SOC)中央处理单元(CPU)封装。SOC表示将计算机或其它电子系统的组件集成在单个芯片上的集成电路(IC)。它可包含数字、模拟和混合信号、以及射频功能:它们所有都可布置在单个芯片衬底上。其它实施例可包括多芯片模块(MCM)，其中多个芯片位于单个电子封装件中并且被配置成通过电子封装彼此紧密互动。在各种其它实施例中，可在专用集成电路(ASIC)、现场可编程门阵列(FPGA)和其它半导体芯片中的一个或多个硅核中实现数字信号处理功能。
还需要注意的是，此处指出的所有规定、尺寸和关系(例如，处理器数量、逻辑运算等)仅仅提供作为示例和指教的目的。这些信息可显著变化而不脱离本发明的精神、或所附权利要求的范围。规定仅仅应用至非限制示例，由此它们应该被这样的理解。在前述描述中，已经参考具体处理器和/或组件布置描述了示例实施例。可以对这些实施例做出各种修改和变化而不脱离所附权利要求的范围。说明书和附图由此被认为是示意性的而不是限制性的。
注意，以上参考附图描述的动作可应用至任意涉及信号处理的集成电路，尤其是执行用于ADC的数字滤波的集成电路。在一些情况下，集成电路可被配置成执行专用软件程序或算法，其中的一些可与处理数字化实时数据有关。具体实施例可涉及多DSP信号处理、浮点处理、信号/控制处理、固定功能处理、微控制器应用等。
在特定情况下，此处讨论的特征可应用至医疗系统、科学仪器、无线及有线通信、雷达、工业工艺控制、音频及视频设备、电流感测、乐器(可能精度极高)以及其它基于数字处理的系统。
而且，上述具体实施例可被应用至应用医学成像、病人监控、医疗仪器和家庭医疗保健的数字信号处理技术中。这可包括肺监视器、加速计、心率监控器、起搏器等。其它应用可涉及用于安全系统的自动技术(例如，稳定性控制系统、驱动器辅助系统、刹车系统、任意类型的娱乐及内部应用)。而且，动力传动系统(例如，混合及电力车辆中)可在电池监控、控制系统、报告控制、维护活动等中使用高精度数据转换产品。
在另一示例场景中，本发明的指教可应用至其中使用ADC的工业市场。其它消费应用可包括用于家庭影院系统的音频和视频处理器、DVD记录器和高清晰电视。其它音频和高精度乐器系统也是可预想到的。
注意，利用此处提供的大量示例，可就两个、三个、四个或更多电子组件来描述相互作用。但是，可仅仅出于清楚和示例的目的而这么做。应该理解的是，系统可按照任意适当方式合并。根据类似的设计替换方式，附图的任意所示组件、模块、和元件可在各种可能的配置中进行组合，所有这些都清楚地处于说明书的广义范围内。在具体情况下，可通过仅仅参考有限数量的电组件来更容易描述给定的流程组的一个或多个功能。应该理解的是，附图的电路及其指教很容易按比例缩放并且可容纳大量组件以及更复杂的/综合的布置和结构。由此，所提供的示例并不限制范围，也不禁止将电路的广义指教潜在地应用至大量其它架构。
注意，在说明书中，在"一个实施例"、"示例实施例"、"实施例"、"另一实施例"、"一些实施例"、"各种实施例"、"其它实施例"、"替换实施例"等中对各种特征(例如，元件、结构、模块、组件、步骤、操作、特征等)的参考指的是包含在本发明的一个或多个实施例中的任意适当特征，但是可能或者可能不是必须在相同实施例中组合。
本领域技术人员可确定大量的其它改变、替换、变化、变更和修改，而且本发明包括落入所附权利要求的范围内的所有这些改变、替换、变化、变更和修改。为了有助于美国专利商标局(USPTO)以及本申请公布的本专利的任何读者解读所附权利要求，申请人希望提醒的是:(a)任意所附权利要求都不授引在提交日存在的35U.S.C.部分112的第六款(6)，除非语句“装置用于”或“布置用于”被特定地用于具体权利要求中；而且(b)说明书中的任意陈述都不以任何形式限制所附权利要求反映的本发明。
其它注意项、示例和实施方式
注意，上述设备的所有可选特征还可参考此处的方法或处理实施，而且示例的具体细节可用于一个或多个实施例的任意地方。
在第一示例，系统被配置成(可包括任意适当电路、分频器、电容器、电阻器、电感器、ADC、DFF、逻辑门、软件、硬件链接等)可以是任意类型的计算机的一部分，其可进一步包括耦接至电子元件的电路板。系统可包括用于提供时钟的装置，例如，以便采样模拟数据来提供数字数据。数字数据随后可被提供给数字核至使用第一时钟的宏的第一数据输出上，第一时钟是宏时钟；用于利用第二时钟对从宏的第一数据输出至物理接口的数据提供时钟的装置，第二时钟是物理接口时钟；用于利用宏时钟对从数字核至宏的重置输出的第一重置信号提供时钟的装置，第一重置信号输出被用作第二重置信号；用于利用第三时钟对第二重置信号采样的装置，第三时钟提供大于第二时钟的时钟速率，由此产生采样到的重置信号；以及用于响应于采样到的重置信号的转变在物理接口中将第二时钟重置成预定状态的装置。
这些示例(上述)中的“装置用于”可包括(但不限于)使用此处描述的任意适当组件以及任意适当软件、电路、中继、计算机代码、逻辑、算法、硬件、控制器、接口、链接、总线通信路径等。在第二示例中，系统包括存储器，其进一步包括在被执行时使得系统执行上述任意动作的机器可读指令。

Claims (20)

1.一种时间连续ΣΔ回路滤波器，用于过滤模拟输入V1N，回路滤波器包括：
一连串运算放大器积分器，其中该一连串运算放大器积分器的输入是VIN，而且运算放大器积分器的一个或多个输出被提供给模数转换器以产生数字输出dOUT；以及
第一反馈电压输出数模转换器VDAC2，其将dOUT作为输入，并且其电压输出通过第一电容器CDAC2连接至该一连串运算放大器积分器中的第一运算放大器的输入节点。
2.根据权利要求1所述的回路滤波器，其中：
VDAC2被配置成基本上消除第一运算放大器的输出节点处的信号内容以减小第一运算放大器的输出摆幅。
3.根据权利要求1所述的回路滤波器，其中：
VDAC2通过电容器CDAC2和第一运算放大器的输出节点处的第一运算放大器积分器的电容器C1产生电压VDAC2out1，以减小流入第二运算放大器的输入节点的电流。
4.根据权利要求1所述的回路滤波器，进一步包括：第二电容器-CDAC2，其连接至VDAC2的输出和第一运算放大器的输出节点；
其中第二电容器-CDAC2协助第一运算放大器处理VDAC2所要求的瞬态响应。
5.根据权利要求1所述的回路滤波器，进一步包括：
第二反馈电流输出数模转换器IDAC2，其将dOUT作为输入而且其电流输出连接至该一连串运算放大器积分器中的第二运算放大器的输入节点；
其中IDAC2被配置成汲取电流以协助第一运算放大器，而且电流IDAC2汲取的量取决于VIN和dOUT由此IDAC2结合VDAC2的操作提供了基于dOUT的有效反馈内容。
6.根据权利要求5所述的回路滤波器，其中：
VDAC2和IDAC2共同地降低了流入第二运算放大器的输入节点和/或处于第一运算放大器的输出节点处的净电流。
7.根据权利要求5所述的回路滤波器，其中：
VDAC2被配置成通过提供由原本由IDAC2汲取的电流以及第一运算放大器的输出节点和第二运算放大器的输入节点之间的电阻器R2的电阻确定的等效电压，基本上去除了IDAC2的作用。
8.根据权利要求7所述的回路滤波器，其中：第一运算放大器积分器具有反馈电容器C1；而且通过根据下式选择CDAC2来提供等效电压：
－IDAC2×C1×R2/VDAC2。
9.根据权利要求1所述的回路滤波器，进一步包括：
通过将与电阻器串行的VDAC2的输出连接至该一连串运算放大器积分器中的运算放大器的输入节点之一，VDAC2被进一步配置为反馈电流输出数模转换器IDAC。
10.一种时间连续ΣΔ模数转换器，转换器包括：
回路滤波器，包括：
一连串运算放大器积分器，其中该一连串运算放大器积分器的输入是V1N；以及
模数转换器，用于从运算放大器积分器的一个或多个输出产生数字输出dOUT；
回路滤波器进一步包括：
第一反馈电压输出数模转换器VDAC2，其将dOUT作为输入，而且其电压输出通过第一电容器CDAC2连接至该一连串运算放大器积分器中的第一运算放大的输入节点。
11.根据权利要求10所述的转换器，其中回路滤波器进一步包括：
第二反馈电流输出数模转换器IDAC2，其将dOUT作为输入，而且其电流输出连接至该一连串运算放大器积分器中的第二运算放大器的输入节点；
其中IDAC2被配置成汲取电流以协助第一运算放大器，而且电流IDAC2汲取的量取决于VIN和dOUT由此IDAC2结合VDAC2的操作提供了基于dOUT的有效反馈内容。
12.一种降低时间连续ΣΔ回路滤波器中的积分器输出摆幅的方法，所述方法包括：
向一连串运算放大器积分器提供模拟输入VIN；
将运算放大器积分器的一个或多个输出提供给模数转换器以产生数字输出dOUT；以及
将dOUT作为输入提供给第一反馈电压输出数模转换器VDAC2；
将VDAC2的电压输出通过第一电容器CDAC2提供给该一连串运算放大器积分器中的第一运算放大器的输入节点。
13.根据权利要求12所述的方法，其中：
利用VDAC2来基本上消除第一运算放大器的输出处的信号内容以减小第一运算放大器的输出摆幅。
14.根据权利要求12所述的方法，进一步包括：
提供第二电容器-CDAC2，其连接至VDAC2的输出和第一运算放大器的输出节点；
其中第二电容器-CDAC2协助第一运算放大器处理VDAC2所要求的瞬态响应。
15.根据权利要求12所述的方法，进一步包括：
为dOUT提供第二反馈电流输出数模转换器IDAC2；
将IDAC2的电流输出提供给该一连串运算放大器积分器中的第二运算放大器的输入节点；
其中IDAC2被配置成汲取电流以协助第一运算放大器，而且电流IDAC2汲取的量取决于VIN和dOUT由此IDAC2结合VDAC2的操作提供了基于dOUT的有效反馈内容。
16.根据权利要求15所述的方法，进一步包括：
利用VDAC2和IDAC2共同地降低了流入第二运算放大器的输入节点和/或处于第一运算放大器的输出节点处的净电流。
17.根据权利要求15所述的方法，进一步包括：
利用VDAC2通过电容器CDAC2和第一运算放大器的输出处的第一运算放大器积分器的反馈电容器C1产生电压VDAC2out1以提供等效电压来降低流入第二运算放大器的输入节点的电流。
18.根据权利要求15所述的方法，其中：
通过利用VDAC2提供等效电压基本上去除IDAC2的作用，其中等效电压由(1)原本由IDAC2汲取的电流以及第一运算放大器的输出节点与第二运算放大器的输入节点之间的电阻器R2的电阻确定。
19.根据权利要求18所述的方法，其中：
第一运算放大器积分器具有反馈电容器C1；而且
方法进一步包括根据－IDAC2×C1×R2/VDAC2来选择CDAC2以提供等效电压。
20.根据权利要求15所述的方法，进一步包括：
将与电阻器串行的VDAC2的输出作为反馈电流输出数模转换器IDAC提供给该一连串运算放大器积分器中的运算放大器的一个或多个输入节点。
CN201410465061.5A 2013-11-06 2014-09-12 积分器输出摆幅降低 Active CN104639172B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/073,396 US9054731B2 (en) 2013-11-06 2013-11-06 Integrator output swing reduction
US14/073,396 2013-11-06

Publications (2)

Publication Number Publication Date
CN104639172A true CN104639172A (zh) 2015-05-20
CN104639172B CN104639172B (zh) 2020-03-17

Family

ID=51687930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410465061.5A Active CN104639172B (zh) 2013-11-06 2014-09-12 积分器输出摆幅降低

Country Status (3)

Country Link
US (1) US9054731B2 (zh)
EP (1) EP2871778B1 (zh)
CN (1) CN104639172B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685960B2 (en) * 2014-07-31 2017-06-20 Valeo Radar Systems, Inc. Method and apparatus for generating a bit stream signal having a reduced output swing
US9912144B2 (en) * 2014-09-04 2018-03-06 Analog Devices Global Embedded overload protection in delta-sigma analog-to-digital converters
US9800262B1 (en) * 2016-09-07 2017-10-24 Analog Devices Global Precision low noise continuous time sigma delta converter
US9780798B1 (en) * 2016-11-01 2017-10-03 Texas Instruments Incorporated Digital modulator entropy source
DE102017113567B3 (de) * 2017-06-20 2018-08-30 Infineon Technologies Ag Schaltungsanordnung, sensorsystem, verfahren zum generieren einer spannung und verfahren zum betreiben eines sensorsystems
EP3562035B1 (en) * 2018-04-24 2023-06-07 ams International AG Method for amplifier load current cancellation in a current integrator and current integrator with amplifier load current cancellation
WO2019205003A1 (en) * 2018-04-25 2019-10-31 Telefonaktiebolaget Lm Ericsson (Publ) Apparatus and method for transmission system
US11581902B2 (en) * 2020-08-26 2023-02-14 Infineon Technologies Ag Pulse width modulation generated by a sigma delta loop

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012100106A1 (en) * 2011-01-21 2012-07-26 Mediatek Singapore Pte. Ltd. Direct feedback for continuous-time oversampled converters
CN103329442A (zh) * 2011-01-21 2013-09-25 联发科技（新加坡）私人有限公司 具有无源滤波器的过采样连续时间转换器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283578A (en) * 1992-11-16 1994-02-01 General Electric Company Multistage bandpass Δ Σ modulators and analog-to-digital converters
DE60215298T2 (de) * 2002-03-20 2007-02-08 Freescale Semiconductor, Inc., Austin Analog-Digital Sigma-Delta Modulator mit FIR-Filter
DE60319515T2 (de) * 2002-03-22 2009-04-02 Broadcom Corp., Irvine Delta-sigma-modulator
US6930624B2 (en) * 2003-10-31 2005-08-16 Texas Instruments Incorporated Continuous time fourth order delta sigma analog-to-digital converter
DE102005061813B4 (de) * 2005-12-23 2012-10-11 Intel Mobile Communications GmbH Empfängerschaltung
US7375666B2 (en) * 2006-09-12 2008-05-20 Cirrus Logic, Inc. Feedback topology delta-sigma modulator having an AC-coupled feedback path
KR100804645B1 (ko) * 2006-11-07 2008-02-20 삼성전자주식회사 자체 차단형 전류모드 디지털/아날로그 변환기를 가지는연속시간 델타 시그마 변조기
US7545301B2 (en) * 2006-12-05 2009-06-09 Electronics And Telecommunications Research Institute Multi-bit delta-sigma modulator
US7696913B2 (en) * 2007-05-02 2010-04-13 Cirrus Logic, Inc. Signal processing system using delta-sigma modulation having an internal stabilizer path with direct output-to-integrator connection
US7893855B2 (en) * 2008-09-16 2011-02-22 Mediatek Inc. Delta-sigma analog-to-digital converter
JP2010263483A (ja) 2009-05-08 2010-11-18 Sony Corp Δς変調器
US8223053B2 (en) * 2009-07-16 2012-07-17 Microchip Technology Incorporated 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator
JP5358829B2 (ja) * 2009-10-28 2013-12-04 ルネサスエレクトロニクス株式会社 Δς型ａ／ｄ変換器
IT1402265B1 (it) * 2010-09-27 2013-08-28 St Microelectronics Srl Convertitore sigma-delta di tipo low-power
JP5696508B2 (ja) 2011-02-04 2015-04-08 ソニー株式会社 Δς変調器および信号処理システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012100106A1 (en) * 2011-01-21 2012-07-26 Mediatek Singapore Pte. Ltd. Direct feedback for continuous-time oversampled converters
CN103329442A (zh) * 2011-01-21 2013-09-25 联发科技（新加坡）私人有限公司 具有无源滤波器的过采样连续时间转换器

Also Published As

Publication number Publication date
US9054731B2 (en) 2015-06-09
US20150123828A1 (en) 2015-05-07
EP2871778A2 (en) 2015-05-13
EP2871778B1 (en) 2017-11-29
CN104639172B (zh) 2020-03-17
EP2871778A3 (en) 2015-05-20

Similar Documents

Publication Publication Date Title
CN104639172A (zh) 积分器输出摆幅降低
US10340932B2 (en) Techniques for power efficient oversampling successive approximation register
CN104579344B (zh) 多级噪声整形模数转换器
CN102594350B (zh) 可调整功率和性能的可设置级联西格玛-德尔塔模数转换器
Medeiro et al. Top-down design of high-performance sigma-delta modulators
Hamoui et al. High-order multibit modulators and pseudo data-weighted-averaging in low-oversampling/spl Delta//spl Sigma/ADCs for broad-band applications
CN104980154B (zh) 数模转换器静态误失配误差的估计
JP6421145B2 (ja) オーバーサンプリングデルタ‐シグマ変調器用の超低電力デュアル量子化器構造
CN103329442B (zh) 连续时间积分三角模数转换器
US9312840B2 (en) LC lattice delay line for high-speed ADC applications
JP4890503B2 (ja) デルタシグマ変調器
CN102422539B (zh) 用于模/数转换的∑-δ转换器和方法
TWI489789B (zh) 類比至數位轉換器
US9231614B2 (en) Cancellation of feedback digital-to-analog converter errors in multi-stage delta-sigma analog-to-digital converters
CN102457282A (zh) 三角积分调变器以及三角积分调变方法
Jiang et al. A 14-bit delta-sigma ADC with 8/spl times/OSR and 4-MHz conversion bandwidth in a 0.18-/spl mu/m CMOS process
CN110022157A (zh) 信号处理装置和δ-σ调制器
CN106027060A (zh) 一种输入前馈式Delta-Sigma调制器
Caldwell et al. Incremental data converters at low oversampling ratios
CN104283564A (zh) 用于σδ 模拟-数字转换器的积分器输出摆动降低技术
Bashir et al. MATLAB/SIMULINK based time-domain behavioral modeling of multibit sigma-delta converters
Nowacki Design of Sigma-Delta Modulators for Analog-to-Digital Conversion Intensively Using Passive Circuits
KR101476539B1 (ko) 멀티플라잉 디지털 아날로그 컨버터 및 그 동작 방법
Trehan High performance class-D amplifiers
SAKIMURA et al. Multibit delta-sigma architectures with two-level feedback loop using a dual-quantization architecture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Bermuda (UK), Hamilton

Patentee after: Analog Devices Global Unlimited Co.

Address before: Bermuda (UK), Hamilton

Patentee before: ANALOG DEVICES GLOBAL

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220110

Address after: Limerick

Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Patentee before: Analog Devices Global Unlimited Co.

TR01 Transfer of patent right