CN106027060A - 一种输入前馈式Delta-Sigma调制器 - Google Patents

一种输入前馈式Delta-Sigma调制器 Download PDF

Info

Publication number
CN106027060A
CN106027060A CN201610338791.8A CN201610338791A CN106027060A CN 106027060 A CN106027060 A CN 106027060A CN 201610338791 A CN201610338791 A CN 201610338791A CN 106027060 A CN106027060 A CN 106027060A
Authority
CN
China
Prior art keywords
input
manipulator
feedback
path
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610338791.8A
Other languages
English (en)
Other versions
CN106027060B (zh
Inventor
李巍
汪清勤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201610338791.8A priority Critical patent/CN106027060B/zh
Publication of CN106027060A publication Critical patent/CN106027060A/zh
Application granted granted Critical
Publication of CN106027060B publication Critical patent/CN106027060B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

本发明属于数据转换器集成电路技术领域，具体为输入前馈式Delta‑Sigma调制器。本发明调制器包含系统级和电路级两个部分。系统级部分，调制器以传统的调制器为原型，通过等价变换从环路滤波器分离出半周期延时并把它转移到直接输入路径和反馈路径，使直接输入路径的半周期延时与反馈环路的前馈模拟求和、量化以及动态元件匹配共享一个时钟相，从而放宽时序约束；在电路级部分，环路滤波器的第一个积分器利用超前采样电容、二次采样电容以及开关构建输入网络，通过倍压采样/电荷再分配实现对输入信号的采样和半周期延时，同时，通过二次采样电容进行反馈，使反馈路径保持固定不变，避免了量化噪声折叠。本发明调制器可以用来实现低功耗、高精度的模/数转换。

Description

一种输入前馈式Delta-Sigma调制器
技术领域
本发明属于数据转换器集成电路技术领域，具体涉及一种应用于Delta-Sigma模/数转换器的输入前馈式Delta-Sigma调制器。
背景技术
在当今数据驱动的社会里，模/数转换器(ADC)扮演着重要角色，随着电子技术的迅猛发展，它在军事探测、工业仪器、通信系统、医疗电子以及消费类电子等领域得到了广泛应用。Delta-Sigma(DS, Δ-Σ) ADC是三种主流ADC构架之一，而DS调制器又是DS ADC的核心组成部分。
随着CMOS技术特征尺寸的不断缩小，MOS晶体管的本征增益逐渐下降，构建高精度模拟电路变得愈发困难，然而，得益于过采样和噪声整形技术，DS调制器的性能并不强烈依赖于模拟电路和元件的精度，因此，在深亚微米时代，DS调制器可以用来实现高性能模/数转换。伴随特征尺寸缩小的还有电源电压的降低，它给DS调制器的设计带来了严峻挑战。输入前馈式DS调制器(有些文献称之为低失真DS调制器)的信号传递函数为1，环路负反馈使调制器输入信号在环路滤波器的输入端被完全抵消，环路滤波器仅仅处理噪声成分，内部节点的电压摆幅相对较小，故该调制器结构具有谐波失真小、功率消耗低等优点，所以，在低工作电压条件下，输入前馈式DS调制器是一种颇有吸引力的DS调制器结构。
虽然，输入前馈式DS调制器具有很多优点，但是，在电路设计实现时它却暴露出严重的时序约束问题。在传统的输入前馈式DS调制器中，调制器的输入信号从调制器的输入端到环路滤波器的输入端有两支路径，其一，从调制器的输入端直接到达环路滤波器的输入端，简称之为“直接输入路径”；其二，首先从调制器的输入端到达量化器的输入端(常常简称之为“输入前馈路径”)，接着途经量化器，最后通过动态元件匹配(DEM)逻辑和数/模转换器(DAC)到达环路滤波器的输入端(常常简称之为“反馈路径”)，这支路径包含相串联的三个部分，故简称之为“复合输入路径”。输入信号流经直接输入路径时只经历采样操作，而流经复合输入路径时需要经历采样、模拟求和、量化、DEM以及数/模转换操作，为了使输入信号在环路滤波器的输入端被完全抵消，不允许复合输入路径上的模拟加法器、量化器以及DEM逻辑有任何延迟，一旦完成采样，就立刻进行积分，如此苛刻的时序约束给调制器的电路设计实现造成了极大困难，这即是输入前馈式DS调制器的时序约束问题。
针对上述输入前馈式DS调制器的时序约束问题，目前主流的解决方法有以下四种：
1、时钟间隙法[1]：该方法利用两相非交叠时钟的时间间隙进行量化和DEM操作，在时钟周期一定的前提条件下，这必然要挤占积分器的采样时间和积分时间，导致积分器的功耗增大，最终造成调制器的功耗增加；
2、输入前馈延时法[2]：该方法在调制器输入前馈路径上强制插入延时单元，使直接输入路径上的采样操作与复合输入路径上的量化和DEM操作共享一个时钟相，从而放宽时序约束，这种输入前馈式DS调制器的信号传递函数不再等于1，调制器输入信号无法在环路滤波器的输入端被完全抵消，内部节点的电压摆幅相对较大，当过采样率降低且输入信号处于高频区时，调制器的信噪比必然会显著下降，所以，这种方法不适用于宽带模/数转换；
3、直接输入延时法[3]：该方法采用两个采样电容分别在奇/偶时钟周期交替采样/保持调制器的输入信号，实现在直接输入路径上的半周期延时，与此同时，数字端电路利用这半周期延时进行量化和DEM操作，使时序约束变得相对宽松，这种方法存在两个方面的不足，一方面，如果反馈DAC和直接输入路径共用采样电容，那么，调制器输出信号的反馈路径必然要在两个采样电容之间反复切换，路径之间的失配会造成严重的量化噪声折叠，最终会导致调制器的信噪比大幅下降；另一方面，如果反馈DAC采用独立的反馈电容，那么，为了使总电路噪声功率保持不变必然要增大电容，结果积分器的等效负载电容也随之膨胀，这样会造成积分器功耗的增加，最终导致调制器的功耗攀升；
4、综合延时法[4][5]：该方法根据等价变换原理，在直接输入路径和反馈路径上同时引入延时单元，放松时序约束，但是，为了保证调制器环路的稳定，至少需要引入一支额外的反馈路径，使调制器电路变得更加复杂。
总之，在深亚微米、低工作电压的工艺条件下，输入前馈式DS调制器是一种极具潜力的ADC候选结构，但是，它的主要问题是苛刻的时序约束，现有的解决方法存在功耗增加，或者信噪比下降，或者电路复杂等缺点。
参考文献
[1] K. Nam, S. M. Lee, D. K. Su, and B. A. Wooley, IEEE J. Solid-State Circuits（IEEE期刊《固态电路》），第40卷，第9期：1855-1864页，2005年9月。
[2] H. Park, K. Nam, D. K. Su, K. Vleugels, and B. A. Wooley, IEEE J. Solid-State Circuits（IEEE期刊《固态电路》），第44卷，第4期：1078-1088页，2009年4月。
[3] A. Gharbiya and D. A. Johns, IEEE Trans. Circuits Syst. II（IEEE学报《电路与系统-II》），第53卷，第6期：453-457页，2006年。
[4] Y. Wang, P. K. Hanumolu, and G. C. Temes, IEEE Trans. Circuits Syst. I（IEEE学报《电路与系统-I》），第58卷，第7期：1518-1530页，2011年7月。
[5]XinMeng, Yi Zhang, Tao He, and G.C.Temes, IEEE Trans. Circuits Syst. I（IEEE学报《电路与系统-I》），第62卷，第2期：376-384页，2015年2月。
发明内容
为了解决输入前馈式DS调制器的时序约束问题，并克服现有解决方法的不足，本发明提供一种输入前馈式Delta-Sigma调制器，它不仅可以放宽调制器的时序约束，而且能够使调制器保持良好的性能。
本发明提出的输入前馈式Delta-Sigma调制器，包含系统级和电路级两个部分，系统级部分与调制器的整体系统结构相关，电路级部分与调制器关键构成模块的电路设计实现相关。
首先，在系统级部分，本发明提供调制器的信号和噪声传递函数与传统输入前馈式DS调制器的等价，但系统结构又有显著不同，如图2所示，它由直接输入路径、输入前馈路径以及反馈环路构成。其中，直接输入路径由2倍增益单元、半周期延时单元以及1/2衰减单元依次串联而成，在电路设计实现时，这几个单元可以相互融合，总传递函数与半周期延时单元的等价；输入前馈路径是一支单纯的信号通路；反馈环路由反馈加法器、环路滤波器、前馈加法器、量化器、半周期延时单元、DEM逻辑以及反馈DAC按顺序首尾连接而成，反馈DAC的输出端与反馈加法器的负输入端相连。在电路设计实现时，半周期延时单元与前馈加法器、量化器以及DEM逻辑融合，DEM逻辑和反馈DAC构成反馈路径。直接输入路径连接调制器的输入与反馈加法器的正输入端，输入前馈路径连接调制器的输入与前馈加法器的一个输入端，直接输入路径和输入前馈路径的输入端即是整个调制器的输入端，反馈环路量化器的输出端即是整个调制器的输出端。为了保持良好的性能，本发明提供的调制器以传统的输入前馈式DS调制器为原型，根据等价变换原理，从环路滤波器分离出半周期延时并把它转移到直接输入路径和反馈路径，在调制器的电路设计实现时，反馈路径的半周期延时可以作为前馈模拟求和、量化以及DEM操作的时间开销，因此，当调制器工作时，直接输入路径的半周期延时与反馈环路的前馈模拟求和、量化以及DEM操作共享一个时钟相，使调制器的时序约束变得非常宽松，从而解决了输入前馈式DS调制器的时序问题。
其次，在电路级部分，本发明提供的调制器与现有输入前馈式DS调制器的最大差异是最靠近环路滤波器输入端的第一个积分器，如图4所示，它由输入网络、积分电容以及运算跨导放大器(OTA)构成。其中，输入网络又由超前采样电容、二次采样电容、采样开关(SAS1、SAS2)、转移开关(S1、S3、S5)以及积分开关(S2、S4)构成，超前采样电容的下、上极板分别通过采样开关SAS1、SAS2与差分输入信号的正、负端相连，二次采样电容的下、上极板分别通过积分开关S2、S4与反馈信号、OTA的负输入端相连，此外，超前采样电容与二次采样电容的上极板又通过转移开关S3相连，超前采样电容的下极板又通过转移开关S1与复位信号相连，二次采样电容的下极板又通过转移开关S5与共模补偿电压相连。积分电容跨接在OTA的输出端和负输入端，下极板与OTA的输出端相连，上极板与OTA的负输入端相连；OTA的正输入端与一个等效的OTA共模输入电压相连；输入网络通过积分开关S4连接于OTA的负输入端；OTA的输出端也是积分器的输出端，采样开关SAS1和SAS2的前端是积分器的输入端，积分开关S2的前端为积分器的反馈端，转移开关S1的前端为积分器的复位端。超前采样电容与二次采样电容的容量相等，复位信号由反馈信号延时半周期得到。采样开关、转移开关以及积分开关在两相非交叠时钟(Φ1、Φ2)的控制下工作。当积分器工作时，首先，在第n-1周期的Φ2相，采样开关闭合导通，超前采样电容采样输入信号的双倍差模电压(简称之为倍压采样)；接着，在第n周期的Φ1相，转移开关闭合导通，利用由超前采样电容、二次采样电容以及转移开关构成的无源加法器对两个电容的端电压进行模拟求和，通过电荷再分配，输入信号从超前采样电容被转移到二次采样电容，因为超前采样电容与二次采样电容的容量相等，在信号转移过程中电压被衰减一半，所以二次采样电容最终采样到的信号电压与传统采样电路的保持一致，实现了正确的信号采样，与此同时，信号从超前采样电容转移到二次采样电容的过程消耗了一个时钟相的时间，所以转移过程又实现了半周期延时；最后，在第n周期的Φ2相，积分开关闭合导通，反馈信号与输入信号相减，通过OTA的负反馈作用，相应的电荷被转移到积分电容，从而实现了积分功能。该积分器要实现正确的功能还要依赖复位信号和共模补偿电压，为了消除积分结束时残留在二次采样电容上的反馈信号，需要引入复位信号来把它抵消掉；为了设置恰当的OTA输入共模电压，需要采用共模补偿电压来调节。此外，该积分器让反馈信号始终通过二次采样电容进行反馈，所以反馈路径保持固定不变。总之，本发明提供的环路滤波器的第一个积分器采用倍压采样和电荷再分配实现了对输入信号的采样和半周期延时，同时，始终通过二次采样电容进行反馈，使反馈路径保持固定不变，彻底避免了量化噪声折叠。
本发明提供的输入前馈式DS调制器在解决时序约束问题的同时带来了以下有益效果，一方面，该调制器采用等价变换方法由传统的输入前馈式DS调制器改进而来，所以，它继承了传统输入前馈式DS调制器的良好性能，具有谐波失真小、功率消耗低等优点；另一方面，该调制器采用倍压采样和电荷再分配实现对输入信号的采样和半周期延时，同时，让调制器的反馈路径保持固定不变，所以，它既不增加积分器的等效负载电容又避免了量化噪声折叠，既实现了低功耗工作又保持了良好的信噪比。
附图说明
图1为 传统的输入前馈式DS调制器系统结构。
图2为本发明提供的输入前馈式DS调制器系统结构。
图3为本发明提供的输入前馈式DS调制器线性模型。
图4为本发明提供的倍压采样/电荷再分配开关电容积分器。
图5为本发明提供的低功耗倍压采样/电荷再分配开关电容积分器。
图6为二阶输入前馈式DS调制器。
图7为二阶输入前馈式DS调制器的前馈加法器。
图8为二阶输入前馈式DS调制器输出信号信噪比与电容失配误差的关系。
图9为二阶输入前馈式DS调制器输出信号的频谱。
图10为2-1-1级联DS调制器的第一级二阶输入前馈式DS调制器。
图11为2-1-1级联DS调制器输出信号信噪比、信噪失真比与输入信号幅度的关系。
图12为2-1-1级联DS调制器输出信号的频谱。
具体实施方式
下面结合附图通过具体实施方式对本发明作进一步详细说明。
如图1所示，传统的输入前馈式DS调制器由直接输入路径、输入前馈路径以及反馈环路构成。其中，直接输入路径和输入前馈路径都是单纯的信号通路，反馈环路由反馈加法器131、环路滤波器132、前馈加法器133、量化器134、DEM逻辑135以及反馈DAC136按顺序首尾连接而成，反馈DAC136的输出端与反馈加法器131的负输入端相连，DEM逻辑135和反馈DAC136构成反馈路径。直接输入路径连接调制器的输入与反馈加法器131的正输入端，输入前馈路径连接调制器的输入与前馈加法器133的一个输入端。X和Y分别表示调制器的输入和输出信号。正如上文“背景技术”部分所述，为了使输入信号X在反馈加法器131中被完全抵消，调制器对前馈加法器133、量化器134以及DEM逻辑135的延时提出了非常苛刻的要求，于是在调制器的电路设计实现时产生了严重的时序问题。
为了解决时序问题，需要构建一个合理的调制器系统结构。通过观察可知，为了保证环路稳定，在如图1所示的传统输入前馈式DS调制器中，环路滤波器132至少包含一个周期的延时，因此，可以根据等价变换原理，从环路滤波器132中分离出半周期延时并把它转移到直接输入路径和反馈路径，于是可得如图2所示的本发明提供的输入前馈式DS调制器，该调制器由直接输入路径、输入前馈路径以及反馈环路构成。其中，直接输入路径由2倍增益单元211、半周期延时单元212以及1/2衰减单元213依次串联而成，在电路设计实现时，这几个单元可以相互融合，总传递函数与半周期延时单元的等价；输入前馈路径是一支单纯的信号通路；反馈环路由反馈加法器231、环路滤波器232、前馈加法器233、量化器234、半周期延时单元235、DEM逻辑236以及反馈DAC237按顺序首尾连接而成，反馈DAC237的输出端与反馈加法器231的负输入端相连，在电路设计实现时，半周期延时单元235与前馈加法器233、量化器234以及DEM逻辑236融合，DEM逻辑236和反馈DAC237构成反馈路径。直接输入路径连接调制器的输入与反馈加法器231的正输入端，输入前馈路径连接调制器的输入与前馈加法器233的一个输入端，直接输入路径和输入前馈路径的输入端即是整个调制器的输入端，反馈环路量化器234的输出端即是整个调制器的输出端。X和Y分别表示调制器的输入和输出信号。
在如图2所示的调制器中，直接输入路径上的半周期延时单元212和反馈路径上的半周期延时单元235都是根据等价变换原理从环路滤波器232中分离出来的，所以该调制器环路滤波器232与传统调制器环路滤波器132的传递函数关系为：
(1.1)
在调制器的电路设计实现时，直接输入路径上的半周期延时由下文本发明提供的倍压采样/电荷再分配开关电容积分器实现；反馈路径的半周期延时可以作为前馈模拟求和、量化以及DEM操作的时间开销，因此，当调制器工作时，直接输入路径的半周期延时与反馈环路的前馈模拟求和、量化以及DEM操作共享Φ1时钟相，显著放宽了对前馈模拟求和、量化以及DEM操作的延时要求，从而解决了输入前馈式DS调制器的时序问题。
在如图2所示的调制器中，假设量化器234的加性量化噪声为E Q(z)，反馈DAC237的加性失配噪声为E D(z)，则由如图2所示的调制器结构可得如图3所示的z域线性模型，其中，DEM逻辑236和反馈DAC237被合并为一个整体用DEM-DAC237表示，SF D(z)表示仅由DEM逻辑实现的失配噪声整形函数，它的具体形式决定于DEM算法。根据该线性模型可得：
(1.2)
把(1.1)式代入上式可得：
(1.3)
而如图1所示的传统输入前馈式DS调制器的输出信号为：
(1.4)
通过比较可知，(1.3)式的失配噪声整形函数比(1.4)式的多一个超前因子z 1/2，其余各项保持一致，然而，超前因子z 1/2对噪声整形性能没有任何影响，所以，本发明提供的调制器的信号和噪声传递函数等价于传统调制器的信号和噪声传递函数，两者具有相同的噪声整形性能。此外，由如图3所示的调制器z域线性模型可知，反馈加法器231的输出为：
(1.5)
把(1.3)式代入上式可得：
(1.6)
由此可知，在直接输入路径和反馈路径同时引入半周期延时，调制器输入信号成分恰好在反馈加法器231中被完全抵消，反馈加法器231的输出仅包含被整形的量化噪声和失配噪声，紧随其后的环路滤波器232只需要处理噪声成分，因此，它内部节点的电压摆幅很小，对OTA的要求低，使整个调制器具有谐波失真小、功率消耗低等优点。
为了解决时序问题，调制器关键构成模块的实现也非常依赖于高性能电路的设计。本发明提供的调制器与现有输入前馈式DS调制器的最大差异是最靠近环路滤波器输入端的第一个积分器，它与调制器的直接输入路径和反馈路径的设计实现密切相关，为了实现直接输入路径的半周期延时并避免量化噪声折叠，该积分器的总体设计思路是：在两相非交叠时钟的控制下，利用开关电容电路先采样后转移，实现对输入信号的半周期延时，为弥补信号在转移过程中的电压衰减，在采样阶段提前对输入信号进行倍压采样；为避免量化噪声折叠，仅通过一个电容进行反馈，使反馈路径保持固定不变。于是可得如图4所示的本发明提供的倍压采样/电荷再分配开关电容积分器，它是一个差分结构的半电路，该积分器由信号输入网络、积分电容C I以及OTA构成。其中，信号输入网络又由超前采样电容C AS、二次采样电容C SS、采样开关(SAS1和SAS2)、转移开关(S1、S3和S5)以及积分开关(S2和S4)构成，为了实现信号采样，超前采样电容C AS的下、上极板分别通过采样开关SAS1、SAS2与差分输入信号的v X+、v X−相连，为了实现DAC反馈和积分，二次采样电容C SS的下、上极板分别通过积分开关S2、S4与反馈信号v FB+、OTA的负输入端相连，此外，为了实现信号转移，超前采样电容C AS与二次采样电容C SS的上极板又通过转移开关S3相连，超前采样电容C AS的下极板又通过转移开关S1与复位信号v RS+相连，二次采样电容C SS的下极板又通过转移开关S5与共模补偿电压V CMC相连。积分电容C I跨接在OTA的输出端和负输入端，下极板与OTA的输出端相连，上极板与OTA的负输入端相连；OTA的正输入端与一个等效的OTA共模输入电压V CMI,OTA相连；输入网络通过积分开关S4连接于OTA的负输入端；OTA的输出端也是积分器的输出端，采样开关SAS1和SAS2的前端是积分器的输入端，积分开关S2的前端为积分器的反馈端，转移开关S1的前端为积分器的复位端。C AS= C SS。积分器的反馈输入信号v FB+来自反馈DAC，积分器的复位输入信号v RS+来自复位DAC，两者存在半周期延时关系，即v RS+(n) = v FB+(n-1/2)；v X+、v X−是积分器的差分输入信号，也是整个调制器的输入信号，可以表示如下：
(1.7)
(1.8)
其中，V CM,X和v dm,x分别代表输入信号的共模和差模成分；v O+表示积分器的输出信号。
采样开关(SAS1和SAS2)、转移开关(S1、S3和S5)以及积分开关(S2和S4)在两相非交叠时钟Φ1、Φ1d、Φ2以及Φ2d的控制下工作，时钟信号Φ1d(Φ2d)的下降沿稍稍比Φ1(Φ2)的滞后，其中，采样开关SAS1和积分开关S2仅在Φ2d相闭合导通，采样开关SAS2和积分开关S4仅在Φ2相闭合导通，转移开关S1和S5仅在Φ1d相闭合导通，转移开关S3仅在Φ1相闭合导通。当积分器工作时，首先，在第n-1周期的Φ2相，采样开关SAS1和SAS2闭合导通，超前采样电容C AS下、上极板分别与差分输入信号的v X+和v X−相连，于是超前采样电容C AS的端电压被充电到：
(1.9)
把(1.7)和(1.8)式代入上式可得：
(1.10)
所以，超前采样电容C AS采样到输入信号的双倍差模电压；接着，在第n周期的Φ1相，转移开关S1、S3以及S5闭合导通，输入网络利用由超前采样电容C AS、二次采样电容C SS以及转移开关S1、S3和S5构成的无源加法器对两个电容的端电压进行模拟求和，通过两电容之间的电荷再分配，输入信号从超前采样电容C AS被转移到二次采样电容C SS，因为C AS = C SS，仅有一半的信号电荷被转移，所以二次采样电容C SS最后获得的信号电压为：
(1.11)
把(1.10)式代入上式，又因为C AS = C SS，所以：
(1.12)
由此可见，虽然无源加法器会造成信号1/2衰减，但是二次采样电容C SS最终采样到的信号电压仍然与传统采样电路的保持一致，实现了正确的信号采样，与此同时，信号从超前采样电容C AS转移到二次采样电容C SS的过程消耗了一个时钟相的时间，所以转移过程又实现了半周期延时；最后，在第n周期的Φ2相，积分开关S2和S4闭合导通，输入信号与反馈信号v FB+相减，通过OTA的负反馈作用，相应的电荷被转移到积分电容C I，从而实现积分功能。该积分器要实现正确的功能还要依赖复位信号v RS+和共模补偿电压V CMC，为了消除积分结束时残留在二次采样电容C SS上的反馈信号v FB+，需要引入复位信号v RS+来把它抵消掉；为了设置恰当的OTA输入共模电压V CMI,OTA，需要采用共模补偿电压V CMC来调节。此外，该积分器让反馈信号v FB+始终通过二次采样电容C SS进行反馈，所以反馈路径保持固定不变。总之，本发明提供的环路滤波器的第一个积分器采用倍压采样和电荷再分配实现了对输入信号的采样和半周期延时，同时，始终通过二次采样电容进行反馈，使反馈路径保持固定不变，彻底避免了量化噪声折叠。
为了抵消残留在二次采样电容C SS上的反馈信号v FB+并设置恰当的OTA输入共模电压V CMI,OTA，如图4所示的复位信号v RS+和共模补偿电压V CMC的注入方式只是方法之一，除此之外，对调复位信号与共模补偿电压的注入节点，并改变复位信号的极性、调整共模补偿电压的大小，也可以实现上述的目的。
在如图4所示的积分器中，反馈信号v FB+和复位信号v RS+分别由反馈DAC和复位DAC单独生成，这不仅需要占用额外的芯片面积，而且需要消耗大量的功率。为了解决这些问题，在实际的N位量化并N位反馈的输入前馈式DS调制器中，反馈DAC与积分器输入网络共用二次采样电容，复位DAC与积分器输入网络共用超前采样电容，并且，这两个采样电容都被等分成2 N 个单元电容，通过控制单元电容与参考电压V REF+、V REF−的连接关系实现等效的反馈信号v FB+和复位信号v RS+，于是可得如图5所示的本发明提供的低功耗倍压采样/电荷再分配开关电容积分器，它也是一个差分结构的半电路，其中，i = 0, 1, …, 2 N −1。在如图5所示的积分器中，二次采样电容C SS被拆分成2 N 个单元电容C SSi，以此相应，开关S5被拆分成2 N 个小开关S5i，开关S2被拆分成2 N 个小开关S2i，R+和2 N 个小开关S2i，R−。为了实现信号转移并设置恰当的OTA输入共模电压，每个小开关S5i的一端连接到相应单元电容C SSi的下极板，另一端连接到补偿共模电压V CMC；为了实现DAC反馈，每个小开关S2i，R+的一端也与相应单元电容C SSi的下极板相连，另一端与参考电压V REF+相连，每个小开关S2i，R−的一端也与相应单元电容C SSi的下极板相连，另一端与参考电压V REF−相连；所有单元电容C SSi的上极板连接在一起并与转移开关S3和积分开关S4相连。b i,fb+和是DEM逻辑输出的反馈控制信号，它们与时钟信号Φ2d进行“逻辑与”运算后再分别控制开关S2i，R+和S2i，R−的通断。当积分器工作时，在Φ1d相，每个小开关S5i都闭合导通，各个单元电容C SSi处于并联状态，此时该积分器与如图4所示的积分器完全等效，可实现信号转移；在Φ2d相，根据反馈控制信号b i,fb+()逻辑电平的高低，开关S2i，R+(S2i，R−)导通或断开，相应单元电容C SSi的下极板被连接到参考电压V REF+或V REF−，通过OTA的负反馈作用，大小为C SS(v FB+−V CMI,OTA)的反馈信号电荷被转移到积分电容C I的上极板，实现了与如图4所示积分器等效的v FB+反馈。在如图5所示的积分器中，超前采样电容和相关开关的构成、连接关系以及工作原理与上述二次采样电容部分的完全相似，只不过，复位控制信号b i,rs+和是从反馈控制信号b i,fb+和在数字域延时半周期得到。在如图5所示的积分器中，采用等效的方法实现反馈和复位，除此之外，该积分器的构成、连接关系以及工作原理与如图4所示积分器的完全类似。
为了验证本发明提供的输入前馈式DS调制器不仅能解决时序约束问题，而且能克服量化噪声折叠，下文以如图6所示的二阶输入前馈式DS调制器为例，通过电路级仿真来加以说明。在如图6所示的DS调制器中，环路滤波器的第一个积分器采用本发明提供的如图4所示的结构，前馈加法器FA的具体结构如图7所示，其中，i = 0, 1, …, 2 N −1，为了提高电容的匹配精度，该前馈加法器也采用倍压采样技术。除了控制时序和第一个积分器之外，该调制器结构与传统的输入前馈式DS调制器结构基本一样。为了检验该调制器的抗量化噪声折叠性能，在超前采样电容C AS1与二次采样电容C SS1之间引入失配。此外，为了更好地对比量化噪声折叠现象，在二阶输入前馈式DS调制器中，积分器都采用理想的OTA。通过电路级仿真可得如图8所示的输出信号信噪比与电容失配误差(C AS1−C SS1)/(C AS1+C SS1)的关系，其中，DVS/CR表示本发明提供的倍压采样/电荷再分配输入前馈式DS调制器，AS/H代表传统的交替采样/保持输入前馈式DS调制器，由该仿真结果可知，随着电容失配误差绝度值的增大，传统DS调制器的信噪比急剧大幅度下降，但是，本发明提供DS调制器的信噪比却维持在较高水平基本保持不变。令电容失配误差等于−0.1%，通过电路级仿真可得如图9所示的输出信号频谱，由该仿真结果可知，在传统DS调制器的频谱中，高频区的量化噪声以一定的权重被折叠到带内，使带内的噪声本底显著升高，然而，在本发明提供DS调制器的频谱中，没有量化噪声折叠现象，带内的噪声本底维持在很低的水平。总之，本发明提供的输入前馈式DS调制器不仅能解决时序约束问题，而且能克服量化噪声折叠。
为了验证本发明提供的输入前馈式DS调制器不仅能解决时序约束问题，而且能达到良好的性能，下文以2-1-1级联DS调制器为例，通过电路级仿真来加以说明。2-1-1级联DS调制器的第一级结构如图10所示，它由如图6所示的二阶输入前馈式DS调制器转变而来，环路滤波器的第一个积分器被如图5所示的结构取代，反馈DAC、复位DAC分别与积分器的输入网络共用二次采样电容、超前采样电容。2-1-1级联DS调制器的后两级结构是传统的常规一阶DS调制器。此外，在该2-1-1级联DS调制器中，积分器采用实际的OTA，每级量化器的分辨率都是3位，过采样率为16，信号带宽等于1.25 MHz。通过电路级仿真可得如图11所示的输出信号信噪比(SNR)、信噪失真比(SNDR)与输入信号幅度的关系，由该仿真结果可知，在不同的输入信号幅度测试点，调制器输出信号的信噪比与信噪失真比基本重合，这表明该调制器的谐波失真非常小，当输入信号幅度等于−3 dBFS时，调制器输出信号的信噪失真比达到最大值96.7 dB。令输入信号幅度等于−3 dBFS，通过电路级仿真可得如图12所示的输出信号频谱，由该仿真结果可知，在带外区域，噪声本底以80 dB/decade的斜率上升，这表明调制器的量化噪声受到四阶整形，在带内区域，积分器中OTA的有限直流增益使调制器的量化噪声发生泄漏，噪声本底被抬升而近似呈现水平形状，与此同时，带内区域还出现了由积分器开关造成的3次谐波失真，但是，该谐波的幅度非常小，所以，整个调制器仍然可以取得很高的信噪失真比。总之，本发明提供的输入前馈式DS调制器不仅能解决时序约束问题，而且能达到良好的性能。

Claims (9)

1.一种输入前馈式Delta-Sigma调制器，其特征在于，包含系统级和电路级两个部分；在系统级部分，该调制器由直接输入路径、输入前馈路径以及反馈环路构成，直接输入路径连接调制器的输入与反馈环路中反馈加法器的正输入端，输入前馈路径连接调制器的输入与反馈环路中前馈加法器的一个输入端，直接输入路径和输入前馈路径的输入端即是整个调制器的输入端，反馈环路中量化器的输出端也作为整个调制器的输出端；在电路级部分，在该调制器中环路滤波器的第一个积分器由输入网络、积分电容以及运算跨导放大器(OTA)构成，输入网络通过积分开关(S4)与OTA的负输入端相连，OTA的正输入端与一个等效的共模输入电压相连，积分电容跨接在OTA的负输入端与输出端之间，上极板与OTA的负输入端相连，下极板与OTA的输出端相连，OTA的输出端也是整个积分器的输出端；
在系统级部分，所述直接输入路径由2倍增益单元、半周期延时单元以及1/2衰减单元依次串联而成，输入前馈路径是一支单纯的信号通路，反馈环路由反馈加法器、环路滤波器、前馈加法器、量化器、半周期延时单元、动态元件匹配逻辑以及反馈数/模转换器(DAC)按顺序首尾连接而成，反馈DAC的输出端与反馈加法器的负输入端相连；
在电路级部分，第一个积分器的输入网络由超前采样电容、二次采样电容、两个采样开关(SAS1、SAS2)、三个转移开关(S1、S3、S5)以及两个积分开关(S2、S4)构成，超前采样电容与二次采样电容的容量相等，超前采样电容的下、上极板通过两个采样开关(SAS1、SAS2)分别与差分输入信号的正、负端相连，二次采样电容的下、上极板通过两个积分开关(S2、S4)分别与反馈信号、OTA的负输入端相连，此外，超前采样电容与二次采样电容的上极板又通过第二转移开关(S3)相连，超前采样电容的下极板又通过第一转移开关(S1)与复位信号相连，二次采样电容的下极板又通过第三转移开关(S5)与共模补偿电压相连，两个采样开关(SAS1、SAS2)的前端是积分器的输入端，第一积分开关(S2)的前端为积分器的反馈端，第一转移开关(S1)的前端是积分器的复位端。
2.根据权利要求1所述的输入前馈式Delta-Sigma调制器，其特征在于，所述环路滤波器，至少包含半周期延时。
3.根据权利要求1所述的输入前馈式Delta-Sigma调制器，其特征在于，所述直接输入路径中的半周期延时单元与2倍增益单元、1/2衰减单元融合，总传递函数与半周期延时单元的相同。
4.根据权利要求1所述的输入前馈式Delta-Sigma调制器，其特征在于，所述反馈环路中的半周期延时单元与前馈加法器、量化器以及动态元件匹配逻辑融合，该半周期延时作为前馈模拟求和、量化以及动态元件匹配的时间开销。
5.根据权利要求1所述的输入前馈式Delta-Sigma调制器，其特征在于，当调制器工作时，直接输入路径的半周期延时与反馈环路的前馈模拟求和、量化以及动态元件匹配操作共享一个时钟相。
6.根据权利要求1所述的输入前馈式Delta-Sigma调制器，其特征在于，复位信号由反馈信号延时半周期得到。
7.根据权利要求1所述的输入前馈式Delta-Sigma调制器，其特征在于，采样开关、转移开关以及积分开关在两相非交叠时钟Φ1、Φ2的控制下工作，采样开关和积分开关仅在Φ2相闭合导通，转移开关仅在Φ1相闭合导通。
8.根据权利要求1所述的输入前馈式Delta-Sigma调制器，其特征在于，对调复位信号与共模补偿电压的注入节点，并改变复位信号的极性、调整共模补偿电压的大小，以抵消二次采样电容上残留的反馈信号、并设置OTA的输入共模电压。
9.根据权利要求1所述的输入前馈式Delta-Sigma调制器，其特征在于，在N位反馈的情形，为了节省功耗，反馈DAC与积分器输入网络共用二次采样电容，复位DAC与积分器输入网络共用超前采样电容，并且，这两个采样电容都被等分成2 N 个单元电容，通过控制单元电容与参考电压(V REF+、V REF−)的连接关系实现等效的反馈信号和复位信号。
CN201610338791.8A 2016-05-20 2016-05-20 一种输入前馈式Delta-Sigma调制器 Expired - Fee Related CN106027060B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610338791.8A CN106027060B (zh) 2016-05-20 2016-05-20 一种输入前馈式Delta-Sigma调制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610338791.8A CN106027060B (zh) 2016-05-20 2016-05-20 一种输入前馈式Delta-Sigma调制器

Publications (2)

Publication Number Publication Date
CN106027060A true CN106027060A (zh) 2016-10-12
CN106027060B CN106027060B (zh) 2019-02-26

Family

ID=57096311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610338791.8A Expired - Fee Related CN106027060B (zh) 2016-05-20 2016-05-20 一种输入前馈式Delta-Sigma调制器

Country Status (1)

Country Link
CN (1) CN106027060B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107612552A (zh) * 2017-08-23 2018-01-19 河北科技大学 一种低功耗高精度Sigma_Delta调制器
CN108063608A (zh) * 2018-01-31 2018-05-22 上海贝岭股份有限公司 无源采样网络的高速比较器
CN109818621A (zh) * 2019-02-26 2019-05-28 深圳大学 电压数字转换器及电阻传感器读出电路
CN110798221A (zh) * 2019-11-25 2020-02-14 苏州华芯微电子股份有限公司 信号调制电路
CN110870206A (zh) * 2017-07-13 2020-03-06 ams国际有限公司 电流积分方法和电路
CN111510150A (zh) * 2020-04-21 2020-08-07 北京新岸线移动多媒体技术有限公司 一种新型Sigma-Delta调制器
CN113472354A (zh) * 2021-07-23 2021-10-01 杭州万高科技股份有限公司 一种多路信号的同步采样方法、装置、设备及介质
CN115882864A (zh) * 2021-09-29 2023-03-31 圣邦微电子（北京）股份有限公司 一种防止过冲和负冲的开关电容积分器电路
WO2023065522A1 (zh) * 2021-10-20 2023-04-27 重庆吉芯科技有限公司 四阶前馈补偿运算放大器及其设计方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117306A1 (en) * 2001-12-25 2003-06-26 Takashi Okuda Modulator
CN103081363A (zh) * 2010-09-07 2013-05-01 松下电器产业株式会社 德尔塔西格玛调制器、积分器、及无线通信装置
CN104348489A (zh) * 2013-07-25 2015-02-11 瑞昱半导体股份有限公司 前馈式三角积分调制器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117306A1 (en) * 2001-12-25 2003-06-26 Takashi Okuda Modulator
CN103081363A (zh) * 2010-09-07 2013-05-01 松下电器产业株式会社 德尔塔西格玛调制器、积分器、及无线通信装置
CN104348489A (zh) * 2013-07-25 2015-02-11 瑞昱半导体股份有限公司 前馈式三角积分调制器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HYUNSIK PARK等: ""A 0.7-V 870-μW Digital-Audio CMOS Sigma-Delta Modulator"", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *
XIN MENG等: ""Low-Distortion Wideband Delta-Sigma ADCs With Shifted Loop Delays"", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULAR PAPERS》 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110870206A (zh) * 2017-07-13 2020-03-06 ams国际有限公司 电流积分方法和电路
CN110870206B (zh) * 2017-07-13 2023-07-04 ams国际有限公司 电流积分方法和电路
CN107612552A (zh) * 2017-08-23 2018-01-19 河北科技大学 一种低功耗高精度Sigma_Delta调制器
CN108063608B (zh) * 2018-01-31 2021-04-09 上海贝岭股份有限公司 无源采样网络的高速比较器
CN108063608A (zh) * 2018-01-31 2018-05-22 上海贝岭股份有限公司 无源采样网络的高速比较器
CN109818621A (zh) * 2019-02-26 2019-05-28 深圳大学 电压数字转换器及电阻传感器读出电路
CN110798221A (zh) * 2019-11-25 2020-02-14 苏州华芯微电子股份有限公司 信号调制电路
WO2021103851A1 (zh) * 2019-11-25 2021-06-03 苏州华芯微电子股份有限公司 信号调制电路
CN110798221B (zh) * 2019-11-25 2022-02-08 苏州华芯微电子股份有限公司 信号调制电路
CN111510150A (zh) * 2020-04-21 2020-08-07 北京新岸线移动多媒体技术有限公司 一种新型Sigma-Delta调制器
CN113472354A (zh) * 2021-07-23 2021-10-01 杭州万高科技股份有限公司 一种多路信号的同步采样方法、装置、设备及介质
US11956102B2 (en) 2021-07-23 2024-04-09 Hangzhou Vango Technologies, Inc. Method, apparatus and device for simultaneously sampling multiple-channel signals, and medium
CN115882864A (zh) * 2021-09-29 2023-03-31 圣邦微电子（北京）股份有限公司 一种防止过冲和负冲的开关电容积分器电路
WO2023065522A1 (zh) * 2021-10-20 2023-04-27 重庆吉芯科技有限公司 四阶前馈补偿运算放大器及其设计方法

Also Published As

Publication number Publication date
CN106027060B (zh) 2019-02-26

Similar Documents

Publication Publication Date Title
CN106027060A (zh) 一种输入前馈式Delta-Sigma调制器
US10340932B2 (en) Techniques for power efficient oversampling successive approximation register
US8907829B1 (en) Systems and methods for sampling in an input network of a delta-sigma modulator
Geerts et al. A 3.3 V 15-bit Delta-Sigma ADC with a Signal Bandwidth of 1.1 MHz for ADSL-applications
CN102422539B (zh) 用于模/数转换的∑-δ转换器和方法
US20170126239A1 (en) Noise-shaping successive-approximation-register analog-to-digital converter
Bazarjani et al. A 160-MHz fourth-order double-sampled SC bandpass sigma-delta modulator
CN108199718B (zh) 基于Sigma-Delta调制的电容传感器检测方法
Vogelmann et al. A Dynamic Power Reduction Technique for Incremental $\Delta\Sigma $ Modulators
CN109787633A (zh) 带斩波稳定的适用于混合型adc结构的σδadc
CN104184478B (zh) 互补共源共栅反相器及增量Sigma‑Delta模数转换电路
CN104639172A (zh) 积分器输出摆幅降低
CN102723953B (zh) 一种可变类型的Sigma-Delta调制器
US9692444B1 (en) Neutralizing voltage kickback in a switched capacitor based data converter
CN208589978U (zh) 基于Sigma-Delta调制的电容传感器电路
Nadeem et al. 16-channel oversampled analog-to-digital converter
CN116260460A (zh) 无源积分器结构及噪声整形sar adc
Bashir et al. A 159 µW, Fourth Order, Feedforward, Multi-bit Sigma-Delta Modulator for 100 kHz Bandwidth Image Sensors in 65-nm CMOS Process
Tan et al. The design of ΔΣ-ADC in MEMS gyro interface ASIC
George et al. A 94-dB SFDR multi-bit audio-band delta-sigma converter with DAC nonlinearity suppression
Prelog et al. Cascade delta-sigma modulator with pseudo-differential comparator-based switched-capacitor gain stage
Cavallo et al. A very low OSR 90nm 1MS/s incremental ΣΔ ADC
Sun Speeding up the settling of switched-capacitor amplifier blocks in analog-to-digital converters
Dong et al. A low-power sigma-delta modulator based on high-order op-amp sharing technique for speech communication
Śniatała et al. A/D converter based on a new memory cell implemented using the switched current technique

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190226