CN108063608B - 无源采样网络的高速比较器 - Google Patents

无源采样网络的高速比较器 Download PDF

Info

Publication number
CN108063608B
CN108063608B CN201810096077.1A CN201810096077A CN108063608B CN 108063608 B CN108063608 B CN 108063608B CN 201810096077 A CN201810096077 A CN 201810096077A CN 108063608 B CN108063608 B CN 108063608B
Authority
CN
China
Prior art keywords
switch
sampling network
capacitor
speed comparator
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810096077.1A
Other languages
English (en)
Other versions
CN108063608A (zh
Inventor
李丹
张辉
王海军
富浩宇
陈正
李琪林
高远
魏亮
孙毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Beiling Co Ltd
Original Assignee
Shanghai Beiling Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Beiling Co Ltd filed Critical Shanghai Beiling Co Ltd
Priority to CN201810096077.1A priority Critical patent/CN108063608B/zh
Publication of CN108063608A publication Critical patent/CN108063608A/zh
Application granted granted Critical
Publication of CN108063608B publication Critical patent/CN108063608B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种无源采样网络的高速比较器，其中一种无源采样网络的高速比较器用于接收单端信号，包括：第一开关、第二电容、第四开关、第一电容依次串联，第一开关的一端作为无源采样网络的高速比较器的第一输入端；预放大器的正输入端与第一电容的一端连接，负输入端与接地端连接，输出端通过第七开关与接地端连接；第二开关的一端与接地端连接，另一端连接于第一开关与第二电容之间；第三开关的一端与接地端连接，另一端连接于第二电容与第四开关之间；锁存器的输入端与预放大器的输出端连接，锁存器的输出端作为无源采样网络的高速比较器的输出端。本发明采用无源采样网络，可以实现较宽的带宽。

Description

无源采样网络的高速比较器
技术领域
本发明属于比较器技术领域，尤其涉及一种无源采样网络的高速比较器。
背景技术
开关电容高速比较器通常具有一个低增益的预放大器(pre-amplifier)级联一个正反馈的锁存器(latch)，加上一些开关和电容组成，用于将模拟信号与一个阈值电压比较，根据比较结果，输出数字信号。传统的开关电容高速比较器结构，如图1所示(此处给出全差分结构作为示意图)，由pre-amplifier(预放大器)、latch(锁存器)、开关、电容Cs组成，Cp是pre-amplifier的等效输入寄生电容。其中，vbias是直流偏置电压；vthp-vthn为一对差分的阈值电压；vin_p-vin_n为一对差分输入信号；voutp-voutn是pre-amplifier的差分输出电压；doutp-doutn是该开关电容高速比较器的差分输出信号。图1中的开关旁边标注ck1，表示该开关由信号ck1控制其闭合或断开，ck1p、ck2、ck2p的标注方式，含义类似。ck1/ck1p与ck2/ck2p是两组非交叠时钟，ck1p控制的开关比ck1控制的开关提前断开，ck2p控制的开关比ck2控制的开关提前断开(假设时钟为高点平时开关闭合，低电平时开关断开)，如图2所示。
图1所示的比较器的缺点是ck2/ck2p的跟踪/采样相位，采样网络包括开关ck2、ck2p、电容Cs和pre-amplifier，由于pre-amplifier由有源器件构成，其带宽难以做得很宽，或者说提高pre-amplifier的带宽的代价极大。并且，图1所示的比较器也不容易与MDAC(multiplying digital to analog converter，余量增益数模转换器)中的采样网络匹配，因为MDAC中的采样网络通常为无源网络。
另外，该比较器的失调电压需要用另外的电路去校正，增加了电路的复杂度。用于校正失调电压的校准电路的具体做法很多，其结构都比较复杂，有的还跟pre-amplifier的具体结构有关。有的校准电路是在比较器的某个输入点，比如pre-amplifier的输入，或者vin(输入信号)的输入，或者vth(阈值电压)的输入叠加一个电压Vcal，去抵消比较器的等效输入Vos；或者产生一路校准电流Ical，注入到pre-amplifier内部某电流信号节点，或者中voutp-voutn节点，抵消比较器的等效输入Vos。确定需要多大的Vcal或者Ical，也需要一部分电路去计算，包含数字逻辑电路、存储单元等，因此校准电路比较复杂。
发明内容
本发明要解决的技术问题是为了克服现有技术中比较器的带宽窄、消除失调电压的成本高的缺陷，提供一种无源采样网络的高速比较器。
本发明是通过下述技术方案来解决上述技术问题：一种无源采样网络的高速比较器，无源采样网络的高速比较器用于接收单端信号，包括：第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、第一电容、第二电容、预放大器、锁存器；
第一开关的一端作为无源采样网络的高速比较器的第一输入端，第一开关的另一端、第二电容、第四开关、第一电容依次串联，接入预放大器的正输入端，预放大器的负输入端与接地端连接，预放大器的输出端通过第七开关与接地端连接；
第二开关的一端与接地端连接，另一端连接于第一开关与第二电容之间；
第三开关的一端与接地端连接，另一端连接于第二电容与第四开关之间；
第五开关的一端作为无源采样网络的高速比较器的第二输入端，另一端连接于第四开关与第一电容之间；
第六开关的一端与接地端连接，另一端与所述预放大器的正输入端连接；
锁存器的输入端与预放大器的输出端连接，锁存器的输出端作为无源采样网络的高速比较器的输出端；
第一开关、第五开关的闭合或断开由第一控制信号控制；
第三开关、第六开关的闭合或断开由第二控制信号控制；
第一控制信号与第二控制信号为一组非交叠时钟信号，第二控制信号控制的第三开关、第六开关比第一控制信号控制的第一开关、第五开关提前断开；
第二开关、第四开关的闭合或断开由第三控制信号控制；
第七开关的闭合或断开由第四控制信号控制；
第三控制信号与第四控制信号为一组非交叠时钟信号，第四控制信号控制的第七开关比第三控制信号控制的第二开关、第四开关提前断开。
较佳地，第一电容与第二电容的电容值相等。
较佳地，无源采样网络的高速比较器的第一输入端用于与阈值电压连接，无源采样网络的高速比较器的第二输入端用于与外部的输入电压连接；
或，
无源采样网络的高速比较器的第一输入端用于与外部的输入电压连接，无源采样网络的高速比较器的第二输入端用于与阈值电压连接。
本发明还提供一种无源采样网络的高速比较器，无源采样网络的高速比较器用于接收差分信号，包括：第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、第一电容、第二电容、预放大器、锁存器、第八开关、第九开关、第十开关、第十一开关、第十二开关、第十三开关、第三电容、第四电容；
第一开关的一端作为无源采样网络的高速比较器的第一正输入端，第一开关的另一端、第二电容、第四开关、第一电容依次串联，接入预放大器的正输入端；
第二开关的一端与第一共模电压连接，另一端连接于第一开关与第二电容之间；
第三开关的一端与第二共模电压连接，另一端连接于第二电容与第四开关之间；
第五开关的一端作为无源采样网络的高速比较器的第二正输入端，另一端连接于第四开关与第一电容之间；
第六开关的一端与第三共模电压连接，另一端与预放大器的正输入端连接；
第八开关的一端作为无源采样网络的高速比较器的第一负输入端；第八开关的另一端、第四电容、第十一开关、第三电容依次串联，接入预放大器的负输入端；
第九开关的一端与第一共模电压连接，另一端连接于第八开关与第四电容之间；
第十开关的一端与第二共模电压连接，另一端连接于第四电容与第十一开关之间；
第十二开关的一端作为无源采样网络的高速比较器的第二负输入端，另一端连接于第十一开关与第三电容之间；
第十三开关的一端与第三共模电压连接，另一端与预放大器的负输入端连接；
预放大器的正输出端通过第七开关与预放大器的负输出端连接，预放大器的正输出端与锁存器的正输入端连接，预放大器的负输出端与锁存器的负输入端连接；锁存器的正输出端作为无源采样网络的高速比较器的正输出端，锁存器的负输出端作为无源采样网络的高速比较器的负输出端；
第一开关、第五开关、第八开关、第十二开关的闭合或断开由第一控制信号控制；
第三开关、第六开关、第十开关、第十三开关的闭合或断开由第二控制信号控制；
第一控制信号与第二控制信号为一组非交叠时钟信号，第二控制信号控制的第三开关、第六开关、第十开关、第十三开关比第一控制信号控制的第一开关、第五开关、第八开关、第十二开关提前断开；
第二开关、第四开关、第九开关、第十一开关的闭合或断开由第三控制信号控制；
第七开关的闭合或断开由第四控制信号控制；
第三控制信号与第四控制信号为一组非交叠时钟信号，第四控制信号控制的第七开关比第三控制信号控制的第二开关、第四开关、第九开关、第十一开关提前断开；
第一电容与第三电容的电容值相等，第二电容与第四电容的电容值相等。
较佳地，第一电容与第二电容的电容值相等。
较佳地，无源采样网络的高速比较器的第一正输入端用于与正阈值电压连接，无源采样网络的高速比较器的第一负输入端用于与负阈值电压连接，无源采样网络的高速比较器的第二正输入端用于与外部的正输入电压连接，无源采样网络的高速比较器的第二负输入端用于与外部的负输入电压连接；
或，
无源采样网络的高速比较器的第二正输入端用于与正阈值电压连接，无源采样网络的高速比较器的第二负输入端用于与负阈值电压连接，无源采样网络的高速比较器的第一正输入端用于与外部的正输入电压连接，无源采样网络的高速比较器的第一负输入端用于与外部的负输入电压连接。
较佳地，第三共模电压的电压值与预放大器的偏置电压相等。
较佳地，正阈值电压与负阈值电压的共模电压值等于第一共模电压的电压值。
较佳地，无源采样网络的高速比较器还包含连接于预放大器的正输入端与预放大器的负输出端之间的第十四开关、连接于预放大器的负输入端与预放大器的正输出端之间的第十五开关；
第十四开关和第十五开关的闭合或断开由第二控制信号控制。
本发明的积极进步效果在于：本发明提出的比较器的优点是采用无源采样网络，带宽很宽，并且易于与MDAC的采样网络匹配。
附图说明
图1为现有技术中的一种开关电容高速比较器的结构示意图。
图2为控制开关电容高速比较器的非交叠时钟的波形示意图。
图3为本发明的实施例1的无源采样网络的高速比较器的结构示意图。
图4为无采样保持电路的流水线ADC的结构示意图。
图5为本发明的实施例2的无源采样网络的高速比较器的结构示意图。
图6为本发明的实施例3的无源采样网络的高速比较器的结构示意图。
图7为本发明的无源采样网络的高速比较器的一种可选的实施方式的结构示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本实施例的无源采样网络的高速比较器，用于接收单端信号，如图3所示，包括：第一开关sw1、第二开关sw2、第三开关sw3、第四开关sw4、第五开关sw5、第六开关sw6、第七开关sw7、第一电容Cs1、第二电容Cs2、预放大器103、锁存器104；
第一开关sw1的一端作为无源采样网络的高速比较器的第一输入端101，第一开关sw1的另一端、第二电容Cs2、第四开关sw4、第一电容Cs1依次串联，接入预放大器103的正输入端，预放大器103的负输入端与接地端GND连接，预放大器103的输出端通过第七开关sw7与接地端GND连接；
第二开关sw2的一端与接地端GND连接，另一端连接于第一开关sw1与第二电容Cs2之间；
第三开关sw3的一端与接地端GND连接，另一端连接于第二电容Cs2与第四开关sw4之间；
第五开关sw5的一端作为无源采样网络的高速比较器的第二输入端102，另一端连接于第四开关sw4与第一电容Cs1之间；
第六开关sw6的一端与接地端GND连接，另一端与预放大器103的正输入端连接；
锁存器104的输入端与预放大器103的输出端连接，锁存器104的输出端作为无源采样网络的高速比较器的输出端，输出信号为dout；
第一开关sw1、第五开关sw5的闭合或断开由第一控制信号ck1控制；
第三开关sw3、第六开关sw6的闭合或断开由第二控制信号ck1p控制；
第一控制信号ck1与第二控制信号ck1p为一组非交叠时钟信号，第二控制信号ck1p控制的第三开关sw3、第六开关sw6比第一控制信号ck1控制的第一开关sw1、第五开关sw5提前断开；
第二开关sw2、第四开关sw4的闭合或断开由第三控制信号ck2控制；
第七开关sw7的闭合或断开由第四控制信号ck2p控制；
第三控制信号ck2与第四控制信号ck2p为一组非交叠时钟信号，第四控制信号ck2p控制的第七开关sw7比第三控制信号ck2控制的第二开关sw2、第四开关sw4提前断开。
其中，第一控制信号ck1、第二控制信号ck1p、第三控制信号ck2、第四控制信号ck2p的时序关系参照图2，当第一控制信号ck1、第二控制信号ck1p、第三控制信号ck2、第四控制信号ck2p为高电平时，其控制的开关闭合；当第一控制信号ck1、第二控制信号ck1p、第三控制信号ck2、第四控制信号ck2p为低电平时，其控制的开关断开。
本实施例的无源采样网络的高速比较器，输入信号(输入电压)vin由第一输入端101输入，阈值电压vth由第二输入端102输入。在ck1/ck1p相位将输入电压vin和阈值电压vth分别采样到Cs1和Cs2上，在ck2/ck2p相位比较并输出结果。本实施例的无源采样网络的高速比较器采用了无源采样网络，因此，其带宽很宽。
本实施例的无源采样网络的高速比较器可以应用于如图4所示的无采样保持电路的流水线ADC(模数转换器)。该无采样保持电路的流水线ADC的第一级流水线由sub-ADC(子模数转换器)和MDAC1组成，其中，MDAC1为余量增益数模转换器(multiplying digital toanalog converter，MDAC)。如图4所示，该第一级流水线的sub-ADC输出信号为b1位，MDAC1中的放大器G1的增益为
Figure BDA0001565036460000081
其中，b1为sub-ADC的输出位宽。图4所示的放大器G1 -1的增益为
Figure BDA0001565036460000082
类似地，放大器G2 -1的增益与放大器G2相对应，为
Figure BDA0001565036460000083
各级流水线的sub-ADC又由一组高速比较器组成，高速比较器与MDAC1应在同一时刻采样。该高速比较器可采用图1所示的开关电容高速比较器实现，但因图1所示的开关电容高速比较器的带宽窄，且不易与中的MDAC的采样网络(通常为无源网络)匹配，因此，将导致无采样保持电路的流水线ADC转换出错、性能较差。将本实施例的无源采样网络的高速比较器应用于图4所示的无采样保持电路的流水线ADC，本实施例的无源采样网络的高速比较器具有较宽的带宽，并且易于与MDAC的采样网络匹配，因此，可以使得该无采样保持电路的流水线ADC获得较高的性能。
本领域技术人员能够理解，在本发明的无源采样网络的高速比较器的其他可选的实施方式中，接地端不一定是真正的电源地，也可能是同一个交流小信号地。
实施例2
本实施例的无源采样网络的高速比较器，如图5所示，与实施例1的无源采样网络的高速比较器的区别在于，输入电压vin由第二输入端102输入，阈值电压vth由第一输入端101输入。在ck1/ck1p相位将输入电压vin和阈值电压vth分别采样到Cs1和Cs2上，在ck2/ck2p相位比较并输出结果。输入信号vin与阈值电压信号vth输入的位置可以互换，是本发明的无源采样网络的高速比较器灵活性所在。
为了便于计算输入电压vin与阈值电压vth的差值vin-vth，第一电容Cs1与第二电容Cs2的电容值最好是相等。
将本实施例的无源采样网络的高速比较器应用于图4所示的无采样保持电路的流水线ADC，本实施例的无源采样网络的高速比较器具有较宽的带宽，并且易于与MDAC的采样网络匹配，因此，可以使得该无采样保持电路的流水线ADC获得较高的性能。
实施例3
本实施例提供一种无源采样网络的高速比较器，用于接收差分信号，如图6所示，包括：第一开关sw1、第二开关sw2、第三开关sw3、第四开关sw4、第五开关sw5、第六开关sw6、第七开关sw7、第一电容Cs1、第二电容Cs2、预放大器203、锁存器204、第八开关sw8、第九开关sw9、第十开关sw10、第十一开关sw11、第十二开关sw12、第十三开关sw13、第三电容Cs3、第四电容Cs4；
第一开关sw1的一端作为无源采样网络的高速比较器的第一正输入端，第一开关sw1的另一端、第二电容Cs2、第四开关w4、第一电容Cs1依次串联，接入预放大器203的正输入端；
第二开关sw2的一端与第一共模电压vcm1连接，另一端连接于第一开关sw1与第二电容Cs2之间；
第三开关sw3的一端与第二共模电压vcm2连接，另一端连接于第二电容Cs2与第四开关sw4之间；
第五开关sw5的一端作为无源采样网络的高速比较器的第二正输入端202，另一端连接于第四开关sw4与第一电容Cs1之间；
第六开关sw6的一端与第三共模电压vcm3连接，另一端与预放大器203的正输入端连接；
第八开关sw8的一端作为无源采样网络的高速比较器的第一负输入端；第八开关sw8的另一端、第四电容Cs4、第十一开关sw11、第三电容Cs3依次串联，接入预放大器203的负输入端；
第九开关sw9的一端与第一共模电压vcm1连接，另一端连接于第八开关sw8与第四电容Cs4之间；
第十开关sw10的一端与第二共模电压vcm2连接，另一端连接于第四电容Cs4与第十一开关sw11之间；
第十二开关sw12的一端作为无源采样网络的高速比较器的第二负输入端212，另一端连接于第十一开关sw11与第三电容Cs3之间；
第十三开关sw13的一端与第三共模电压vcm3连接，另一端与预放大器203的负输入端连接；
预放大器203的正输出端通过第七开关sw7与预放大器203的负输出端连接，预放大器203的正输出端与锁存器204的正输入端连接，预放大器203的负输出端与锁存器204的负输入端连接；锁存器204的正输出端作为无源采样网络的高速比较器的正输出端，锁存器204的负输出端作为无源采样网络的高速比较器的负输出端；
第一开关sw1、第五开关sw5、第八开关sw8、第十二开关sw12的闭合或断开由第一控制信号ck1控制；
第三开关sw3、第六开关sw6、第十开关sw10、第十三开关sw13的闭合或断开由第二控制信号ck1p控制；
第一控制信号ck1与第二控制信号ck1p为一组非交叠时钟信号，第二控制信号ck1p控制的第三开关sw3、第六开关sw6、第十开关sw10、第十三开关sw13比第一控制信号ck1控制的第一开关sw1、第五开关sw5、第八开关sw8、第十二开关sw12提前断开；
第二开关sw2、第四开关sw4、第九开关sw9、第十一开关sw11的闭合或断开由第三控制信号ck2控制；
第七开关sw7的闭合或断开由第四控制信号ck2p控制；
第三控制信号ck2与第四控制信号ck2p为一组非交叠时钟信号，第四控制信号ck2p控制的第七开关sw7比第三控制信号ck2控制的第二开关sw2、第四开关sw4、第九开关sw9、第十一开关sw11提前断开；
第一电容Cs1与第三电容Cs3的电容值相等，第二电容Cs2与第四电容Cs4的电容值相等。
其中，第一正输入端201和第一负输入端211是一对差分信号输入端；第二正输入端202和第二负输入端212是一对差分信号输入端。voutp和voutn是预放大器203的差分输出信号，doutp和doutn是本实施例的无源采样网络的高速比较器的差分输出信号。
第一正输入端201和第一负输入端211分别与一对差分信号vthp(正阈值电压)和vthn(负阈值电压)连接；第二正输入端202和第二负输入端212分别与一对差分信号vin_p(外部的正输入电压)和vin_n(外部的负输入电压)连接。第一控制信号ck1、第二控制信号ck1p、第三控制信号ck2、第四控制信号ck2p的时序关系参照图2，当第一控制信号ck1、第二控制信号ck1p、第三控制信号ck2、第四控制信号ck2p为高电平时，其控制的开关闭合；当第一控制信号ck1、第二控制信号ck1p、第三控制信号ck2、第四控制信号ck2p为低电平时，其控制的开关断开。
本实施例的无源采样网络的高速比较器在ck1/ck1p相位将差分的输入信号vin_p-vin_n和差分的阈值电压vthp-vthn分别采样到Cs1和Cs2上，在ck2/ck1p相位比较并输出结果。本实施例的无源采样网络的高速比较器采用了无源采样网络，因此，其带宽很宽。并且，将本实施例的无源采样网络的高速比较器应用于无采样保持电路的流水线ADC(如图4所示)时，本实施例的无源采样网络的高速比较器易于与MDAC的采样网络匹配，从而使无采样保持电路的流水线ADC获得良好的性能。
进一步地，如图6所示，无源采样网络的高速比较器还包含连接于预放大器203的正输入端与预放大器203的负输出端之间的第十四开关sw14、连接于预放大器203的负输入端与预放大器203的正输出端之间的第十五开关sw15；第十四开关sw14和第十五开关sw15的闭合或断开由第二控制信号ck1p控制。这样，在ck1/ck1p相位，无源采样网络的高速比较器会将差分的阈值电压vthp-vthn连同预放大器203的失调电压(设为Vos_amp)一起采样到Cs1和Cs2上。在ck2/ck2p相位，采到Cs1和Cs2上的Vos_amp会与预放大器203本身的失调电压抵消，从而消除预放大器203的失调电压产生的影响。
为了便于计算输入电压(vin_p与vin_n的共模电压)与阈值电压(vth_p与vth_n的共模电压)的差值，第一电容Cs1与第二电容Cs2的电容值最好是相等。
为了保证开关切换时各个节点上的共模点不会跳变，第三共模电压vcm3的电压值与预放大器203的偏置电压最好相等；正阈值电压vthp与负阈值电压vthn的共模电压值最好等于第一共模电压vcm1的电压值。
本发明的无源采样网络的高速比较器的另一种可选的实施方式，如图7所示，无源采样网络的高速比较器的第二正输入端202用于与正阈值电压vthp连接，无源采样网络的高速比较器的第二负输入端212用于与负阈值电压vthn连接，无源采样网络的高速比较器的第一正输入端201用于与外部的正输入电压vin_p连接，无源采样网络的高速比较器的第一负输入端211用于与外部的负输入电压vin_n连接。输入信号vin_p、vin_n与阈值电压信号vthp、vthn输入的位置可以互换，是本发明的无源采样网络的高速比较器灵活性所在。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (9)

1.一种无源采样网络的高速比较器，其特征在于，所述无源采样网络的高速比较器用于接收单端信号，包括：第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、第一电容、第二电容、预放大器、锁存器；
所述第一开关的一端作为所述无源采样网络的高速比较器的第一输入端，所述第一开关的另一端、第二电容、第四开关、第一电容依次串联，接入所述预放大器的正输入端，所述预放大器的负输入端与接地端连接，所述预放大器的输出端通过第七开关与接地端连接；
所述第二开关的一端与所述接地端连接，另一端连接于所述第一开关与所述第二电容之间；
所述第三开关的一端与所述接地端连接，另一端连接于所述第二电容与所述第四开关之间；
所述第五开关的一端作为所述无源采样网络的高速比较器的第二输入端，另一端连接于所述第四开关与所述第一电容之间；
所述第六开关的一端与所述接地端连接，另一端与所述预放大器的正输入端连接；
所述锁存器的输入端与所述预放大器的输出端连接，所述锁存器的输出端作为所述无源采样网络的高速比较器的输出端；
所述第一开关、第五开关的闭合或断开由第一控制信号控制；
所述第三开关、第六开关的闭合或断开由第二控制信号控制；
所述第一控制信号与所述第二控制信号为一组非交叠时钟信号，所述第二控制信号控制的第三开关、第六开关比所述第一控制信号控制的第一开关、第五开关提前断开；
所述第二开关、第四开关的闭合或断开由第三控制信号控制；
所述第七开关的闭合或断开由第四控制信号控制；
所述第三控制信号与所述第四控制信号为一组非交叠时钟信号，所述第四控制信号控制的第七开关比所述第三控制信号控制的第二开关、第四开关提前断开。
2.如权利要求1所述的无源采样网络的高速比较器，其特征在于，所述第一电容与所述第二电容的电容值相等。
3.如权利要求1所述的无源采样网络的高速比较器，其特征在于，所述无源采样网络的高速比较器的第一输入端用于与阈值电压连接，所述无源采样网络的高速比较器的第二输入端用于与外部的输入电压连接；
或，
所述无源采样网络的高速比较器的第一输入端用于与外部的输入电压连接，所述无源采样网络的高速比较器的第二输入端用于与阈值电压连接。
4.一种无源采样网络的高速比较器，其特征在于，所述无源采样网络的高速比较器用于接收差分信号，包括：第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、第一电容、第二电容、预放大器、锁存器、第八开关、第九开关、第十开关、第十一开关、第十二开关、第十三开关、第三电容、第四电容；
所述第一开关的一端作为所述无源采样网络的高速比较器的第一正输入端，所述第一开关的另一端、第二电容、第四开关、第一电容依次串联，接入所述预放大器的正输入端；
所述第二开关的一端与第一共模电压连接，另一端连接于所述第一开关与所述第二电容之间；
所述第三开关的一端与第二共模电压连接，另一端连接于所述第二电容与所述第四开关之间；
所述第五开关的一端作为所述无源采样网络的高速比较器的第二正输入端，另一端连接于所述第四开关与所述第一电容之间；
所述第六开关的一端与第三共模电压连接，另一端与所述预放大器的正输入端连接；
所述第八开关的一端作为所述无源采样网络的高速比较器的第一负输入端；所述第八开关的另一端、第四电容、第十一开关、第三电容依次串联，接入所述预放大器的负输入端；
所述第九开关的一端与所述第一共模电压连接，另一端连接于所述第八开关与所述第四电容之间；
所述第十开关的一端与所述第二共模电压连接，另一端连接于所述第四电容与所述第十一开关之间；
所述第十二开关的一端作为所述无源采样网络的高速比较器的第二负输入端，另一端连接于所述第十一开关与所述第三电容之间；
所述第十三开关的一端与所述第三共模电压连接，另一端与所述预放大器的负输入端连接；
所述预放大器的正输出端通过第七开关与所述预放大器的负输出端连接，所述预放大器的正输出端与所述锁存器的正输入端连接，所述预放大器的负输出端与所述锁存器的负输入端连接；所述锁存器的正输出端作为所述无源采样网络的高速比较器的正输出端，所述锁存器的负输出端作为所述无源采样网络的高速比较器的负输出端；
所述第一开关、第五开关、第八开关、第十二开关的闭合或断开由第一控制信号控制；
所述第三开关、第六开关、第十开关、第十三开关的闭合或断开由第二控制信号控制；
所述第一控制信号与所述第二控制信号为一组非交叠时钟信号，所述第二控制信号控制的第三开关、第六开关、第十开关、第十三开关比所述第一控制信号控制的第一开关、第五开关、第八开关、第十二开关提前断开；
所述第二开关、第四开关、第九开关、第十一开关的闭合或断开由第三控制信号控制；
所述第七开关的闭合或断开由第四控制信号控制；
所述第三控制信号与所述第四控制信号为一组非交叠时钟信号，所述第四控制信号控制的第七开关比所述第三控制信号控制的第二开关、第四开关、第九开关、第十一开关提前断开；
所述第一电容与所述第三电容的电容值相等，所述第二电容与所述第四电容的电容值相等。
5.如权利要求4所述的无源采样网络的高速比较器，其特征在于，所述第一电容与所述第二电容的电容值相等。
6.如权利要求4所述的无源采样网络的高速比较器，其特征在于，所述无源采样网络的高速比较器的第一正输入端用于与正阈值电压连接，所述无源采样网络的高速比较器的第一负输入端用于与负阈值电压连接，所述无源采样网络的高速比较器的第二正输入端用于与外部的正输入电压连接，所述无源采样网络的高速比较器的第二负输入端用于与外部的负输入电压连接；
或，
所述无源采样网络的高速比较器的第二正输入端用于与正阈值电压连接，所述无源采样网络的高速比较器的第二负输入端用于与负阈值电压连接，所述无源采样网络的高速比较器的第一正输入端用于与外部的正输入电压连接，所述无源采样网络的高速比较器的第一负输入端用于与外部的负输入电压连接。
7.如权利要求4所述的无源采样网络的高速比较器，其特征在于，所述第三共模电压的电压值与所述预放大器的偏置电压相等。
8.如权利要求6所述的无源采样网络的高速比较器，其特征在于，所述正阈值电压与所述负阈值电压的共模电压值等于所述第一共模电压的电压值。
9.如权利要求4所述的无源采样网络的高速比较器，其特征在于，所述无源采样网络的高速比较器还包含连接于所述预放大器的正输入端与所述预放大器的负输出端之间的第十四开关、连接于所述预放大器的负输入端与所述预放大器的正输出端之间的第十五开关；
所述第十四开关和第十五开关的闭合或断开由所述第二控制信号控制。
CN201810096077.1A 2018-01-31 2018-01-31 无源采样网络的高速比较器 Active CN108063608B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810096077.1A CN108063608B (zh) 2018-01-31 2018-01-31 无源采样网络的高速比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810096077.1A CN108063608B (zh) 2018-01-31 2018-01-31 无源采样网络的高速比较器

Publications (2)

Publication Number Publication Date
CN108063608A CN108063608A (zh) 2018-05-22
CN108063608B true CN108063608B (zh) 2021-04-09

Family

ID=62134600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810096077.1A Active CN108063608B (zh) 2018-01-31 2018-01-31 无源采样网络的高速比较器

Country Status (1)

Country Link
CN (1) CN108063608B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101449336A (zh) * 2006-03-21 2009-06-03 剑桥模拟技术有限责任公司 采样数据电路的偏移消除
CN103873058A (zh) * 2012-12-17 2014-06-18 达斯特网络公司 防混叠采样电路及模数转换器
CN103997342A (zh) * 2012-07-02 2014-08-20 英飞凌科技股份有限公司 具有采样和保持的adc
CN104247272A (zh) * 2012-04-19 2014-12-24 丰田自动车株式会社 Δς调制器以及δς型a/d变换器
CN106027060A (zh) * 2016-05-20 2016-10-12 复旦大学 一种输入前馈式Delta-Sigma调制器
WO2017005364A1 (en) * 2015-07-07 2017-01-12 Infineon Technologies Ag Gain calibration for adc with external reference
CN106664097A (zh) * 2014-08-18 2017-05-10 高通股份有限公司 用于具有慢速参考发生器的开关电容器adc的低噪声低功率无源采样网络

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9270293B2 (en) * 2014-06-18 2016-02-23 Texas Instruments Incorporated System and method for multi channel sampling SAR ADC

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101449336A (zh) * 2006-03-21 2009-06-03 剑桥模拟技术有限责任公司 采样数据电路的偏移消除
CN104247272A (zh) * 2012-04-19 2014-12-24 丰田自动车株式会社 Δς调制器以及δς型a/d变换器
CN103997342A (zh) * 2012-07-02 2014-08-20 英飞凌科技股份有限公司 具有采样和保持的adc
CN103873058A (zh) * 2012-12-17 2014-06-18 达斯特网络公司 防混叠采样电路及模数转换器
CN106664097A (zh) * 2014-08-18 2017-05-10 高通股份有限公司 用于具有慢速参考发生器的开关电容器adc的低噪声低功率无源采样网络
WO2017005364A1 (en) * 2015-07-07 2017-01-12 Infineon Technologies Ag Gain calibration for adc with external reference
CN106027060A (zh) * 2016-05-20 2016-10-12 复旦大学 一种输入前馈式Delta-Sigma调制器

Also Published As

Publication number Publication date
CN108063608A (zh) 2018-05-22

Similar Documents

Publication Publication Date Title
US6396429B2 (en) Front-end sampling for analog-to-digital conversion
Brandt et al. A 75-mW, 10-b, 20-MSPS CMOS subranging ADC with 9.5 effective bits at Nyquist
US7843232B2 (en) Dual mode, single ended to fully differential converter structure
US8183889B2 (en) Common-mode insensitive sampler
US8643529B2 (en) SAR assisted pipelined ADC and method for operating the same
EP3567720B1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage
WO2012129163A2 (en) Systems and methods for providing a pipelined anal og-to-digital converter
Mulder et al. A 21-mW 8-b 125-MSample/s ADC in 0.09-mm/sup 2/0.13-/spl mu/m CMOS
US6756928B2 (en) Pseudo-differential amplifier and analog-to-digital converter using the same
US20070247348A1 (en) Switched-capacitor reset architecture for opamp
US10547321B2 (en) Method and apparatus for enabling wide input common-mode range in SAR ADCS with no additional active circuitry
US20090167362A1 (en) Comparator
Nagaraj et al. A 700M Sample/s 6 b read channel A/D converter with 7 b servo mode
CN108063608B (zh) 无源采样网络的高速比较器
EP3570436A1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage with reduced capacitor mismatch sensitivity
Nieminen et al. An 1.2 V 440-MS/s 0.13-µm CMOS pipelined Analog-to-Digital Converter with 5-8bit mode selection
US20070164888A1 (en) Robust reference generation circuit for A/D converter
El-Sankary et al. Low power, low voltage, 10bit-50MSPS pipeline ADC dedicated for front-end ultrasonic receivers
Sin et al. Generalized circuit techniques for low-voltage high-speed reset-and switched-opamps
US11533060B2 (en) Multipath sampling circuits
Farooq Modeling and Implementation of a 6-Bit, 50MHz Pipelined ADC in CMOS
JP2005039529A (ja) アナログ・ディジタル変換器
Bazrafshan et al. A 10-bit 10 Msample/s pipelined ADC in 0.35 μ m CMOS technology
CN115412095A (zh) 嵌入流水线式模数转换器（adc）的残差放大器中的离散-时间偏移校正电路
Payami Design of an Operational Amplifier for High Performance Pipelined ADCs in 65nm CMOS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant