CN115882864A - 一种防止过冲和负冲的开关电容积分器电路 - Google Patents

Abstract

一种防止过冲和负冲的开关电容积分器电路，其中，电路包括积分反馈单元和多个输入支路；多个输入支路，均与积分反馈单元的负相输入端连接，用于分时向积分反馈单元的负相输入端注入电荷量；积分反馈单元，基于多个输入支路注入的电荷量生成输出电压。本发明结构简单、实现方式灵活，可以根据需要设置输入支路的数量，并根据时钟周期长度灵活确定电压缓冲方式。

Description

一种防止过冲和负冲的开关电容积分器电路

技术领域

本发明涉及集成电路领域，更具体地，涉及一种防止过冲和负冲的开关电容积分器电路。

背景技术

目前，经常采用开关电容积分器来实现非连续性ΣΔ调制器(过抽样ADC转换器)。通常来说，开关电容积分器，由运算放大器、电容和开关等元件组成。作为双采样积分器，通常具有采样阶段和放大阶段两个过程才能实现积分器的稳定工作。当积分器工作在放大阶段时，运算放大器的正相输入端信号Vinp和负相输入端信号Vinn两者会基于时钟周期进行切换。这一切换过程是通过连接二者的开关元件的断开或闭合操作实现的。

然而，在开关元件执行切换的过程中，运算放大器负相输入端的电压值会随着正相输入端信号Vinp和负相输入端信号Vinn的切换而变化，由于运算放大器的负相输入端是经过采样电容实现与控制信号连接的，因此，当位于采样电容一端的控制信号从Vinp到Vinn，或从Vinn到Vinp的过程中发生了突然的电压幅度变化，就会导致位于采样电容另一端的运算放大器的负相输入端信号发生负冲或过冲的问题。

因此，亟需一种防止过冲和负冲的开关电容积分器电路。

发明内容

为解决现有技术中存在的不足，本发明的目的在于，提供一种防止过冲的开关电容积分器电路，根据多个输入支路实现对积分反馈单元的分时输入，从而防止了运算放大器输入端电压的过冲或负冲。

本发明采用如下的技术方案。

一种防止过冲和负冲的开关电容积分器电路，其中，电路包括积分反馈单元和多个输入支路；多个输入支路，均与积分反馈单元的负相输入端连接，用于分时向积分反馈单元的负相输入端注入电荷量；积分反馈单元，基于多个输入支路注入的电荷量生成输出电压。

优选地，多条输入支路中的每条输入支路均包括采样电容Cs，第一开关SW1、第二开关SW2、第三开关和第四开关；其中，采样电容Cs的一端分别与第一开关SW1、第二开关SW2的一端连接，第一开关SW1的另一端接入固定电压Vcm，第二开关SW2的另一端接入积分反馈单元的负相输入端；采样电容Cs的另一端分别与第三开关、第四开关的一端连接，第三开关的另一端与正相输入信号Vinp连接，第四开关的另一端与负相输入信号Vinn连接；并且，多条输入支路复用一个第一开关SW1和一个第二开关SW2。

优选地，积分反馈单元包括运算放大器和反馈电容Cf；其中，运算放大器的负相输入端与输入支路中的第二开关SW2的另一端连接，正相输入端接固定电位Vcm；反馈电容一端连接运算放大器的负相输入端，另一端连接运算放大器的输出端Vout。

优选地，当每条输入支路中第二开关SW2、第四开关依次断开，第一开关SW1和第三开关依次闭合后，电路进入积分器采样阶段；当输入支路中第一开关SW1、第三开关依次断开，第二开关SW2、第四开关依次闭合后，电路进入积分器放大阶段。

优选地，电路基于时钟周期在积分器采样阶段和积分器放大阶段之间切换。

优选地，输入支路的数量为N条，且每条输入支路中采样电容的电容值均为

并且，电路的输出电压为/>

优选地，相邻两个输入支路的延迟时间相同，且延迟时间均小于

T为时钟周期；延迟时间为相邻两个输入支路中相应元件的相应状态的切换间隔时间；相应元件为第三开关或第四开关，相应状态为开关断开状态或开关闭合状态。

优选地，每一条输入支路实现积分器采样阶段和积分器放大阶段之间切换的过程中，运算放大器负相输入端的电压过冲或负冲幅度为

优选地，输入支路的数量为两条。

优选地，第一至第四开关为MOS管开关。

本发明的有益效果在于，与现有技术相比，本发明中一种防止过冲和负冲的开关电容积分器电路，能够根据多个输入支路实现对积分反馈单元的分时输入，从而防止了运算放大器输入端电压的过冲或负冲。本发明结构简单、实现方式灵活，可以根据需要设置输入支路的数量，并根据时钟周期长度灵活确定电压缓冲方式。

本发明的有益效果还包括：

1、由于将输入支路拆分为多个，且多个支路的切换时间均有所不同，因此当一个输入支路执行切换时，其他输入支路中的电容均可以实现稳压作用，进一步的减小了电路切换过程中电压的跳变幅度。

2、本发明的方法，不需要重新设计电路参数，也不需要对电路进行大幅的改动，只需要在现有技术方案的基础上，变更元件的接线方式，将电容阵列拆分为更多个独立的电容，并分别的实现控制即可。

附图说明

图1为本发明现有技术中一种非连续性ΣΔ调制器中开关电容积分器单端的电路结构示意图；

图2为本发明现有技术中开关电容积分器处于采样阶段时的电路结构示意图；

图3为本发明现有技术中开关电容积分器处于放大阶段时的电路结构示意图；

图4为本发明现有技术中开关电容积分器状态切换时的开关控制信号的仿真时序图；

图5为本发明现有技术中开关电容积分器状态切换时控制信号和电路各点电压的仿真时序图；

图6为本发明中一种防止过冲的开关电容积分器电路的结构示意图；

图7为本发明一种防止过冲的开关电容积分器电路状态切换时控制信号和电路A点电压的仿真时序图。

具体实施方式

下面结合附图对本申请作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本申请的保护范围。

图1为本发明现有技术中一种非连续性ΣΔ调制器中开关电容积分器单端的电路结构示意图。如图1所示，现有技术中，经常采用开关电容积分器作为非连续性ΣΔ调制器的重要组成部分。图1刚好为非连续性ΣΔ调制器中双采样积分器的单端结构示意图。如图1所示，在该单端示意图中，运算放大器基于开关SW1～4的开关控制实现对积分器输出端信号的控制。

图2为本发明现有技术中开关电容积分器处于采样阶段时的电路结构示意图。图3为本发明现有技术中开关电容积分器处于放大阶段时的电路结构示意图。如图2和图3所示，在本发明中，积分器通常会在采样阶段和放大阶段两者之间实现状态切换，并基于切换的过程实现对输出电压的平稳控制。

如图2所示，当电路处于积分器采样阶段时，会先闭合第一开关SW1，再闭合第三开关SW3，从而实现对于采样电容Cs的充电。此时，采样电容Cs两端的电压分别为Vinp和Vcm，也就是说采样电容Cs在采样状态下将具备(Vinp-Vcm)*Cs的电荷量。

如图3所示，当电路从积分器采样阶段向放大阶段实现切换时，会先断开第一开关SW1，再断开第三开关SW3，此时由于采样电容Cs两端悬空，因此两侧电荷量不变，不会发生电荷注入。随后，第二开关SW2闭合，第四开关SW4随之闭合，在此过程中，采样电容Cs左侧板的电压从Vinp变为Vinn，因而实现对采样电容Cs和用于实现积分的反馈电容Cf的充电，从而实现最终的积分器的输出电压Vout。

由于电路会在采样阶段和放大阶段之间不停切换，因此Cs电容左侧级板上的电压值将会在Vinp-Vinn这一幅度的绝对值上进行切换。由于反馈电容Cf的左侧与采样电容Cs的右侧直接连接，因此反馈电容Cf的左侧电压基于采样电容Cs的右侧电压而发生变化。也就是说，当采样电容Cs发生了(Vinp-Vinn)*Cs这一量级的电荷量变化时，反馈电容Cf也会发生相应的电荷量变化，因此有公式(Vinp-Vinn)*Cs＝Vout*Cf。对于上述公式进行修改，则可以获得Vout＝(Vinp-Vinn)*Cs/Cf。

图4为本发明现有技术中开关电容积分器状态切换时的开关控制信号的仿真时序图。如图4所示，开关SW1和SW3依次执行断开操作后，开关SW2和SW4依次执行闭合操作。

图5为本发明现有技术中开关电容积分器状态切换时控制信号和电路各点电压的仿真时序图。在图5中，仅示出了在半个周期内的开关切换和采样电容两端电压取值的随时间变化的示意图。在这半个周期内，积分器从采样阶段切换至了放大阶段。尽管图5中只是显示了积分器从采样阶段切换至放大阶段的部分，而未能显示积分器从放大阶段切换回采样阶段，但是由于积分器状态的切换过程是类似的，因此采样电容两侧的电压变化，例如产生的过冲或负冲的时间和幅度都相似。因此，本发明中只以一次切换过程为由进行说明。

如图5所示，当电路中的开关SW3断开，且SW4闭合后，则可以有采样电容左侧，即电路中B点的电压从正相输入信号Vinp切换至了Vinn，由于本发明一实施例中，Vinp的取值为850mV左右，而Vinn的取值为350mV左右，两者之间相差了大约500mV。

当电路处于采样状态时，电路中采样电容右侧，也就是电路中A点的电压应当保持在固定电压Vcm的位置上。然而，本发明中的Vcm只有400mV左右，小于状态切换时，采样电容左极板上产生的压降500mV。这使得采样电容Cs在响应电路切换的过程中发生了负冲，采样电容右极板上的电压瞬间降低至低于地电位的负压。本发明一实施例中，A点的电压下降为-7mV左右。

A点上产生的瞬时负压将对电路的功能造成很大的影响，并影响了输出端电压的稳定。这是由于A点上连接的两个开关可以为NMOS管，且其衬底端通常接入地电位。当NMOS管的源漏端电压低于地电位时，就会发生衬底漏电，这会导致采样电容Cs上的电荷经过衬底漏电而导出至地，从而使得输出电压也不能够准确的按照积分器的传递公式实现稳定的输出。

另一方面，尽管图5中并未示出积分器从放大阶段切换回采样阶段的过程，但容易理解的是，如果固定电压Vcm的取值较大，当电路中B点的电压从Vinn切换回Vinp时，A点会随着采样电容Cs的作用而产生瞬时向上的电压脉冲。在本发明实施例中，如果Vinn和Vinp之间的电压差值为500mV，而电源电压Vdd与固定电压Vcm之间的电压差小于500mV的情况下，电路中A点的电压会瞬间超过电源电压Vdd，从而导致电路中发生电压过冲。当A点上连接的两个开关为PMOS管时，衬底电位与电源电压连接，当源漏端电压高于衬底端的电源电压时，也将发生衬底漏电。类似的，当开关发生衬底漏电后，采样电容Cs上的电容电荷也会发生泄露，从而导致了电路出现输出异常。

通常来说，当积分器的电容电荷发生泄露后，电路的线性度会发生一定程度的偏差，且该偏差并不固定，而是随着输入电压幅度的变化而变化。对于精密度要求较高的ΣΔ调制器来说，这种误差是不可容忍的。

因此，本发明中提供了一种防止过冲和负冲的开关电容积分器电路，通过防止采样电容Cs后端输入电压的过冲和负冲，从而防止了运算放大器负相输入端上连接的MOS管的漏电，使得ΣΔ调制器具有非常精确的输出。

图6为本发明中一种防止过冲的开关电容积分器电路的结构示意图。如图6所示，一种防止过冲和负冲的开关电容积分器电路，其中，电路包括积分反馈单元和多个输入支路；多个输入支路，均与积分反馈单元的负相输入端连接，用于分时向积分反馈单元的负相输入端注入电荷量；积分反馈单元，基于多个输入支路注入的电荷量生成输出电压。

为了防止运算放大器输入端电压的过冲或负冲，可以将现有技术中的输入支路复用为多条。通过将电容的大小拆分为多个，且延迟多个输入支路的状态切换开关的切换时间，可以使得运算放大器在状态切换的过程中实现缓慢的电压变化。

优选地，多条输入支路中的每条输入支路均包括采样电容Cs，第一开关SW1、第二开关SW2、第三开关和第四开关；其中，采样电容Cs的一端分别与第一开关SW1、第二开关SW2的一端连接，第一开关SW1的另一端接入固定电压Vcm，第二开关SW2另一端接入积分反馈单元的负相输入端；采样电容Cs的另一端分别与第三开关、第四开关的一端连接，第三开关的另一端与正相输入信号Vinp连接，第四开关的另一端与负相输入信号Vinn连接；并且，多条输入支路复用一个第一开关SW1和一个第二开关SW2。。

可以理解的是，本发明中的采样电容左右两端，都接入有四个开关，这四个开关可以分别基于时钟信号进行控制，且第一、第三开关的状态与第二、第四开关的状态分别在时钟信号的作用下处于反向位置。

具体的，在图6所示出的实施例中，第一条输入支路，即采样电容Cs1所在的支路包括的第一至第四开关分别为SW1、SW2、SW3和SW4。另外，采样电容Cs2所在的第二条输入支路也同样包括第一至第四开关。然而，第二条输入支路只与第一条输入支路复用第一和第二开关，即采样电容Cs2的一端也同时接入SW1和SW2，而采样电容Cs2的另一端则分别接入了新的第三和第四开关，如图中的SW5和SW6。

通过开关的连接，本发明中的采样电容可以分别接入正相和负相的输入信号Vinp和Vinn，以及固定的参考电压Vcm和运算放大器的负相输入端。

优选地，积分反馈单元包括运算放大器和反馈电容Cf；其中，运算放大器的负相输入端与输入支路中的第二开关SW2的另一端连接，正相输入端接固定电位Vcm；反馈电容一端连接运算放大器的负相输入端，另一端连接运算放大器的输出端Vout。

本发明中，积分反馈单元可以接收多个输入支路的电压信号，并基于多个输入支路的电压信号生成积分器的输出电压Vout。具体来说，本发明中的多个输入支路的电压信号可以在一个周期内，以非常短暂的时延而依次的实现电压值的变化，通过这种方式，积分反馈单元的输入端电压就可以在一个或多个时延中恢复为原始的状态，从而通过分散放电的方式，防止了瞬间电压过冲或负冲的发生。同时其中一个电容左边开关在闭合的时候，其他电容左边稳定接到固定电压，也起到一个分担过冲电荷的作用，从而实现了对A点电压的稳定。因此，积分反馈单元也能够进一步的输出理想的输出电压Vout。

优选地，当每条输入支路中第二开关SW2、第四开关依次断开，第一开关SW1和第三开关依次闭合后，电路进入积分器采样阶段；当输入支路中第一开关SW1、第三开关依次断开，第二开关SW2、第四开关依次闭合后，电路进入积分器放大阶段。

可以理解的是，本发明中，当输入支路中第一开关和第三开关断开，而第二开关、第四开关闭合时，电容Cs一端会接入电压Vinn，另一端则与积分反馈单元实现连接，显而易见的，此时，运算放大器处于放大状态，能够基于输入电压的变化和放大器所接入的采样电容Cs、反馈电压Cf的取值来实现对输入电压的按比例放大，也就是生成输出电压。另一方面，当开关状态切换为第一、第三开关闭合，第二、第四开关断开时，采样电容Cs的一端会接入电压Vinp，而另一端接入固定电压Vcm，此时Vinp向采样电容Cs中注入电荷。

优选地，电路基于时钟周期在积分器采样阶段和积分器放大阶段之间切换。

可以理解的是，本发明中的多个开关可以是基于某一个特定周期的时钟信号实现的开关的状态切换的，例如，第一开关、第二开关分别基于时钟的上升沿和下降沿，产生闭合与断开的状态切换，且第一开关和第二开关的切换状态是相反的。另外，第三开关和第四开关则可以基于短暂延迟的时钟信号实现闭合与断开，简单来说，第三开关和第四开关的状态分别跟随第一开关和第二开关的状态，以实现电路状态的切换。

当输入支路的条数为多条时，则多条支路中的第三、第四开关会依次的执行切换过程，并通过多条支路，持续的实现积分器采样阶段或持续的实现积分器放大阶段。

优选地，输入支路的数量为N条，且每条输入支路中采样电容的电容值均为

并且，电路的输出电压为/>

本发明中，输入支路的条数为N，这使得每条输入支路中采样电容的电容值可以被拆为多个电容并联之和为原始设计时的电容值即可。

具体的，ΣΔ调制器结构决定了本发明中开关电容积分器电路中采样电容Cs和用于实现积分的反馈电容Cf的取值，因此，在增加输入支路数量时，应当保持采样电容总电容值与一条输入支路情况下的电容值是完全相等的。本发明中，由于多条输入支路，本质上来说是并行连接的，且多个采样电容之间也是并列连接的，因此，可以设计多条输入支路中多个采样电容的取值之和仍为ΣΔ调制器设计时的取值Cs。

为了简便计算，并使得输入支路的数量最少，也就是多个输入支路所导致的电压脉冲均为最大，且不会发生过冲与负冲，本发明中，设计多条支路中的采样电容的取值相同。也就是当输入支路的条数为N条时，各个输入支路中采样电容的电容值为

另外，由于本质上来说，本发明中的电路化简为等效电路后，与现有技术中的开关电容积分器电路的参数是相同的，因此稳定情况下的输出电压值是不发生变化的，仍然为

优选地，相邻两个输入支路的延迟时间相同，且延迟时间均小于

T为时钟周期；延迟时间为相邻两个输入支路中相应元件的相应状态的切换间隔时间；相应元件为第三开关或第四开关，相应状态为开关断开状态或开关闭合状态。

本发明中，输入支路中第一至第四开关中会存在相应的断开或闭合时间，由于上文中已经基于时钟周期对这部分内容进行说明，这里不再赘述。然而，本发明中，由于存在多条输入支路，且每条输入支路中都复用唯一的第一和第二开关，并同时每条输入支路中都存在独立的第三和第四开关。本发明中的多条输入支路中的多个开关的状态变化时间，是需要与其他的输入支路中相应的开关的状态变化时间不同的。也只有通过这种方式，才能够使得输入支路中的多个采样电容中的电荷在分散的时间段内得到有效释放，同时未释放电荷的支路还同时对当前释放的电荷起到稳压作用，从而不会导致过冲或负冲。

然而，为了确保输出信号是准确的，且在每一个半周期内，均能够充分的接收到采样信号Cs的完全充放电响应，应当保证多个输入支路应当在半个周期内都实现一次状态切换，也就是开关切换。为了实现这一目的，应当使得多个输入支路中发生一次开关切换的时延均保持在半个周期内，且各个支路的切换时延均相等，并小于

T为时钟周期。

优选地，每一条输入支路实现积分器采样阶段和积分器放大阶段之间切换的过程中，运算放大器负相输入端的电压过冲或负冲幅度小于

可以理解的是，本发明中每一条输入支路能够实现的对于电路中的输出电压的贡献值应当为

因此，假设电路中存在参数完全相同的N条输入支路，当一条输入支路发生状态切换的瞬间，其他的N-1条输入支路则起到稳定作用，此时运算放大器负相输入电压的变化最多不会超过/>

因此，即使只是将输入支路的数量设置为2条，也能够确保运算放大器输入端电压的变化幅度不超过/>

因此，基于本发明的改进，延用现有技术中的固定电压Vcm时，不用再担心电路发生负冲。另外，也可以将现有技术中的固定电压Vcm的取值变大，保证电路不发生负冲。如果发生过冲，则可以将电路中的Vcm取值减小。

优选地，输入支路的数量为两条。在本发明上述实施例中，当输入支路的数量为2条时即可满足防止过冲和负冲的需要。另外，根据电路的需要，还可以设置更多条输入支路，以进一步的减少电源电压和固定电压的取值。然而，过多数量的输入支路，会导致输入支路依次切换状态的时长过长，因此，可能无法使用在时钟频率较高的电路中。本发明中，可以基于电路要求的时钟周期和电压脉冲限制的要求进行平衡，选择最优数量的输入支路。这部分内容的设计也可以参考前文中提及的各个支路的切换时延的允许精度来实现。

优选地，第一至第四开关为MOS管开关。具体来说，第一至第四开关可以以开关管的方式实现，通过时钟信号控制多个开关管的栅极电压，可以确保多个开关的有效导通或截止。

图7为本发明一种防止过冲的采样电容积分器电路状态切换时控制信号和电路各点电压的仿真时序图。

如图7所示，由于多个输入支路依次切换状态，所以电路中A点的电压发生多次跳变，相比一次跳变，多次跳变的幅度更小。同时，在每条支路中的电压发生跳变时，其他支路的电容和反馈电容Cf都可以充当稳压电容来对切换的支路实现电荷的接收或输出，从而更进一步的稳定了A点的电压。当第一条输入支路切换后，A点电压第一次跳变，从400mV瞬间只降低至108mV左右，在设定时延后，例如0.05us之后，第二输入支路发生切换，图中的SW5和SW6分别为第二输入支路中的第三开关和第四开关，A点电压第二次跳变，并降低至46mV左右，。这是由于在短暂的0.05us之内，电压不会完全恢复，因此，第二次跳变的电压低于首次跳变的电压值，但是多次跳变均不会再下跳到零电位以下。

本发明的有益效果在于，与现有技术相比，本发明中一种防止过冲和负冲的开关电容积分器电路，能够根据多个输入支路实现对积分反馈单元的分时输入，从而防止了运算放大器输入端电压的过冲或负冲。本发明结构简单、实现方式灵活，可以根据需要设置输入支路的数量，并根据时钟周期长度灵活确定电压缓冲方式。

本发明申请人结合说明书附图对本发明的实施示例做了详细的说明与描述，但是本领域技术人员应该理解，以上实施示例仅为本发明的优选实施方案，详尽的说明只是为了帮助读者更好地理解本发明精神，而并非对本发明保护范围的限制，相反，任何基于本发明的发明精神所作的任何改进或修饰都应当落在本发明的保护范围之内。

Claims (10)

1.一种防止过冲和负冲的开关电容积分器电路，其特征在于：

所述电路包括积分反馈单元和多个输入支路；其中，

所述多个输入支路，均与所述积分反馈单元的负相输入端连接，用于分时向所述积分反馈单元的负相输入端注入电荷量；

所述积分反馈单元，基于所述多个输入支路注入的电荷量生成输出电压。

2.根据权利要求1中所述的一种防止过冲和负冲的开关电容积分器电路，其特征在于：

所述多条输入支路中的每条输入支路均包括采样电容Cs，第一开关SW1、第二开关SW2、第三开关和第四开关；其中，

所述采样电容Cs的一端分别与所述第一开关SW1、第二开关SW2的一端连接，所述第一开关SW1的另一端接入固定电压Vcm，所述第二开关SW2的另一端接入所述积分反馈单元的负相输入端；

所述采样电容Cs的另一端分别与所述第三开关、第四开关的一端连接，所述第三开关的另一端与正相输入信号Vinp连接，所述第四开关的另一端与负相输入信号Vinn连接；

并且，所述多条输入支路复用一个第一开关SW1和一个第二开关SW2。

3.根据权利要求2中所述的一种防止过冲和负冲的开关电容积分器电路，其特征在于：

所述积分反馈单元包括运算放大器和反馈电容Cf；其中，

所述运算放大器的负相输入端与所述输入支路中的第二开关SW2的另一端连接，正相输入端接固定电压Vcm；

所述反馈电容一端连接所述运算放大器的负相输入端，另一端连接所述运算放大器的输出端Vout。

4.根据权利要求3中所述的一种防止过冲和负冲的开关电容积分器电路，其特征在于：

当所述每条输入支路中第二开关SW2、第四开关依次断开，第一开关SW1和第三开关依次闭合后，所述电路进入积分器采样阶段；

当所述输入支路中第一开关SW1、第三开关依次断开，所述第二开关SW2、第四开关依次闭合后，所述电路进入积分器放大阶段。

5.根据权利要求4中所述的一种防止过冲和负冲的开关电容积分器电路，其特征在于：

所述电路基于时钟周期在积分器采样阶段和积分器放大阶段之间切换。

6.根据权利要求5中所述的一种防止过冲和负冲的开关电容积分器电路，其特征在于：

所述输入支路的数量为N条，且每条输入支路中采样电容的电容值均为

并且，

所述电路的输出电压为

7.根据权利要求6中所述的一种防止过冲和负冲的开关电容积分器电路，其特征在于：

相邻两个所述输入支路的延迟时间相同，且所述延迟时间均小于

T为所述时钟周期；

所述延迟时间为相邻两个输入支路中相应元件的相应状态的切换间隔时间；

所述相应元件为第三开关或第四开关，所述相应状态为开关断开状态或开关闭合状态。

8.根据权利要求7中所述的一种防止过冲和负冲的开关电容积分器电路，其特征在于：

每一条所述输入支路实现积分器采样阶段和积分器放大阶段之间切换的过程中，所述运算放大器负相输入端的电压过冲或负冲幅度为

9.根据权利要求6-8任一项中所述的一种防止过冲和负冲的开关电容积分器电路，其特征在于：

所述输入支路的数量为两条。

10.根据权利要求2中所述的一种防止过冲和负冲的开关电容积分器电路，其特征在于：

所述第一至第四开关为MOS管开关。

Images