CN110313133A - Δς调制器、δσa/d变换器及增量δσa/d变换器 - Google Patents

Abstract

本发明涉及ΔΣ调制器、ΔΣA/D变换器及增量ΔΣA/D变换器。ΔΣ调制器具备：积分器(10、11)，具有运算放大器(OP、OP1)和积分电容(Cf、Cf1)；量化器(20)，输出对上述运算放大器的输出信号进行了量化的量化结果(Qout)；DAC(30、31)，经由第1控制开关(SD3、SD13)连接，用于减去基于上述量化结果的电荷，进行上述量化结果向上述积分器的反馈；以及控制电路(40)，基于上述量化结果输出数字输出值；还具备经由第2控制开关(SS3、SS13)连接、积蓄基于模拟信号(Vin)的电荷的采样电容(Cs、Cs1)。上述第2控制开关能够将上述采样电容与上述积分电容和上述第1输入端子的中间点的电连接接通关断，在1个采样周期中进行多次上述量化结果的反馈。

Description

ΔΣ调制器、ΔΣA/D变换器及增量ΔΣA/D变换器

关联申请的相互参照：本申请基于2017年2月15日提交的日本专利申请第2017-26275号，将其记载内容援用于此。

技术领域

本发明涉及在A/D变换中使用的ΔΣ调制器及ΔΣA/D变换器。

背景技术

通常，作为A/D变换器的变换对象的输入信号，经由设置在A/D变换器的前级的驱动电路向A/D变换器输入。在作为高精度的A/D变换器而被周知的ΔΣA/D变换器中，由于使用高速地反复进行作为变换对象的输入信号的采样的过采样(oversampling)，所以需要高速的驱动电路。在专利文献1中公开了一种ΔΣ调制器，将多位量化器的量化结果经由1位的D/A变换器进行反馈。

现有技术文献

专利文献

专利文献1：日本特开2014-146893号公报

发明内容

然而，A/D变换器的驱动电路为了避免由于该驱动电路自身的动作而对变换对象的输入信号带来影响，优选输入阻抗较高。输入阻抗较高的驱动电路通常由单端的放大器(包括使用两个单端的放大器的模拟差动的放大器)构成。单端的放大器由于其内部的电路构成，与全差动的放大器相比容易产生相位的旋转。因此，与由全差动的放大器构成的情况较多的A/D变换器相比，驱动电路难以进行高速的动作，所以作为变换对象的输入信号经由驱动电路向A/D变换器的输入，对A/D变换器的速度进行限速的情况较多。

另一方面，专利文献1所记载的ΔΣ调制器，是与由多位的量化器进行的1次量化对应而通过1位的D/A变换器进行多次反馈的ΔΣ调制器。与通常的ΔΣ调制器同样，D/A变换器的反馈周期与输入信号的采样周期相同，即需要进行高速的过采样。因此，ΔΣ调制的处理速度被ΔΣ调制器的前级的驱动电路限速。

所以，本发明的目的在于，提供在抑制过采样的采样频率的同时能够实现高速的ΔΣ调制的ΔΣ调制器及使用该ΔΣ调制器的ΔΣA/D变换器及增量ΔΣA/D变换器。

本发明的一个方式的ΔΣ调制器具备：积分器，具有运算放大器和插入在运算放大器的第1输入端子与输出端子之间的积分电容；量化器，输出将运算放大器的输出信号量化的量化结果；DAC，经由第1控制开关与运算放大器的第1输入端子连接，用于从积蓄在积分电容中的电荷减去基于量化结果的电荷，并进行ΔΣ调制中的量化结果向积分器的反馈；以及控制电路，基于量化结果输出数字输出值。

此外，ΔΣ调制器还具备采样电容，该采样电容经由第2控制开关与运算放大器的第1输入端子连接，积蓄基于作为输入信号的模拟信号的电荷。第2控制开关夹设在采样电容与积分电容和第1输入端子的中间点之间，能够对两者的电连接进行接通关断，在包括第2控制开关被设为关断状态的采样期间和被设为接通状态的期间的1个采样周期中，进行多次的量化结果的反馈。

在以往的ΔΣ调制器中，量化结果的反馈周期与模拟信号的采样周期相同。相对于此，在本发明中，通过使第2控制开关成为关断状态，由此能够成为将采样电容与运算放大器、积分电容及DAC的电连接切断的状态。因此，能够独立地控制由DAC进行的量化结果的反馈和由采样电容进行的模拟信号的采样。

由此，能够与采样周期无关地设定由DAC进行的反馈的周期，所以不会被驱动电路的动作速度限速，能够以比采样周期短的周期执行反馈。因此，能够提高与1次采样对应地得到的A/D变换的分辨能力，与以往的ΔΣ调制器相比，在相同的采样频率下能够执行高速或高分辨能力的A/D变换。

附图说明

关于本发明的上述目的、其他目的、特征及优点，一边参照附图一边根据下述详细的记述会变得更明确。在附图中：

图1是表示第1实施方式的ΔΣ调制器的概略构成的电路图，

图2是表示第1实施方式的ΔΣ调制器的动作的时间图，

图3是表示变形例1的ΔΣ调制器的动作的时间图，

图4是表示变形例1的ΔΣ调制器的动作的时间图，

图5是表示变形例2的ΔΣ调制器的动作的时间图，

图6是表示变形例4的ΔΣ调制器的动作的时间图，

图7是表示变形例4的ΔΣ调制器的动作的时间图，

图8是表示第2实施方式的ΔΣ调制器的概略构成的电路图，

图9是表示第2实施方式的ΔΣ调制器的动作的时间图，

图10是表示第3实施方式的ΔΣ调制器的概略构成的电路图，

图11是表示第3实施方式的ΔΣ调制器的动作的时间图。

具体实施方式

以下，基于附图说明本发明的实施方式。另外，在以下的各图彼此中，对于相互相同或等同的部分赋予相同的标号。

(第1实施方式)

首先，参照图1对本实施方式的ΔΣ调制器的概略构成进行说明。

ΔΣ调制器100是能够在ΔΣA/D变换器中使用的ΔΣ调制器。模拟信号Vin经由驱动电路被输入该ΔΣ调制器100，该ΔΣ调制器100将该模拟信号Vin变换为数字信号Dout。

如图1所示，ΔΣ调制器100具备积分器10、量化器20(例如，图1中的Q)、D/A变换器30(以下，称作DAC30)、控制电路40(例如，图1中的C)、以及采样电容Cs。

积分器10具有运算放大器OP和积分电容Cf。积分电容Cf插入在运算放大器OP的反相输入端子与输出端子之间。即，运算放大器OP的输出端子经由积分电容Cf连接与运算放大器OP的反相输入端子。运算放大器OP的非反相输入端子连接于模拟接地电平(AGND)。AGND是ΔΣ调制器100整体的基准电位，AGND并不一定限定于0V。运算放大器OP中的反相输入端子相当于第1输入端子。

积分器10的输出、即运算放大器OP的输出电压Vout被输入量化器20，量化器20作为将该输出电压Vout量化的结果而输出量化结果Qout。即，量化器20对作为模拟值的输出电压Vout进行量化，变换为作为数字值的量化结果Qout。量化结果相当于Qout。

该量化器20包括未图示的比较器。比较器连接于运算放大器OP的输出端子，向比较器的输入端子输入运算放大器OP的输出电压Vout。比较器将对Vout与规定的基准值(例如Vth+及Vth-)进行了比较的结果、即量化结果Qout向后述的控制电路40输出。

量化器20例如在Vout≧Vth+的情况下作为量化结果Qout而输出1。另一方面，在Vout<Vth-的情况下作为Qout而输出-1。并且，在Vth-≦Vout<Vth+的情况下作为Qout而输出0。该情况下的量化器20是具有1.5位的分辨能力的量化器。

控制电路40将与量化结果Qout对应的控制信号向后述的D/A变换器30(DAC30)输出，并且根据对与1次采样对应的量化的量化结果Qout进行积分的结果，输出ΔΣ调制结果Dout。具体而言，在与1次采样对应而由量化器20进行多次量化的情况下，每当执行量化时，就作为对量化结果Qout依次进行积分的结果而生成ΔΣ调制结果Dout。此外，在与1次采样对应而仅进行1次量化那样的构成中，只要基于1次的量化结果Qout来生成ΔΣ调制结果Dout即可。量化器20的分辨能力并不限于1.5位，也可以是1位、2位以上。

DAC30是与积分器10连接的D/A变换器，基于量化器20输出的量化结果Qout、以及控制电路40输出的控制信号，DAC30决定从积分电容Cf减去的电荷量。该DAC30作为参照电压而具有Vcm、Vrefp和Vrefm。例如，Vcm被设定为AGND，Vrefp被设定为比AGND高的电位，Vrefm被设定为比AGND低的电位。另外，Vrefp和Vrefm被设定为，在AGND为0V的情况下，相互处于绝对值相同、正负相反的关系，满足Vrefp＝-Vrefm。

对DAC30与积分器10的连接进行说明。DAC30具有DAC电容Cd。在DAC电容Cd的一端，经由开关SDT、SDM及SDB连接有产生参照电压Vrefp、Vcm、Vrefm的电压源。具体而言，在DAC电容Cd的一端，经由开关SDM连接有Vcm，经由开关SDT连接有Vrefp，经由开关SDB连接有Vrefm。DAC电容Cd的一端的电位与通过开关SDT、SDM及SDB而排他性地选择的Vrefp、Vrefm或Vcm中的某个相等。如此地选择并决定的电压相当于DAC电压。

DAC电容Cd的与连接于参照电压的一侧的一端相反侧的一端，经由开关SD3连接于运算放大器OP的反相输入端子与积分电容Cf的中间点，并且能够经由开关SD2连接于AGND。即，DAC30经由开关SD3与积分器10连接，并且能够将DAC电容Cd的一端经由开关SD2连接于AGND。本实施方式的开关SD3相当于第1控制开关。

DAC电容Cd通过将开关SD3关断并且将开关SD2及开关SDM接通，由此将两端的电压设定为AGND，使积蓄到DAC电容Cd中的电荷成为零。即，能够进行复位(Reset)。

此外，DAC电容Cd通过将开关SD2关断并且将开关SD3接通而连接于积分器10，进而，将开关SDT、SDB及SDM的某个接通，由此积蓄在积分电容Cf中的电荷根据所选择的参照电压而排出。即，通过电荷的减法(Subtraction)来进行与ΔΣ调制中的量化结果Qout对应的反馈。另外，在将开关SDM接通的情况下，DAC电容Cd的一端的电位从积蓄在DAC电容Cd中的电荷复位时起不变化，所以虽然执行电荷的减法动作，但实质上未进行减法。

在本实施方式中，DAC30及控制电路40被构成为，在通过DAC电容Cd执行电荷的减法时，在量化器20的量化结果为Qout＝1的情况下，开关SDT接通，在为Qout＝0的情况下开关SDM接通，在为Qout＝-1的情况下开关SDB接通。即，本实施方式的DAC30作为具有1.5位(3等级)的分辨能力的D/A变换器发挥功能。另外，DAC30的分辨能力并不限于1.5位，也可以是1位、2位以上的分辨能力。

采样电容Cs被插入在模拟信号Vin的输入端子与积分器10之间。具体而言，采样电容Cs的一端经由开关SS1连接于模拟信号Vin的输入端子，另一端经由开关SS3连接于运算放大器OP的反相输入端子与积分电容Cf的中间点。即，如果开关SS3接通，则采样电容Cs的运算放大器OP侧的一端与积分电容Cf电连接。此外，采样电容Cs与开关SS1之间的中间点能够经由开关SS4连接于AGND，并且采样电容Cs与开关SS3之间的中间点能够经由开关SS2连接于AGND。

开关SS1和开关SS2以相互相同的相位同步地动作。此外，开关SS3和开关SS4也以相互相同的相位同步地动作，而且以接通和关断与开关SS1及开关SS2反相的状态进行动作。在开关SS1及开关SS2被接通、开关SS3及开关SS4被关断的状态下，采样电容Cs被从积分器10电气地切断而处于一端连接于AGND的状态，与模拟信号Vin对应的电荷被积蓄到采样电容Cs中。通过开关SS1及开关SS2被关断、开关SS3及开关SS4被接通，由此积蓄在采样电容Cs中的电荷被向积分电容Cf转送。本实施方式的开关SS3相当于第2控制开关。

另外，开关SS1和开关SS2以相互相同的相位同步地动作，但其接通和关断的定时也可以不是完全相同的相位而适当地设置时间差。对于开关SS3和开关SS4的接通和关断的定时也是同样的。此外，开关SS1及开关SS2与开关SS3及开关SS4以接通和关断反相的状态下进行动作，但在这些开关的接通和关断的切换过程中，例如也可以设置连接于采样电容Cs的同一端的开关SS1和开关SS4或开关SS2和开关SS3同时成为关断状态的期间。

本实施方式的ΔΣ调制器100在ΔΣ调制中的1个采样周期中执行多次基于DAC30的电荷减法，由此与以往的ΔΣ调制器相比，对于同样的1次的基于采样电容Cs的采样，能够以实质上更高的分辨能力执行电荷减法。由此，在用于对采样电容Cs进行驱动的驱动电路存在于ΔΣ调制器100的前级的情况下，即使在驱动电路的动作速度对采样频率进行限速的情况下，也能够与驱动电路的动作速度相匹配地设定采样频率，并且维持较短的周期地执行ΔΣ调制器100中的基于DAC30的反馈。即，即使在驱动电路由动作速度的极限比较低的单端或模拟差动的电路构成的情况下，也能够不被驱动电路的动作限速地执行高速或高分辨能力的ΔΣ调制。

参照图2对ΔΣ调制器100的具体动作进行说明。图2所示的时间图为，将横轴设为时间，并表示各开关的接通关断的状态。High期间表示开关的接通状态，Low期间表示开关的关断状态。另外，在本实施方式及以后说明的实施方式中表示的Qout及Dout的值是一例，Qout及Dout的值能够依存于所输入的模拟信号Vin而取得不同的值。

如图2所示，在时刻t10，开关SS3及开关SS4被关断并且开关SS1及开关SS2被接通，采样电容Cs对模拟信号Vin的采样开始。

在时刻t10，在开始采样的同时，将开关SD3关断。由此，DAC30被从积分器10电气地切断。此外，将开关SD2接通，DAC30的开关SDT及SDB成为关断状态，且开关SDM接通，由此成为DAC电容Cd的两端被连接到AGND的状态。即，DAC电容Cd成为被复位的状态。

在时刻t10，由量化器20对运算放大器OP的输出电压Vout进行量化，量化结果Qout向控制电路40输出。由于时刻t10的Vout为Vout≧Vth+，因此对于Qout输出1。

然后，在时刻t11，执行基于量化结果Qout的由DAC30向积分器10的反馈。具体而言，基于量化结果Qout，由控制电路40将开关SD2关断并且将开关SD3接通，由此将DAC30与积分器10电连接。进而，通过在将开关SDM关断的同时将开关SDT接通，由此由DAC30执行与量化结果Qout＝1对应的电荷的减法。如图2所示，时刻t11的电荷减法的结果为，运算放大器OP的输出电压Vout减小Vrefp。另外，Vout的变化量由DAC电容Cd与反馈电容Cf的电容比决定，但在图2中为了表述的简化而将电容比的记载省略，将Vout的变化量记载为-Vrefp。在后述的其他实施方式的时间图中也同样省略。

另外，量化结果Qout的反馈即减法，与作为ΔΣ调制器100的动作的控制定时的基准的时钟同步地进行。将反馈的周期、即开关SD2、开关SD3等与DAC30的动作有关的开关的动作周期的半周期，称作基于时钟的频率的单位时间。

在以往的构成中，由于1次采样所涉及的时间是基于时钟的频率的单位时间，所以在时刻t11使采样结束而成为保持(hold)状态。与此相对，本实施方式的ΔΣ调制器100由于具有开关SS3及开关SS4，所以通过将采样电容Cs与积分器10及DAC30电气地切断，而与积分器10及DAC30的动作独立地进行控制，由此不需要在时刻t11与DAC30的动作相匹配地使采样结束，在时刻t11以后也能够继续进行模拟信号Vin的采样。

基于DAC30执行了减法之后的时刻t12的开关的驱动，除了基于采样电容Cs继续进行采样以外，与时刻t10同样。具体而言，通过将开关SD3关断，由此将DAC30从积分器10电气地切断。在该状态下，开关SD2被接通，DAC30的开关SDT及SDB成为关断状态，开关SDM被接通，由此DAC电容Cd的两端被连接到AGND。即，DAC电容Cd成为被复位的状态。

在时刻t12，通过量化器20对执行了从时刻t11到时刻t12的第1次减法之后的运算放大器OP的输出电压Vout进行量化。即，执行从时刻t10到时刻t14的ΔΣ调制的1个采样周期中的第2次量化。由于时刻t12的Vout为Vth-≦Vout<Vth+，所以对Qout输出0。

然后，在时刻t13，执行基于第2次量化的量化结果Qout的反馈。具体而言，与时刻t11的各开关的动作同样，将开关SD2关断并且将开关SD3接通，由此将DAC30与积分器10电连接，并通过维持开关SDM被接通的状态来执行与量化结果Qout＝0对应的减法。另外，在量化结果为Qout＝0的情况下，虽然进行减法动作，但由于作为DAC电压而选择了AGND，所以实质上不进行减法。

在时刻t13，在减法动作的同时，开关SS1及开关SS2关断，并且开关SS3及开关SS4接通。即，输入信号Vin与采样电容Cs之间的电连接被切断，采样电容Cs与积分器10被连接。即，转移到将积蓄在采样电容Cs中的基于输入信号Vin的电荷向积分电容Cf转送的保持期间。

如图2所示，在时刻t13执行第2次减法和从采样电容Cs的电荷转送，从运算放大器OP的输出电压Vout减去AGND，并且加上在从时刻t10到时刻t13的期间中采样的输入信号Vin(在图2中记载为Vin(1))。

图2所示的从时刻t10到时刻t13的期间，在本实施方式中是将基于输入信号Vin的电荷向采样电容Cs积蓄的采样期间。本实施方式的采样期间相当于基于时钟的频率的单位时间的3倍。此外，从时刻t10到时刻t14的期间相当于本实施方式的ΔΣ调制的1个采样周期，在该1个采样周期中进行2次量化结果Qout的反馈。即，在本实施方式中，在ΔΣ调制的1个采样周期中执行1次采样和2次反馈。

从时刻t14到时刻t18的第2次采样周期的动作与从时刻t10到时刻t14的第1次采样周期的动作同样。在时刻t14到时刻t18进行的反馈，是基于将电荷在从时刻t13到时刻t14的期间向积分器10转送的结果而进行的，该电荷是基于在时刻t10到时刻t13所采样的输入信号Vin而积蓄在采样电容Cs中的电荷。通过在时刻t18以后也反复进行同样的动作，由此能够持续地执行ΔΣ调制的动作。

对通过采用本实施方式的ΔΣ调制器100而产生的作用效果进行说明。

本实施方式的ΔΣ调制器100具备相当于第2控制开关的开关SS3，所以通过使开关SS3成为关断状态，由此能够独立地执行模拟信号Vin的采样和基于DAC30的反馈动作。由此，在本实施方式中，对于1次采样能够进行多次反馈，与对于1次采样进行1次反馈的以往的ΔΣ调制器相比，在相同采样周期中能够执行更多反馈。即，能够提高基于ΔΣ调制器的量化的分辨能力。

与模拟信号Vin的采样有关的频率即采样频率，由配置在ΔΣ调制器的前级并驱动采样电容的驱动电路的动作速度限速，但如果采用本实施方式的ΔΣ调制器100，则对于1次采样能够执行多次反馈，所以即使驱动电路的动作速度比较低速，也能够将量化结果的反馈维持为高速，能够提高ΔΣ调制器的分辨能力。

进而，使本实施方式的DAC30由单一的DAC电容Cd构成，由此能够排除由于DAC电容的偏差而引起的ΔΣ调制的误差，同时还能够通过多次反馈来提高ΔΣ调制的分辨能力。由此，与在通常的多位的ΔΣ调制器中使用的由多个DAC电容构成的DAC相比，能够不受电容元件的偏差影响而实现高分辨能力的ΔΣ调制的反馈。

(变形例1)

另外，如图3所示，也可以使与开关SS1、SS2、SS3、SS4的驱动有关的相位比上述实施方式延迟。在图3所示的例子中，与开关SS1、SS2、SS3、SS4的驱动有关的相位比图2所示的例子延迟了单位时间。在这样的例子中，由于开关SS3和开关SD3被关断的定时与开关SS2和开关SD2被关断的定时不重叠，所以能够降低与开关的接通关断相伴随地产生的电荷注入(charge injection)的影响。

此外，如图4所示，也可以使与开关SS1、SS2、SS3、SS4的驱动有关的相位比上述实施方式提前。在图4所示的例子中，与开关SS1、SS2、SS3、SS4的驱动有关的相位比图2所示的例子提前了单位时间。在这样的方式中，与图3所示的使与开关SS1、SS2、SS3、SS4的驱动有关的相位延迟的例子同样，能够降低开关的电荷注入的影响，并且与图3所示的例子相比，能够使在反馈完成后得到输出电压Vout的定时提早。因此，能够使量化器20对输出电压Vout进行量化的定时提早，能够容易地确保从执行量化到由DAC30执行反馈为止的时间，所以能够缓和对量化器20的量化的速度要求。

(变形例2)

在上述第1实施方式中，对将采样期间设为基于时钟的频率的单位时间的3倍(从时刻t10到时刻t13)、使保持期间与单位时间相同的例子进行了说明，但是由于通过开关SS3而采样电容Cs与积分器10及DAC30能够独立地控制，所以采样期间能够任意地设定。例如，能够如图5所示那样，将采样期间和保持期间都设为单位时间的2倍。

在ΔΣ调制器100的前级的电路例如由开关电容电路构成、且其动作为低速的情况下，需要与前级的开关电容电路的低速动作相匹配，除了ΔΣ调制器100的采样期间以外还要充分确保保持期间的长度，防止随着采样期间与保持期间的切换而ΔΣ调制器100的动作对前级的开关电容电路的输出带来影响。通过如本变形例那样将采样期间和保持期间分别设为单位时间的2倍，由此即使在前级的开关电容电路的动作为低速的情况下，也能够实现高速的ΔΣ调制的反馈。

(变形例3)

此外，在上述变形例2中也可以构成为，在输入信号为差动的模拟信号Vin+、Vin-的情况下，在将积蓄在采样电容Cs中的基于Vin+的电荷向积分电容Cf转送时，对于经由开关SS4连接于采样电容Cs的电位，代替AGND而输入Vin+的反相信号即Vin-。

在本变形例中，由于在从采样电容Cs向积分电容Cf的电荷转送时使用Vin+的反相信号Vin-，所以在采样电容Cs的值与变形例2相同的情况下，能够将实质上相当于模拟信号Vin+的2倍的电荷转送到积分电容Cf。换言之，在本变形例中，即使将采样电容Cs的电容值设为变形例2的一半，也能够转送同等的电荷，所以能够降低用于驱动采样电容Cs的前级的电路的负载、降低由采样电容Cs的采样产生的热噪音的影响。

(变形例4)

在上述第1实施方式及变形例1、2中，表示了量化器20以1.5位进行动作的例子。在上述例子中，如图2～图5所示，对于在1次采样周期中采样的电荷，执行多次量化以及与量化的次数对应的多次反馈。

在本变形例中，对量化器20采用具有2位以上的分辨能力的量化器、对于1次采样执行基于量化器20的1次量化和基于DAC30的多次反馈而进行ΔΣ调制的动作进行说明。

本变形例的ΔΣ调制器100的构成，除了量化器20以外与在第1实施方式中说明了的ΔΣ调制器100同样。此外，对于不同的要素即量化器20，也是采用具有2位以上的分辨能力的已知量化器即可。

例如，参照图6，对如第1实施方式那样将采样期间设为单位时间的3倍的方式进行说明。与第1实施方式同样，在时刻t10，对于时刻t10这个时间点的输出电压Vout执行量化并且开始采样。采样持续进行到时刻t13，但在这期间的时刻t11和时刻t13执行共计2次反馈。另外，在时刻t10以后、到下一个采样期间开始的时刻t14为止不执行量化，而基于时刻t10的1次量化的结果来执行第2次反馈。

在图6的例子中，量化器20是具有2.5位(5等级)的分辨能力的量化器，作为量化的基准值而具有Vth1+、Vth1-、Vth2+、Vth2-。量化器20在Vout≧Vth2+的情况下作为Qout而输出2，在Vth1+≦Vout<Vth2+的情况下作为Qout而输出1，在Vth1-≦Vout<Vth1+的情况下作为Qout而输出0，在Vth2-≦Vout<Vth1-的情况下作为Qout而输出-1，在Vout<Vth2-的情况下下作为Qout而输出-2。

时刻t10的量化的量化结果Qout为1，在从时刻t10到时刻t14的期间中的2次反馈中，通过DAC30将基于参照电压Vrefp的减法和基于参照电压Vcm的减法各执行1次。同样，时刻t14的量化的量化结果Qout为2，在从时刻t14到时刻t18的期间中的2次反馈中，将基于参照电压Vrefp的减法执行2次。

该例子是在通过具有2位以上的分辨能力的量化器对于1次采样进行1次量化的情况下、将采样期间设为单位时间的3倍的例子。通过对于1次采样使用具有2位以上的分辨能力的量化器进行1次量化，并使用该1次的量化结果Qout来执行多次反馈，由此与第1实施方式、变形例1同样，与以往的ΔΣ调制器相比能够实现较高的分辨能力。

此外，作为另一例，参照图7对与变形例2同样地将采样时间设为单位时间的2倍的方式进行说明。与变形例2同样，在时刻t10，对于时刻t10这个时间点的输出电压Vout执行量化并且开始采样。采样持续进行到时刻t12，从时刻t12到时刻t14为止是保持期间。在该期间的时刻t11及时刻t13，执行共计2次反馈。另外，在时刻t10以后、到下一个采样期间开始的时刻t14为止不执行量化，而基于时刻t10的1次量化的结果来执行这2次反馈。从时刻t14到时刻t18反复进行与从时刻t10到时刻t14同样的动作。

该例子是在通过具有2位以上的分辨能力的量化器对于1次采样进行1次量化的情况下、将采样期间设定为单位时间的2倍的例子，与变形例2同样，与以往的ΔΣ调制器相比能够实现较高的分辨能力。

(第2实施方式)

在第1实施方式及变形例1～4中，对ΔΣ调制器100具备唯一一个采样电容Cs的例子进行了说明。与此相对，例如在前级的驱动电路更低速的情况下，也可以如图8所示那样将ΔΣ调制器110构成为，具备2个采样电容Csa及Csb。由此，通过将2个采样电容的采样期间错开，能够交替地使用2个采样电容对从驱动电路输入的模拟信号Vin进行采样。

本实施方式的ΔΣ调制器110在模拟信号Vin的输入端子与积分器10之间具备相互并联地连接的采样电容Csa及Csb。采样电容Csa及Csb分别成为与第1实施方式的采样电容Cs及与该电容连接的4个开关(SS1、SS2、SS3、SS4)的构成相同的构成，并被相互并联地连接。

具体而言，采样电容Csa插入在积分电容Cf和运算放大器OP的反相输入端子的中间点、与模拟信号Vin的输入端子之间。并且，在模拟信号Vin的输入端子与采样电容Csa之间插入有开关SS1a，在采样电容Csa与积分器10之间插入有开关SS3a。开关SS1a和采样电容Csa的中间点能够经由开关SS4a与作为基准电位的AGND连接。开关SS3a与采样电容Csa的中间点能够经由开关SS2a与AGND连接。

采样电容Csb也同样插入在积分电容Cf和运算放大器OP的反相输入端子的中间点、与模拟信号Vin的输入端子之间。并且，在模拟信号Vin的输入端子与采样电容Csb之间插入有开关SS1b，在采样电容Csb与积分器10之间插入有开关SS3b。开关SS1b和采样电容Csb的中间点能够经由开关SS4b连接到AGND。开关SS3b和采样电容Csb的中间点能够经由开关SS2b连接到AGND。

另外，2个采样电容Csa及Csb的电容值可以任意地设定，但在本实施方式中设定为相互相同的电容值。此外，除了采样电容Csa、Csb及与这些电容连接的开关的构成等上述构成的差异以外，积分器10、量化器20、DAC30的构成与第1实施方式及变形例1～4同样。

参照图9对本实施方式的ΔΣ调制器110的动作进行说明。图9所示的时间图为，将横轴设为时间，并表示各开关的接通关断的状态。另外，时刻t20～t28的动作与第1实施方式的时刻t10～t18的动作对应。

在本实施方式中，首先使采样电容Csa对模拟信号Vin的一部分进行采样。如图9所示，在时刻t20，将开关SS3a及开关SS4a关断并且将开关SS1a及开关SS2a接通，而开始模拟信号Vin的采样。此时，采样电容Csb侧的控制开关即开关SS1b被关断，在采样电容Csb中不进行采样。

在时刻t20，在开始采样的同时，将开关SD3关断。由此，将DAC30从积分器10电气地切断。此外，开关SD2被接通而DAC30的开关SDT及SDB成为关断状态，开关SDM被接通而DAC电容Cd的两端被连接到AGND。即，DAC电容Cd成为被复位的状态。

此外，在时刻t20，作为基于在时刻t20以前所采样的信号执行了ΔΣ调制的结果，对时刻t20紧前的运算放大器OP的输出电压Vout进行量化而生成量化结果Qout。

然后，在时刻t21，执行基于量化结果Qout的由DAC30向积分器10的反馈。具体而言，基于量化结果Qout，由控制电路40将开关SD2关断并且将开关SD3接通，由此将DAC30和积分器10电连接。进而，通过在开关SDM被关断的同时将开关SDT接通，由此由DAC30执行与量化结果Qout＝1对应的电荷减法。

由DAC30执行了减法之后的时刻t22的开关的驱动，除了由采样电容Csa继续进行采样以外，与时刻t20同样。具体而言，通过开关SD3被关断，由此DAC30被从积分器10电气地切断。在该状态下，开关SD2被接通而DAC30的开关SDT及SDB成为关断状态，通过开关SDM被接通而DAC电容Cd的两端被连接到AGND。即，DAC电容Cd成为被复位的状态。

在时刻t22，通过量化器20对执行了从时刻t21到时刻t22的第1次减法之后的运算放大器OP的输出电压Vout进行量化。即，执行从时刻t20到时刻t24的ΔΣ调制的1个采样周期中的第2次量化。由于时刻t22的Vout为Vth-≦Vout<Vth+，所以对Qout输出0。

在本实施方式中，在时刻t24，由采样电容Csa进行的采样结束，开始由采样电容Csb进行采样。如图9所示，将开关SS1a及开关SS2a关断并且将开关SS3a及开关SS4a接通，将积蓄在采样电容Csa中的电荷向积分电容Cf转送。此外，将采样电容Csa从模拟信号Vin的输入端子电气地切断。同时，将开关SS1b及开关SS2b接通并且将开关SS3b及开关SS4b关断，而将模拟信号Vin的输入端子与采样电容Csb电连接。即，开始由采样电容Csb进行采样。

另外，从时刻t24到时刻t28的动作，除了将对模拟信号Vin进行采样的采样电容从Csa切换为Csb以外，与从时刻t20到时刻t24的动作同样，所以省略详细的说明。如上述那样，将开关SDT、SDM、SDB的哪个接通或关断，是根据量化结果Qout来决定的，开关SDT、SDM、SDB的动作并不限定于图9所示的例子。

如果采用本实施方式的ΔΣ调制器110，则能够使用2个采样电容Csa、Csb、使采样期间错开而交替地对一个模拟信号Vin进行采样，所以即使在前级的驱动电路的动作速度更低速的情况下，也能够与驱动电路的动作速度相匹配地加长采样期间，并且能够高速地执行基于DAC30的反馈。

(第3实施方式)

在第1实施方式及第2实施方式中，表示了使用1个积分器10构成ΔΣ调制器的例子。即，第1实施方式及第2实施方式的ΔΣ调制器100、110是1次的ΔΣ调制器。与此相对，在本实施方式中说明构成2次的ΔΣ调制器的例子。

首先，参照图10对本实施方式的ΔΣ调制器120的构成进行说明。

如图10所示，ΔΣ调制器120构成为，在第1实施方式中说明了的ΔΣ调制器100中的运算放大器OP的输出端子与量化器20之间插入了第2调制电路122。为了方便，将配置在模拟信号Vin的输入端子与第2调制电路122之间、与第1实施方式的ΔΣ调制器100中的量化器20的前级相当的部分，称作第1调制电路121。

第1调制电路121具备第1积分器11、第1D/A变换器31(以下，称作第1DAC31)和第1采样电容Cs1。第1积分器11、第1DAC31、第1采样电容Cs1分别相当于第1实施方式中的积分器10、DAC30、采样电容Cs，相互的连接也是同样的。

即，第1积分器11具有第1运算放大器OP1和第1积分电容Cf1。第1运算放大器OP1的输出端子经由第1积分电容Cf1连接于第1输入端子(＝反相输入端子)，第2输入端子(＝非反相输入端子)连接于作为基准电位的AGND。

第1DAC31具有第1DAC电容Cd1。在第1DAC电容Cd1的一端，经由开关SD1T、SD1M及SD1B连接有产生参照电压Vrefp、Vcm、Vrefm的电压源。具体而言，在第1DAC电容Cd1的一端，经由开关SD1M连接有Vcm(例如AGND)，经由开关SD1T连接有Vrefp，经由开关SD1B连接有Vrefm。第1DAC电容Cd1的一端的电位与通过开关SDT、SDM及SDB而排他性地选择的Vrefp、Vcm或Vrefm中的某个相等。

第1DAC电容Cd1的与连接于参照电压的一侧的一端相反的一端，经由开关SD13连接于第1运算放大器OP1的反相输入端子和第1积分电容Cf1的中间点，并且能够经由开关SD12连接于AGND。即，第1DAC31经由开关SD13与第1积分器11连接，并且能够将第1DAC电容Cd1的一端经由开关SD12连接到AGND。本实施方式的开关SD13相当于第1控制开关。

第1采样电容Cs1插入在模拟信号Vin的输入端子与第1积分器11之间。具体而言，第1采样电容Cs1的一端经由开关SS11连接于模拟信号Vin的输入端子，另一端经由开关SS13连接于第1运算放大器OP1的反相输入端子和第1积分电容Cf1的中间点。即，如果开关SS13接通，则第1采样电容Cs1的第1运算放大器OP1侧的一端与第1积分电容Cf1被电连接。此外，第1采样电容Cs1和开关SS11之间的中间点能够经由开关SS14连接到AGND，并且第1采样电容Cs1和开关SS13之间的中间点能够经由开关SS12连接到AGND。

第2调制电路122具备与第1调制电路121同样的构成要素及连接。即，如图10所示，第2调制电路122具备第2积分器12、第2D/A变换器32(以下称作第2DAC32)和第2采样电容Cs2。第2积分器12、第2DAC32、第2采样电容Cs2分别相当于第1调制电路121中的第1积分器11、第1DAC31、第1采样电容Cs1，相互的连接也是同样的。

即，对于与上述第1调制电路121的构成有关的记载，只要将第1积分器11、第1DAC31、第1采样电容Cs1的记载替换为第2积分器12、第2DAC32、第2采样电容Cs2即可。第2积分器12具有第2运算放大器OP2和第2积分电容Cf2，第2DAC32具有第2DAC电容Cd2。各开关为，将相当于开关SS11、SS12、SS13、SS14的开关分别称作开关SS21、SS22、SS23、SS24，将相当于开关SD12、SD13的开关分别称作开关SD22、SD23，将相当于开关SD1T、SD1M、SD1B的开关分别称作开关SD2T、SD2M、SD2B。

另外，第2调制器电路122中的第2运算放大器OP2的输出端子相当于第2输出端子，反相输入端子相当于第3输入端子。此外，开关SD23相当于第3控制开关，开关SS23相当于第4控制开关。

第1调制电路121中的第1运算放大器OP1的输出电压Vout1经由开关SS21向第2采样电容Cs2输入。另一方面，第2调制电路122中的第2运算放大器OP2的输出电压Vout2向量化器20输入。使用第1DAC31和第2DAC32的双方来执行量化结果Qout的反馈。

接着，参照图11对ΔΣ调制器120的动作进行说明。时刻t30～t38的动作对应于第1实施方式的时刻t10～t18的动作。

第1调制电路121的第1DAC31和第2调制电路122的第2DAC32同步地动作。具体而言，开关SD12和SD22、开关SD13和SD23、开关SD1T和SD2T、开关SD1M和SD2M、开关SD1B和SD2B分别进行相同动作。另一方面，与采样有关的开关动作，在第1调制电路121与第2调制电路122之间相互不同。

在时刻t30，开关SS11及开关SS12接通并且开关SS13和开关SS14关断。由此，在第1采样电容Cs1在被从第1积分器11电气地切断的状态下执行采样。

此时，在第2调制电路122中，开关SS21及开关SS22接通并且开关SS23和开关SS24关断。由此，第2采样电容Cs2被从第2积分器12电气地切断。由于开关SS21被接通，所以第2采样电容Cs2和第1运算放大器OP1的输出端子被连接。即，在第2采样电容Cs2中，与在时刻t30以前所采样的模拟信号Vin对应，积蓄与从第1运算放大器OP1输出的输出电压Vout1对应的电荷。

另外，在时刻t30，通过量化器20对时刻t30的第2运算放大器OP2的输出电压Vout2进行量化。本实施方式的量化器20采用与变形例4同样的具有2位以上的分辨能力的量化器，在1个采样周期中执行1次量化。在时刻t30，由于Vth2-≦Vout2<Vth1-，所以量化结果Qout为-1。

在时刻t31，继续由第1采样电容Cs1对模拟信号Vin进行采样，后级的第2调制器122中的第2采样电容Cs2对第1运算放大器OP1的输出电压Vout1的采样结束。由此，电荷被积蓄到第2采样电容Cs2中。即，开关SS21及SS22被接通，并且开关SS23及开关SS24被关断。另外，当将从时刻t30到时刻t31的期间的第1运算放大器的输出电压Vout1设为图11所示的Vout1(0)时，基于Vout1(0)的电荷在从时刻t30到时刻t31的期间中被积蓄于第2采样电容Cs2，该电荷在时刻t31以后被向第2积分电容Cf2转送。

与第1实施方式及第2实施方式同样，在从时刻t31到时刻t32的期间、以及从时刻t33到时刻t34的期间中，执行基于第1DAC31和第2DAC32的量化结果Qout的反馈，并从分别积蓄在第1积分电容Cf1及第2积分电容Cf2中的电荷进行减法。另外，各时刻的Vout1、Vout2的变化量由构成ΔΣ调制器120的电容之比决定，但由于与通常的开关电容电路的放大率相同，所以与其他时间图同样，在图11中也为了简化而省略。此外，关于图11中的由于使用了第2DAC32的反馈而产生的Vout2的变化量，当在通常的反馈型2次ΔΣ调制器中将各积分器的放大率设为1的情况下，采用在相当于第2DAC32的DAC进行的反馈中应用的加权系数即2，而记载为-2Vrefm、-2AGND、-2Vrefp。

在时刻t33，开始第2次减法。此外，将积蓄在第1采样电容Cs1中的电荷向第1积分电容Cf1转送。在本实施方式中，也是在从时刻t30到时刻t34的采样周期的期间中执行2次反馈。

以后，在从时刻t34到时刻t38的采样周期中，各开关也进行与从时刻t30到时刻t34的期间的采样周期同样的动作。从时刻t34到时刻t38的采样期间相当于第2采样期间。

在本实施方式中，对具备第1采样电容Cs1和第2采样电容Cs2的ΔΣ调制器120进行了说明。第1采样电容Cs1的采样期间是单位时间的3倍，即使在驱动第1采样电容Cs1的电路为低速的情况下，也能够高速地执行ΔΣ调制的反馈。此外，对第2采样电容Cs2的采样期间为1单位时间的例子进行了说明，但由于第2采样电容Cs2对第1运算放大器OP1的输出电压Vout1进行采样，所以在第1运算放大器OP1例如由全差动的放大器构成并能够高速地动作的情况下，由第2采样电容Cs2进行的采样不会对ΔΣ调制器120的动作速度进行限速，能够高速地执行ΔΣ调制的反馈。

此外，在本实施方式中，对ΔΣ调制器120是2次ΔΣ调制器的情况进行了说明，但也能够构成为，在具有3次以上的次数的ΔΣ调制器中，将相当于第1采样电容Cs的采样电容的采样期间设定为比单位时间长。

(其他实施方式)

以上，公开了本发明的各实施方式，但完全不限制于上述实施方式，在不脱离本发明的主旨的范围内能够各种各样地变形而实施。

在上述各实施方式及变形例中，为了使动作的说明变得简单而表示了采样期间是单位时间的2倍或3倍的例子，但采样期间并不限定于单位时间的3倍以下，也可以设定得比单位时间的3倍大。同样，关于保持期间也表示了与单位时间相等或2倍的例子，但也可以设定得比单位时间的2倍大。

此外，在变形例2中，对使采样期间的相位相对于第1实施方式分别延迟1个单位时间的构成和提前1个单位时间的构成进行了说明，但也可以将采样期间的相位在超过1个单位时间的范围中适当变更。同样，在第1实施方式及变形例2以外的各实施方式及变形例中也可以适当变更采样期间的相位。

此外，在上述各实施方式及变形例中，说明了将在1个采样周期中进行的多次的量化结果Qout的反馈、在2个单位时间中各进行1次的例子，但也可以在3个单位时间以上的期间中执行1次反馈或在1个单位时间中执行1次反馈。此外，量化结果Qout的反馈不需要在时间上等间隔地执行，只要根据采样电容的动作状态、驱动采样电容的前级的电路的动作状态、所希望的分辨能力等，来决定执行反馈的定时即可。

此外，在上述各实施方式及变形例中，说明了量化结果Qout的反馈在将DAC电容Cd复位之后决定DAC电压而将电荷向积分电容转送的方法，但是从DAC电容Cd向积分电容的电荷转送也可以使用其他方法。例如，也可以选择在先决定了DAC电压之后将DAC电压设定为AGND而将电荷向积分电容转送的方法。此外，也可以选择通过先决定第1DAC电压、之后决定第2DAC电压来转送电荷的方法。

此外，在上述各实施方式及变形例中，为了使动作的说明变得简单，而表示了对于作为量化结果Qout而输入规定的模拟信号Vin的一例。但是，由于量化结果Qout依存于所输入的模拟信号Vin、量化器20的动作位数，所以Qout不一定限于与上述例子相同。由此，在量化结果Qout的反馈中决定的DAC30、31、32的参照电压(DAC电压)，依存于模拟信号Vin而排他性地选择Vrefp、Vm、Vrefm。即，基于量化结果Qout而适当地选择参照电压。

此外，在上述各实施方式及变形例中，将量化器20的分辨能力设为1.5位或2.5位而对量化器进行了说明，但某个采用具有1位、2位以上的分辨能力的量化器。

此外，在上述各实施方式及变形例中，对在1个采样周期中执行1次或2次量化的例子进行了说明，但量化的次数只要根据量化器20的分辨能力、DAC的分辨能力、1个采样周期中的量化结果Qout的反馈次数等而适当决定即可。此外，执行量化的定时为，只要在执行对应的量化结果Qout的反馈之前能够得到其量化结果Qout即可，所以只要根据DAC的动作状态、采样电容的动作状态来适当决定即可。

此外，在上述各实施方式及变形例中，对1次或2次的反馈型的ΔΣ调制器的构成进行了说明，但也可以采用更高次数的调制器、前馈型、级联型等的ΔΣ调制器。

此外，通过使用在上述各实施方式及变形例中说明了的ΔΣ调制器，利用与通常的ΔΣ调制器同样地配置在ΔΣ调制器的后级的数字滤波器，对ΔΣ调制器的输出即ΔΣ调制结果(通常也称作位流)进行处理，由此能够构成A/D变换器。此外，也可以将ΔΣ调制器用作为所谓的增量ΔΣA/D变换器，该增量ΔΣA/D变换器为，在ΔΣ调制器的后级代替数字滤波器而配置由与ΔΣ调制器的次数对应的级数的数字电路构成的积分器，在将由ΔΣ调制器的积分器和数字电路构成的积分器暂时复位之后使其动作规定的期间，由此使其作为A/D变换器进行动作。

此外，在上述各实施方式及变形例中，为了使说明变得简单而使用单端的电路构成进行了说明，但也可以采用差动的电路构成。

Claims (11)

1.一种ΔΣ调制器，具备：

积分器(10、11)，具有运算放大器(OP、OP1)、和插入在上述运算放大器的第1输入端子与输出端子之间的积分电容(Cf、Cf1)；

量化器(20)，输出对上述运算放大器的输出信号进行了量化的量化结果(Qout)；

DAC(30、31)，经由第1控制开关(SD3、SD13)与上述运算放大器的上述第1输入端子连接，用于从积蓄在上述积分电容中的电荷减去基于上述量化结果的电荷，并进行ΔΣ调制中的上述量化结果向上述积分器的反馈；

控制电路(40)，基于上述量化结果输出数字输出值；以及

采样电容(Cs、Cs1)，经由第2控制开关(SS3、SS13)与上述运算放大器的上述第1输入端子连接，积蓄基于作为输入信号的模拟信号(Vin)的电荷，

上述第2控制开关夹设在上述采样电容、与上述积分电容和上述第1输入端子的中间点之间，能够将上述采样电容与上述中间点之间的电连接进行接通关断，

在包括上述第2控制开关成为关断状态的采样期间和成为接通状态的采样期间的1个采样周期中，进行多次的上述量化结果的反馈。

2.如权利要求1所述的ΔΣ调制器，其中，

上述量化器具有1位或1.5位的分辨能力，

由上述量化器进行的量化，执行与1个采样周期中的上述量化结果的反馈次数相同的次数。

3.如权利要求1或2所述的ΔΣ调制器，其中，

基于在1个采样周期中输出的多个量化结果，决定与各采样周期对应的上述数字输出值。

4.如权利要求1所述的ΔΣ调制器，其中，

上述量化器具有2位以上的分辨能力，

通过经由上述DAC依次反馈上述量化结果，由此在1个采样周期中仅执行1次由上述量化器进行的量化。

5.如权利要求1～4中任一项所述的ΔΣ调制器，其中，

相对于与上述量化器的量化结果的反馈有关的周期的半周期，上述采样期间被设定为3倍的时间。

6.如权利要求1～4中任一项所述的ΔΣ调制器，其中，

相对于与上述量化器的量化结果的反馈有关的周期的半周期，上述采样期间被设定为2倍的时间。

7.如权利要求1～6中任一项所述的ΔΣ调制器，其中，

上述运算放大器的输出端子经由第2调制电路(122)与上述量化器连接，

上述第2调制电路具备：

第2积分器(12)，具有第2运算放大器(OP2)、和插入在上述第2运算放大器的第3输入端子与第2输出端子之间的第2积分电容(Cf2)；

第2DAC(32)，经由第3控制开关(SD23)与上述第2运算放大器的上述第3输入端子连接，通过上述量化结果的反馈来决定用于进行积蓄在上述第2积分电容中的电荷的减法的DAC电压；以及

第2采样电容(Cs2)，经由第4控制开关(SS23)与上述第2运算放大器的上述第3输入端子连接，积蓄基于上述运算放大器的输出信号的电荷，

上述第4控制开关夹设在上述第2采样电容、与上述第2积分电容和上述第3输入端子的中间点之间，能够将上述第2采样电容与上述中间点之间的电连接进行接通关断，

在包括上述第2控制开关成为关断状态的第1采样期间和成为接通状态的期间的1个采样周期中，进行多次上述量化结果的反馈，

在包括上述第4控制开关成为关断状态的第2采样期间和成为接通状态的期间的1个采样周期中，进行多次上述量化结果的反馈，

对于所输入的模拟信号进行2次以上的次数的ΔΣ调制。

8.如权利要求7所述的ΔΣ调制器，其中，

上述第1控制开关和上述第3控制开关相互同步地进行驱动。

9.如权利要求7或8所述的ΔΣ调制器，其中，

上述第1采样期间和上述第2采样期间的相位或期间的长度相互不同。

10.一种ΔΣA/D变换器，其中，

具备权利要求1～9中任一项所述的ΔΣ调制器。

11.一种增量ΔΣA/D变换器，其中，

具备权利要求1～9中任一项所述的ΔΣ调制器。