JP6753330B2 - Δς変調器、δσa/d変換器およびインクリメンタルδσa/d変換器 - Google Patents
Δς変調器、δσa/d変換器およびインクリメンタルδσa/d変換器 Download PDFInfo
- Publication number
- JP6753330B2 JP6753330B2 JP2017026275A JP2017026275A JP6753330B2 JP 6753330 B2 JP6753330 B2 JP 6753330B2 JP 2017026275 A JP2017026275 A JP 2017026275A JP 2017026275 A JP2017026275 A JP 2017026275A JP 6753330 B2 JP6753330 B2 JP 6753330B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- switch
- quantization
- capacitance
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims description 222
- 238000013139 quantization Methods 0.000 claims description 104
- 101100366710 Arabidopsis thaliana SSL12 gene Proteins 0.000 claims description 24
- 101100366563 Panax ginseng SS13 gene Proteins 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 5
- HIHOWBSBBDRPDW-PTHRTHQKSA-N [(3s,8s,9s,10r,13r,14s,17r)-10,13-dimethyl-17-[(2r)-6-methylheptan-2-yl]-2,3,4,7,8,9,11,12,14,15,16,17-dodecahydro-1h-cyclopenta[a]phenanthren-3-yl] n-[2-(dimethylamino)ethyl]carbamate Chemical compound C1C=C2C[C@@H](OC(=O)NCCN(C)C)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2 HIHOWBSBBDRPDW-PTHRTHQKSA-N 0.000 description 37
- 230000004048 modification Effects 0.000 description 34
- 238000012986 modification Methods 0.000 description 34
- 101100366707 Arabidopsis thaliana SSL11 gene Proteins 0.000 description 28
- 101150014823 SS3 gene Proteins 0.000 description 7
- 101100150556 Arabidopsis thaliana SS4 gene Proteins 0.000 description 6
- 101100366570 Panax ginseng SS1 gene Proteins 0.000 description 6
- 101500017952 Pelophylax ridibundus [Pro2,Met13]-somatostatin-14 Proteins 0.000 description 6
- 101150007842 SS1 gene Proteins 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 101100366711 Arabidopsis thaliana SSL13 gene Proteins 0.000 description 4
- 101100366561 Panax ginseng SS11 gene Proteins 0.000 description 4
- 101100366562 Panax ginseng SS12 gene Proteins 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 101100309717 Arabidopsis thaliana SD22 gene Proteins 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
- H03M3/496—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/464—Details of the digital/analogue conversion in the feedback path
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Description
オペアンプ(OP,OP1)と、オペアンプの第1入力端子と出力端子との間に挿入された積分容量(Cf,Cf1)と、を有する積分器(10,11)と、
オペアンプの出力信号を量子化した量子化結果(Qout)を出力する量子化器(20)と、
オペアンプの第1入力端子に第1制御スイッチ(SD3,SD13)を介して接続され、積分容量に蓄積された電荷から量子化結果に基づく電荷を減算し、ΔΣ変調における量子化結果の積分器へのフィードバックを行うためのDAC(30,31)と、
量子化結果に基づいてデジタル出力値を出力する制御回路(40)と、を備えるΔΣ変調器であって、
オペアンプの第1入力端子に第2制御スイッチ(SS3,SS13)を介して接続され、入力信号としてのアナログ信号(Vin)に基づく電荷が蓄積されるサンプリング容量(Cs,Cs1)を備え、
第2制御スイッチは、サンプリング容量と、積分容量と第1入力端子との中間点と、の間に介在して両者の電気的接続をオンオフ可能にし、
第2制御スイッチがオフ状態とされたサンプリング期間とオン状態とされた期間とを含む1サンプリングサイクル当たり、ひとつのアナログ信号に対するΔΣ変調において複数回の量子化結果のフィードバックが行われる。
最初に、図1を参照して、本実施形態に係るΔΣ変調器の概略構成について説明する。
なお、図3に示すように、スイッチSS1,SS2,SS3,SS4の駆動に係る位相を、上記した実施形態に較べて、遅らせるようにしても良い。図3に示す例では、スイッチSS1,SS2,SS3,SS4の駆動に係る位相が、図2に示す例と較べて、単位時間だけ遅れている。このような例では、スイッチSS3とスイッチSD3がオフされるタイミング、およびスイッチSS2とスイッチSD2がオフされるタイミングが重ならないため、スイッチのオンオフに伴って発生するチャージインジェクションの影響を低減できる。
上記した第1実施形態ではサンプリング期間をクロックの周波数に基づいた単位時間の3倍(時刻t10から時刻t13)とし、ホールド期間を単位時間と同一とする例について説明したが、スイッチSS3によりサンプリング容量Csと積分器10およびDAC30とは独立して制御可能なことから、サンプリング期間は任意に設定可能である。例えば図5に示すようにサンプリング期間とホールド期間とをともに単位時間の2倍とすることができる。
また、上記した変形例2においては、入力信号が差動のアナログ信号Vin+,Vin−の場合に、サンプリング容量Csに蓄積されたVin+に基づく電荷を積分容量Cfに転送する際に、サンプリング容量CsにスイッチSS4を介して接続される電位について、AGNDに替えてVin+の反転信号であるVin−を入力するように構成されても良い。
上記した第1実施形態および変形例1,2においては量子化器20が1.5ビットで動作する例について示した。上記例では、図2〜図5に示すように、1回のサンプリングサイクルでサンプリングされた電荷は、複数回の量子化と、量子化の回数に対応した複数回のフィードバックとが実行されている。
第1実施形態および変形例1〜4では、ΔΣ変調器100がサンプリング容量Csを唯一つ備える例について説明した。これに対して、例えば前段のドライバ回路がより低速な場合には、図8に示すように、2つのサンプリング容量CsaおよびCsbを備えるようにΔΣ変調器110を構成しても良い。これによれば、ドライバ回路から入力されるアナログ信号Vinを、2つのサンプリング容量のサンプリング期間をずらすことにより、2つのサンプリング容量を交互に用いてサンプリングすることができる。
第1実施形態および第2実施形態では、1つの積分器10を用いてΔΣ変調器を構成する例を示した。すなわち、第1実施形態および第2実施形態におけるΔΣ変調器100,110は1次のΔΣ変調器である。これに対して、2次のΔΣ変調器を構成する例を本実施形態にて説明する。
以上、好ましい実施形態について開示したが、上記した実施形態になんら制限されることなく、本開示の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
Claims (11)
- オペアンプ(OP,OP1)と、前記オペアンプの第1入力端子と出力端子との間に挿入された積分容量(Cf,Cf1)と、を有する積分器(10,11)と、
前記オペアンプの出力信号を量子化した量子化結果(Qout)を出力する量子化器(20)と、
前記オペアンプの前記第1入力端子に第1制御スイッチ(SD3,SD13)を介して接続され、前記積分容量に蓄積された電荷から前記量子化結果に基づく電荷を減算し、ΔΣ変調における前記量子化結果の前記積分器へのフィードバックを行うためのDAC(30,31)と、
前記量子化結果に基づいてデジタル出力値を出力する制御回路(40)と、を備えるΔΣ変調器であって、
前記オペアンプの前記第1入力端子に第2制御スイッチ(SS3,SS13)を介して接続され、入力信号としてのアナログ信号(Vin)に基づく電荷が蓄積されるサンプリング容量(Cs,Cs1)を備え、
前記第2制御スイッチは、前記サンプリング容量と、前記積分容量と前記第1入力端子との中間点と、の間に介在して両者の電気的接続をオンオフ可能にし、
前記第2制御スイッチがオフ状態とされたサンプリング期間とオン状態とされた期間とを含む1サンプリングサイクル当たり、ひとつの前記アナログ信号に対するΔΣ変調において複数回の前記量子化結果のフィードバックが行われるΔΣ変調器。 - 前記量子化器は1ビットまたは1.5ビットの分解能を有し、
前記量子化器による量子化は、1サンプリングサイクルにおける前記量子化結果のフィードバックの回数と同一の回数だけ実行される請求項1に記載のΔΣ変調器。 - 1サンプリングサイクル当たりに出力される複数の量子化結果に基づいて、各サイクルに対応する前記デジタル出力値が決定される請求項1または請求項2に記載のΔΣ変調器。
- 前記量子化器は2ビット以上の分解能を有し、
前記量子化結果が前記DACを介して順次フィードバックされることにより、前記量子化器による量子化が1サンプリングサイクル当たり1回だけ実行される請求項1に記載のΔΣ変調器。 - 前記サンプリング期間は、前記量子化器による量子化結果のフィードバックに係る周期の半周期に対して、3倍の時間に設定される請求項1〜4のいずれか1項に記載のΔΣ変調器。
- 前記サンプリング期間は、前記量子化器による量子化結果のフィードバックに係る周期の半周期に対して、2倍の時間に設定される請求項1〜4のいずれか1項に記載のΔΣ変調器。
- 前記オペアンプの出力端子は、第2の変調回路(122)を介して前記量子化器に接続されるものであり、
前記第2の変調回路は、
第2オペアンプ(OP2)と、前記第2オペアンプにおける第3入力端子と第2出力端子との間に挿入された第2積分容量(Cf2)と、を有する第2積分器(12)と、
前記第2オペアンプにおける前記第3入力端子に第3制御スイッチ(SD23)を介して接続され、前記第2積分容量に蓄積された電荷の減算を行うためのDAC電圧を前記量子化結果のフィードバックにより決定する第2DAC(32)と、
前記第2オペアンプにおける前記第3入力端子に第4制御スイッチ(SS23)を介して接続され、前記オペアンプの出力信号に基づく電荷が蓄積される第2サンプリング容量(Cs2)と、を備え、
前記第4制御スイッチは、前記第2サンプリング容量と、前記第2積分容量と前記第3入力端子との中間点と、の間に介在して両者の電気的接続をオンオフ可能にし、
前記第2制御スイッチがオフ状態とされた第1のサンプリング期間とオン状態とされた期間とを含む1サンプリングサイクル当たり、ひとつの前記アナログ信号に対するΔΣ変調において前記積分器への複数回の前記量子化結果のフィードバックが行われ、
前記第4制御スイッチがオフ状態とされた第2のサンプリング期間とオン状態とされた期間とを含む1サンプリングサイクル当たり、前記オペアンプのひとつの出力信号に対するΔΣ変調において前記第2積分器への複数回の前記量子化結果のフィードバックが行われ、
入力されるアナログ信号に対して2次以上の次数のΔΣ変調を行う請求項1〜6のいずれか1項に記載のΔΣ変調器。 - 前記第1制御スイッチと前記第3制御スイッチとが互いに同期して駆動する請求項7に記載のΔΣ変調器。
- 前記第1のサンプリング期間が開始する位相と前記第2のサンプリング期間が開始する位相、もしくは前記第1のサンプリング期間が終了する位相と前記第2のサンプリング期間が終了する位相、もしくは前記第1のサンプリング期間の長さと前記第2のサンプリング期間の長さが互いに異なる請求項7または請求項8に記載のΔΣ変調器。
- 請求項1〜9のいずれか1項に記載のΔΣ変調器を備えるΔΣA/D変換器。
- 請求項1〜9のいずれか1項に記載のΔΣ変調器を備えるインクリメンタルΔΣA/D変換器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017026275A JP6753330B2 (ja) | 2017-02-15 | 2017-02-15 | Δς変調器、δσa/d変換器およびインクリメンタルδσa/d変換器 |
PCT/JP2018/003730 WO2018150920A1 (ja) | 2017-02-15 | 2018-02-05 | Δς変調器、δσa/d変換器およびインクリメンタルδσa/d変換器 |
CN201880011590.4A CN110313133A (zh) | 2017-02-15 | 2018-02-05 | Δς调制器、δσa/d变换器及增量δσa/d变换器 |
US16/533,849 US10790851B2 (en) | 2017-02-15 | 2019-08-07 | Δ-Σ modulator, Δ-Σ A/D converter, and incremental Δ-Σ A/D converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017026275A JP6753330B2 (ja) | 2017-02-15 | 2017-02-15 | Δς変調器、δσa/d変換器およびインクリメンタルδσa/d変換器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018133702A JP2018133702A (ja) | 2018-08-23 |
JP2018133702A5 JP2018133702A5 (ja) | 2019-07-18 |
JP6753330B2 true JP6753330B2 (ja) | 2020-09-09 |
Family
ID=63169333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017026275A Active JP6753330B2 (ja) | 2017-02-15 | 2017-02-15 | Δς変調器、δσa/d変換器およびインクリメンタルδσa/d変換器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10790851B2 (ja) |
JP (1) | JP6753330B2 (ja) |
CN (1) | CN110313133A (ja) |
WO (1) | WO2018150920A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7183724B2 (ja) * | 2018-10-04 | 2022-12-06 | 株式会社デンソー | D/a変換回路およびa/d変換回路 |
US10735016B2 (en) * | 2018-10-04 | 2020-08-04 | Denso Corporation | D/A conversion circuit, quantization circuit, and A/D conversion circuit |
JP7124653B2 (ja) * | 2018-11-13 | 2022-08-24 | 株式会社デンソー | Δς変調器、δς変調型a/d変換器およびインクリメンタルδς変調型a/d変換器 |
JP7176369B2 (ja) * | 2018-11-20 | 2022-11-22 | 株式会社デンソー | A/d変換器 |
CN111490787B (zh) * | 2019-01-29 | 2023-07-21 | 江苏润石科技有限公司 | 一种∑-δ调制器及降低非线性和增益误差的方法 |
US20210091778A1 (en) * | 2019-09-19 | 2021-03-25 | Texas Instruments Incorporated | Switched Capacitor Slew Boost Technique |
JP7338422B2 (ja) | 2019-11-21 | 2023-09-05 | 株式会社デンソー | A/d変換器 |
JP7427985B2 (ja) * | 2020-02-03 | 2024-02-06 | 株式会社デンソー | A/d変換器 |
US10868564B1 (en) * | 2020-02-12 | 2020-12-15 | Semiconductor Components Industries, Llc | Methods and apparatus for a delta-sigma analog-to-digital converter |
US11444635B2 (en) | 2020-10-02 | 2022-09-13 | Texas Instruments Incorporated | Delta sigma modulator |
CN113114251B (zh) * | 2021-04-22 | 2024-02-20 | 锐迪科创微电子(北京)有限公司 | 模数转换器、积分三角调制器及其控制电路 |
CN115882864B (zh) * | 2021-09-29 | 2024-08-02 | 圣邦微电子(北京)股份有限公司 | 一种防止过冲和负冲的开关电容积分器电路 |
JP2023063869A (ja) | 2021-10-25 | 2023-05-10 | 株式会社デンソー | クロック信号生成回路 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0797748B2 (ja) * | 1986-06-30 | 1995-10-18 | 日本電信電話株式会社 | A/d変換器 |
US4876543A (en) | 1988-05-31 | 1989-10-24 | Motorola, Inc. | Multi-rate cascaded noise shaping modulator |
US5134401A (en) * | 1991-03-12 | 1992-07-28 | Analog Device, Inc. | Delta sigma modulator having programmable gain/attenuation |
JPH0574030U (ja) | 1992-03-04 | 1993-10-08 | 横河電機株式会社 | Σδ変調器 |
JPH0574040U (ja) | 1992-03-10 | 1993-10-08 | 三菱電機株式会社 | Lan間相互接続装置 |
US5351050A (en) * | 1992-11-03 | 1994-09-27 | Crystal Semiconductor Corporation | Detent switching of summing node capacitors of a delta-sigma modulator |
US5729232A (en) * | 1996-04-10 | 1998-03-17 | Asahi Kasei Microsystems Ltd. | Combination shared capacitor integrator and digital-to-analog converter circuit with data dependency cancellation |
JP3628463B2 (ja) * | 1996-12-26 | 2005-03-09 | 松下電器産業株式会社 | デルタシグマ型a/d変換器 |
KR100256251B1 (ko) * | 1997-06-30 | 2000-05-15 | 김영환 | 이중 샘플링 아날로그 저역 통과 필터 |
ATE304752T1 (de) * | 2001-10-31 | 2005-09-15 | Freescale Semiconductor Inc | Inkrementaler delta analog-digital-wandler |
JP3833548B2 (ja) * | 2002-02-27 | 2006-10-11 | 旭化成マイクロシステム株式会社 | デルタ・シグマ変調器 |
DE60324610D1 (de) * | 2003-09-26 | 2008-12-18 | Med El Elektromed Geraete Gmbh | Akkumulator für adaptive sigma-delta modulation |
KR100766073B1 (ko) * | 2005-12-06 | 2007-10-11 | 한국전자통신연구원 | 단일 dac 캐패시터를 이용한 멀티 비트 시그마 델타변조기 및 디지털 아날로그 변환기 |
JP2007295197A (ja) * | 2006-04-24 | 2007-11-08 | Matsushita Electric Ind Co Ltd | Δς変調器及びa/d変換器 |
JP4829695B2 (ja) * | 2006-06-16 | 2011-12-07 | パナソニック株式会社 | A/d変換器 |
JP4745267B2 (ja) * | 2007-02-21 | 2011-08-10 | パナソニック株式会社 | デルタシグマ変調器とそれを備えたda変換装置 |
JP2008263258A (ja) * | 2007-04-10 | 2008-10-30 | Matsushita Electric Ind Co Ltd | デルタシグマ変調回路とそれを用いたデルタシグマad変換装置 |
US7796069B2 (en) * | 2008-02-06 | 2010-09-14 | 02Micro International Limited | Analog to digital converters |
JP5451317B2 (ja) | 2009-10-29 | 2014-03-26 | 新日本無線株式会社 | 連続時間型多ビットδσadc回路 |
CN102545901B (zh) * | 2012-02-21 | 2015-06-17 | 北京工业大学 | 基于逐次比较量化器的二阶前馈Sigma-Delta调制器 |
EP2840715A4 (en) * | 2012-04-19 | 2015-06-03 | Toyota Motor Co Ltd | MODULATOR AND CONVERTER A / N |
JP2014146893A (ja) | 2013-01-28 | 2014-08-14 | Mitsubishi Electric Corp | マルチビットδς変調器およびそれを用いたマルチビットa/d変換器 |
JP6070654B2 (ja) | 2014-08-07 | 2017-02-01 | 株式会社デンソー | A/d変換器 |
KR102224924B1 (ko) * | 2014-11-24 | 2021-03-08 | 삼성전자주식회사 | 차동 출력을 갖는 델타-시그마 모듈레이터 |
JP6512929B2 (ja) * | 2015-05-01 | 2019-05-15 | 旭化成エレクトロニクス株式会社 | データ加重平均化回路、インクリメンタルデルタシグマad変換器、及びデータ加重平均化方法 |
JP2016213597A (ja) * | 2015-05-01 | 2016-12-15 | 旭化成エレクトロニクス株式会社 | データ加重平均化回路、インクリメンタルデルタシグマad変換器、及びデータ加重平均化方法 |
-
2017
- 2017-02-15 JP JP2017026275A patent/JP6753330B2/ja active Active
-
2018
- 2018-02-05 CN CN201880011590.4A patent/CN110313133A/zh active Pending
- 2018-02-05 WO PCT/JP2018/003730 patent/WO2018150920A1/ja active Application Filing
-
2019
- 2019-08-07 US US16/533,849 patent/US10790851B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20190363731A1 (en) | 2019-11-28 |
CN110313133A (zh) | 2019-10-08 |
US10790851B2 (en) | 2020-09-29 |
WO2018150920A1 (ja) | 2018-08-23 |
JP2018133702A (ja) | 2018-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6753330B2 (ja) | Δς変調器、δσa/d変換器およびインクリメンタルδσa/d変換器 | |
US11184017B2 (en) | Method and circuit for noise shaping SAR analog-to-digital converter | |
US10158369B2 (en) | A/D converter | |
US9432049B2 (en) | Incremental delta-sigma A/D modulator and A/D converter | |
US5461381A (en) | Sigma-delta analog-to-digital converter (ADC) with feedback compensation and method therefor | |
JP5811153B2 (ja) | A/d変換装置 | |
JP6636880B2 (ja) | 増幅回路 | |
JP2007049232A (ja) | スイッチ制御回路、δς変調回路、及びδς変調型adコンバータ | |
JP2016131366A (ja) | インクリメンタル型デルタシグマad変調器及びad変換器 | |
US10804920B2 (en) | A/D converter | |
JP2008028855A (ja) | 半導体集積回路装置 | |
JP7124653B2 (ja) | Δς変調器、δς変調型a/d変換器およびインクリメンタルδς変調型a/d変換器 | |
JP6632425B2 (ja) | インクリメンタル型デルタシグマ変調器、変調方法、およびインクリメンタル型デルタシグマad変換器 | |
JP3731334B2 (ja) | 変調器およびオーバサンプル形a/d変換器 | |
JP2010056713A (ja) | Δς型アナログデジタル変換器 | |
JP7427985B2 (ja) | A/d変換器 | |
JP7338422B2 (ja) | A/d変換器 | |
JP6792436B2 (ja) | インクリメンタル型デルタシグマad変調器およびインクリメンタル型デルタシグマad変換器 | |
JP6883415B2 (ja) | インクリメンタル型デルタシグマad変調器およびインクリメンタル型デルタシグマad変換器 | |
JP2017216523A (ja) | Ad変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190614 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200721 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200803 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6753330 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |