JP3833548B2 - デルタ・シグマ変調器 - Google Patents
デルタ・シグマ変調器 Download PDFInfo
- Publication number
- JP3833548B2 JP3833548B2 JP2002051769A JP2002051769A JP3833548B2 JP 3833548 B2 JP3833548 B2 JP 3833548B2 JP 2002051769 A JP2002051769 A JP 2002051769A JP 2002051769 A JP2002051769 A JP 2002051769A JP 3833548 B2 JP3833548 B2 JP 3833548B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- switched capacitor
- input
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、入力アナログ信号を、そのアナログ信号の周波数よりも十分に高いサンプリング周波数のノイズシェーピングしたデジタル信号にＡ／Ｄ変換するデルタ・シグマ変調器に関する。
【０００２】
【従来の技術】
この種の従来のデルタ・シグマ変調器としては、図３に示すようなものが知られている。
このデルタ・シグマ変調器は、図３に示すように、受動型ローパスフィルタ１と、第１スイッチトキャパシタ回路２と、第２スイッチトキャパシタ回路３と、積分器４と、量子化器５と、フィードバック回路６とを備えている。
【０００３】
受動型ローパスフィルタ１は、入力アナログ信号のフィルタ処理を行うが、その目的は、Ａ／Ｄ変換の対象となる入力アナログ信号に含まれる高周波ノイズ成分を減衰させ、後段の第１スイッチトキャパシタ回路２がサンプリングする際の折り返しノイズを低減することである。
第１スイッチトキャパシタ回路２は、受動型ローパスフィルタ１の出力信号をサンプリングする。このサンプリングは、図４（Ａ）に示すように、サンプリングクロックＣＫ１が「Ｈ」レベルのサンプリング期間Ｔに、サンプリングクロックＣＫ１によりスイッチＳ１ａ、Ｓ１ｂをオンにして、キャパシタＣｓを充電することにより行う。
【０００４】
第２スイッチトキャパシタ回路３は、リファレンス信号（参照信号）をサンプリングする。このサンプリングは、図４（Ａ）に示すように、サンプリングクロックＣＫ１が「Ｈ」レベルのサンプリング期間Ｔに、サンプリングクロックＣＫ１によりスイッチＳ１ｃ、Ｓ１ｄをオンにして、キャパシタＣｔを充電することにより行う。
【０００５】
積分器４は、第１スイッチトキャパシタ回路１の出力信号と、第２スイッチトキャパシタ回路２の出力信号の積分を行う。これは、図４（Ｂ）に示すサンプリングクロックＣＫ２が「Ｈ」レベルの期間に、スイッチＳ２ａ、Ｓ２ｂ、Ｓ２ｃ、Ｓ２ｄをオンにし、キャパシタＣｓとキャパシタＣｔの両電荷を積分器４に転送することにより行う。これにより、積分器４の出力は、例えば図４（Ｃ）に示すようになる。
【０００６】
量子化器５は、積分器４の出力を量子化してデジタル信号に変換して出力する（図４（Ｄ）参照）。フィードバック回路６は、第２スイッチトキャパシタ回路３の出力信号を積分器４に入力する際に、その出力信号を量子化器５の出力信号に従って正転または反転させて入力するように制御する。
【０００７】
【発明が解決しようとする課題】
ところで、従来のデルタ・シグマ変調器では、第１スイッチトキャパシタ回路２は、サンプリング周波数ｆｓ、キャパシタＣｓの容量値をＣｓとすると、次の（１）式のような抵抗成分Ｒｓと等価となる。
Ｒｓ＝１／（ｆｓ×Ｃｓ）・・・・（１）
実際には、図３において、サンプリングと積分を交互に繰り返すスイッチトキャパシタ回路２のキャパシタＣｓが、積分期間で保持する電荷量がゼロになり、続くサンプリング期間で受動型ローパスフィルタ１に接続されるときに、チャージアップするために必要な電流がキャパシタＣｓに流れ込む。この電流が、サンプリング周波数ｆｓと容量値Ｃｓとチャージアップされる電圧に比例することから、スイッチトキャパシタ回路２は上記（１）式の抵抗成分Ｒｓを有することとなる。
このため、受動型ローパスフィルタ１の抵抗Ｒａの抵抗値をＲａ、そのキャパシタＣａの容量値をＣａとし、サンプリング周波数ｆｓが入力アナログ信号の周波数ｆｉに比べて十分に高く（ｆｓ≫ｆｉ）、またＣｓがＣａに比べて十分に小さい場合（Ｃｓ≪Ｃａ）には、アナログ入力信号は抵抗成分Ｒｓと抵抗Ｒａで分圧され、抵抗成分Ｒｓに印加される電圧相当分が積分器４に入力される。つまり、入力アナログ信号は、Ｒｓ／（Ｒｓ＋Ｒａ）に分圧・減衰されて積分器４で積分される。
【０００８】
すなわち、フルスケールのデジタル信号を得るためのフルスケールのアナログ入力電圧は、第１スイッチトキャパシタ回路２による抵抗成分Ｒｓがない場合のフルスケールのアナログ入力電圧に対して、（Ｒｓ＋Ｒａ）／Ｒｓ倍の電圧になる。ここで、フルスケールのデジタル信号はデジタルコードとしてのフルスケールである場合や、１ビット出力の場合には、ＨレベルとＬレベルの割合で表現される場合がある。
【０００９】
しかも、第１スイッチトキャパシタ回路２による抵抗成分Ｒｓは、（１）式かからわかるように、サンプリング周波数ｆｓの関数であるので、上記の倍率は変動する。すなわち、従来のデルタ・シグマ変調器では、サンプリング周波数ｆｓによってフルスケール入力電圧が変わるという不都合があった。
そこで、本発明の目的は、上記の点に鑑み、高周波ノイズの混入がなく、かつサンプリング周波数によって入力フルスケール電圧の変動のないデジタ・シグマ変調器を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決して本発明の目的を達成するために、請求項１に記載の発明は、以下のように構成した。
すなわち、請求項１に記載の発明は、入力されるアナログ信号のフィルタ処理を行う受動型ローパスフィルタと、前記アナログ信号と前記受動型ローパスフィルタの出力信号を選択する選択回路と、この選択回路で選択された選択信号をサンプリングする第１のスイッチトキャパシタ回路と、リファレンス信号をサンプリングする第２のスイッチトキャパシタ回路と、前記第１および第２のスイッチトキャパシタ回路でサンプリングされた両サンプリング信号を積分する積分器と、この積分器の出力信号を量子化したデジタル信号を出力する量子化器と、前記第２のスイッチトキャパシタ回路の出力信号を前記積分器に入力する際に、その出力信号を前記量子化器の出力信号に従って正転または反転させて入力するように制御するフィードバック回路と、を備え、前記選択回路は、前記第１のスイッチトキャパシタ回路のサンプリング期間のうちの前半側の期間で前記アナログ信号を選択し、そのサンプリング期間のうちの後半側の期間で前記受動型ローパスフィルタの出力信号を選択するようになっていることを特徴とする。
【００１１】
このような構成からなる本発明では、選択回路が、第１のスイッチトキャパシタ回路のサンプリング期間のうちの前半側の期間で入力アナログ信号を選択し、そのサンプリング期間のうちの後半側の期間で受動型ローパスフィルタの出力信号を選択する。
ここで、入力アナログ信号は、Ａ／Ｄ変換の対象となる必要な信号Ｓ１と、サンプリング周波数に近い十分に高い周波数や雑音などのＡ／Ｄ変換の対象にならない不要な信号Ｎ１の２つの成分からなる。
【００１２】
このため、サンプリング期間のうちの前半側の期間には、入力アナログ信号が第１のスイッチトキャパシタ回路にそのまま入力されるので、その入力アナログ信号の成分のうちの両信号Ｓ１、Ｎ１により、第１のスイッチトキャパシタ回路のキャパシタＣｓが充電される（図１参照）。また、同じく前半の期間には、キャパシタＣａにおいては抵抗ＲａとキャパシタＣａによる受動型ローパスフィルタ回路により高周波成分が減衰されるので、キャパシタＣａにおいては不要な信号Ｎ１は減衰され、必要な信号Ｓ１のみが保持される。
【００１３】
一方、サンプリング期間のうちの後半側の期間には、受動型ローパスフィルタのキャパシタＣａと第１のスイッチトキャパシタ回路のキャパシタＣｓとが接続され、キャパシタＣａとキャパシタＣｓとの間で電荷の再分配が行われる。
ここで、キャパシタＣａの容量値ＣａとキャパシタＣｓの容量値Ｃｓは、Ｃａ≫Ｃｓである。このため、キャパシタＣｓに蓄積されている電荷のうち、信号Ｓ１に係る分の電荷は移動がなく保持され、信号Ｎ１に係る分の電荷の大部分がキャパシタＣｓからキャパシタＣａ側に移動する。
【００１４】
ただし、キャパシタＣｓからキャパシタＣａに移動する信号Ｎ１に係る電荷はキャパシタＣａに保持されている信号Ｓ１に係る電荷に比べて非常に小さいため、キャパシタＣａにおいて電位的に十分減衰される。
また、信号Ｎ１は平均的にはゼロであるので、キャパシタＣａへの定常的な電流の出入りはなく、キャパシタＣａにおける信号Ｓ１の減衰はない。
【００１５】
この結果、キャパシタＣｓに蓄積される電荷は、入力アナログ信号のうち、Ａ／Ｄ変換に必要な信号Ｓ１のみに基づくものとなり、これが積分器に入力され、Ａ／Ｄ変換に不要な信号Ｎ１に基づく電荷の積分器への入力は排除される。
従って、本発明によれば、入力アナログ信号は減衰されることなく積分器で積分され、フルスケールのデジタル信号を得るためのフルスケールのアナログ入力信号電圧が、サンプリング周波数により変動せずに一定となる。
【００１６】
【発明の実施の形態】
以下、本発明のデルタ・シグマ変調器の実施形態について、図面を参照して説明する。
図１は、本発明のデルタ・シグマ変調器の実施形態の全体の構成を示す回路図である。
【００１７】
この実施形態に係るデルタ・シグマ変調器は、図１に示すように、受動型ローパスフィルタ１１と、選択回路１２と、第１スイッチトキャパシタ回路１３と、第２スイッチトキャパシタ回路１４と、積分器１５と、量子化器１６と、フィードバック回路１７と、を備えている。
受動型ローパスフィルタ１１は、入力アナログ信号のフィルタ処理を行う時間連続的なフィルタである。この受動型ローパスフィルタ１１は、抵抗ＲａとキャパシタＣａからなる。
【００１８】
ここで、キャパシタＣａと第１スイッチトキャパシタ回路１３のキャパシタＣｓとは、Ｃａ≫Ｃｓとなるように設定されている。
選択回路１２は、入力アナログ信号と受動型ローパスフィルタ１１の出力信号のうちのいずれか一方を選択し、この選択信号を第１スイッチトキャパシタ回路１３に出力するものである。この選択回路１２は、入力アナログ信号を選択するスイッチＳＡと、受動型ローパスフィルタ１１の出力信号を選択するスイッチＳＢとからなる。スイッチＳＡは図２（Ｃ）に示すクロックＣＫ３によりオンオフ制御され、スイッチＳＢは図２（Ｄ）に示すクロックＣＫ４によりオンオフ制御されるようになっている。
【００１９】
第１スイッチトキャパシタ回路１３は、選択回路１２で選択された入力アナログ信号または受動型ローパスフィルタ１１の出力信号のいずれか一方をサンプリングする回路である。この第１スイッチトキャパシタ回路１３は、キャパシタＣｓと、４つのスイッチＳ１ａ、Ｓ１ｂ、Ｓ２ａ、Ｓ２ｂとからなる。
スイッチＳ１ａ、Ｓ１ｂは、図２（Ａ）に示すサンプリングクロックＣＫ１によりオンオフ制御され、サンプリングクロックＣＫ１が「Ｈ」レベルのときにオンするようになっている。また、スイッチＳ２ａ、Ｓ２ｂは、図２（Ｂ）に示すサンプリングクロックＣＫ２によりオンオフ制御され、サンプリングクロックＣＫ２が「Ｈ」レベルのときにオンするようになっている。
【００２０】
第２スイッチトキャパシタ回路１４は、リファレンス信号をサンプリングする回路である。この第２スイッチトキャパシタ回路１４は、キャパシタＣｔと、４つのスイッチＳ１ｃ、Ｓ１ｄ、Ｓ２ｃ、Ｓ２ｄとからなる。
スイッチＳ１ｃ、Ｓ１ｄは、図２（Ａ）に示すサンプリングクロックＣＫ１によりオンオフ制御され、サンプリングクロックＣＫ１が「Ｈ」レベルのときにオンするようになっている。また、スイッチＳ２ｃ、Ｓ２ｄは、図２（Ｂ）に示すサンプリングクロックＣＫ２によりオンオフ制御され、サンプリングクロックＣＫ２が「Ｈ」レベルのときにオンするようになっている。
【００２１】
積分器１５は、第１スイッチトキャパシタ回路１３の出力信号と、第２スイッチトキャパシタ回路１４の出力信号の積分を行うものであり、例えばオペアンプＯＰ１とコンデンサＣ１とからなる。
量子化器１６は、積分器１５の出力を量子化してデジタル信号に変換して出力するものである。
【００２２】
フィードバック回路１７は、第２スイッチトキャパシタ回路１４の出力信号を積分器１５に入力する際に、その出力信号を量子化器１６の出力信号に従って正転または反転させて入力するように制御する回路である。
次に、このような構成からなる実施形態の動作の一例について、図１および図２を参照して説明する。
【００２３】
図２（Ａ）に示すように、サンプリングクロックＣＫ１が「Ｈ」レベルのサンプリング期間Ｔには、そのサンプリングクロックＣＫ１によりスイッチＳ１ａ、Ｓ１ｂがオンとなり、第１スイッチトキャパシタ１３回路は、以下のようなサンプリング動作を行う。
すなわち、そのサンプリング期間Ｔのうちの前半の期間Ｔ１では、図２（Ｃ）に示すようにクロックＣＫ３が「Ｈ」レベルとなり、選択回路１２のスイッチＳＡがオンとなる。これにより、入力アナログ信号が、第１スイッチトキャパシタ回路１３に入力されてサンプリングが行われる。
【００２４】
ここで、入力アナログ信号は、Ａ／Ｄ変換の対象となる必要な信号Ｓ１と、サンプリング周波数に近い十分に高い周波数や雑音などのＡ／Ｄ変換の対象にならない不要な信号Ｎ１の２つの成分からなる。
このため、サンプリング期間Ｔのうちの前半の期間Ｔ１では、入力アナログ信号が第１スイッチトキャパシタ回路１３にそのまま入力されるので、その入力アナログ信号の成分のうちの両信号Ｓ１、Ｎ１により、第１スイッチトキャパシタ回路１３のコンデンサＣｓが充電される。
【００２５】
これに対して、サンプリング期間Ｔのうちの後半の期間Ｔ２では、図２（Ｃ）（Ｄ）に示すようにクロックＣＫ３が「Ｌ」レベル、クロックＣＫ４が「Ｈ」レベルとなり、選択回路１２のスイッチＳＢがオンとなる。これにより、受動型ローパスフィルタ１１のキャパシタＣａと第１スイッチトキャパシタ回路１３のキャパシタＣｓとが接続され、キャパシタＣａとキャパシタＣｓとの間で電荷の再分配が行われる。
【００２６】
ここで、キャパシタＣａの容量値ＣａとキャパシタＣｓの容量値Ｃｓは、Ｃａ≫Ｃｓの関係にある。このため、キャパシタＣｓに蓄積されている電荷のうち、必要な信号Ｓ１に係る分の電荷は移動がなく保持され、不要な信号Ｎ１に係る分の電荷の大部分がキャパシタＣｓからキャパシタＣａ側に移動する。
この結果、キャパシタＣｓに蓄積される電荷は、入力アナログ信号のうち、Ａ／Ｄ変換に必要な信号Ｓ１のみに基づくものとなり、これが積分器１５に対して入力可能となり、Ａ／Ｄ変換に不要な信号Ｎ１に基づく電荷の積分器１５への入力は排除される。
【００２７】
ところで、図２（Ａ）に示すように、サンプリングクロックＣＫ１が「Ｈ」レベルのサンプリング期間Ｔには、そのサンプリングクロックＣＫ１によりスイッチＳ１ｃ、Ｓ１ｄがオンとなる。このため、第２スイッチトキャパシタ回路１４は、リファレンス信号のサンプリングを行う。
そして、図２（Ａ）（Ｂ）に示すように、サンプリングクロックＣＫ１が「Ｈ」レベルから「Ｌ」レベルになるととともに、サンプリングクロックＣＫ２が「Ｌ」レベルから「Ｈ」レベルになり、サンプリング期間Ｔが経過すると、スイッチＳ１ａ、Ｓ１ｂ、Ｓ１ｃ、Ｓ１ｄがオフになるとともに、スイッチＳ２ａ、Ｓ２ｂ、Ｓ２ｃ、Ｓ２ｄがオンになる。
【００２８】
この結果、積分器１５は、第１スイッチトキャパシタ回路１３のキャパシタｃｓの電荷と、第２スイッチトキャパシタ回路１４のキャパシタＣｔの電荷の積分を行う。このときの積分器１５の出力は、図２（Ｅ）に示すようになる。
量子化器１６は、積分器１５の出力を量子化してデジタル信号に変換して出力する（図２（Ｆ）参照）。フィードバック回路１７は、第２スイッチトキャパシタ回路１４の出力信号を積分器１５に入力する際に、その出力信号を量子化器１６の出力信号に従って正転または反転させて入力するように制御する。
【００２９】
以上説明したように、この実施形態によれば、入力アナログ信号が第１スイッチトキャパシタ回路１３で減衰されることなく積分器１５で積分され、フルスケールのデジタル信号を得るためのフルスケールのアナログ入力信号電圧が、サンプリング周波数により変動せずに一定となる。
なお、上記の実施形態の各構成部品は、ＭＯＳ集積回路などにより集積化するのが好ましいが、受動型ローパスフィルタ１１は個別の部品により構成するようにしても良い。
【００３０】
また、上記の実施形態において、フィードバック回路１７は、さまざまな構成が可能である。
例えば、第２スイッチトキャパシタ回路１４において、２組の回路を使用するようにし、一方の回路でレファレンス信号を、他方の回路でレファレンス信号を反転させた信号をサンプリングし、量子化器１６の出力信号に従っていずれの回路の出力を選択するようにしても良い。
【００３１】
また、上記の実施形態を全差動回路とし、レファレンス信号を積分器に入力する際に、積分器の反転入力端子か非反転入力端子のいずれかに入力するようにしても良い。
さらに、第２スイッチトキャパシタ回路１４と組み合わせてスイッチのタイミングを制御することで、リファレンス信号を加算あるいは減算する効果をもたせる構成であっても良い。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、高周波ノイズ信号の混入がなく、かつサンプリング周波数によって入力フルスケール電圧の変動のないデルタ・シグマ変調器を提供できる。
【図面の簡単な説明】
【図１】本発明のデルタ・シグマ変調器の実施形態の構成を示す回路図である。
【図２】その実施形態の動作を説明する波形図である。
【図３】従来のデルタ・シグマ変調器の構成を示す回路図である。
【図４】その従来のデルタ・シグマ変調器の動作を説明する波形図である。
【符号の説明】
１１ 受動型ローパスフィルタ
１２ 選択回路
１３ 第１スイッチトキャパシタ回路
１４ 第２スイッチトキャパシタ回路
１５ 積分器
１６ 量子化器
１７ フィードバック回路１７
【発明の属する技術分野】
本発明は、入力アナログ信号を、そのアナログ信号の周波数よりも十分に高いサンプリング周波数のノイズシェーピングしたデジタル信号にＡ／Ｄ変換するデルタ・シグマ変調器に関する。
【０００２】
【従来の技術】
この種の従来のデルタ・シグマ変調器としては、図３に示すようなものが知られている。
このデルタ・シグマ変調器は、図３に示すように、受動型ローパスフィルタ１と、第１スイッチトキャパシタ回路２と、第２スイッチトキャパシタ回路３と、積分器４と、量子化器５と、フィードバック回路６とを備えている。
【０００３】
受動型ローパスフィルタ１は、入力アナログ信号のフィルタ処理を行うが、その目的は、Ａ／Ｄ変換の対象となる入力アナログ信号に含まれる高周波ノイズ成分を減衰させ、後段の第１スイッチトキャパシタ回路２がサンプリングする際の折り返しノイズを低減することである。
第１スイッチトキャパシタ回路２は、受動型ローパスフィルタ１の出力信号をサンプリングする。このサンプリングは、図４（Ａ）に示すように、サンプリングクロックＣＫ１が「Ｈ」レベルのサンプリング期間Ｔに、サンプリングクロックＣＫ１によりスイッチＳ１ａ、Ｓ１ｂをオンにして、キャパシタＣｓを充電することにより行う。
【０００４】
第２スイッチトキャパシタ回路３は、リファレンス信号（参照信号）をサンプリングする。このサンプリングは、図４（Ａ）に示すように、サンプリングクロックＣＫ１が「Ｈ」レベルのサンプリング期間Ｔに、サンプリングクロックＣＫ１によりスイッチＳ１ｃ、Ｓ１ｄをオンにして、キャパシタＣｔを充電することにより行う。
【０００５】
積分器４は、第１スイッチトキャパシタ回路１の出力信号と、第２スイッチトキャパシタ回路２の出力信号の積分を行う。これは、図４（Ｂ）に示すサンプリングクロックＣＫ２が「Ｈ」レベルの期間に、スイッチＳ２ａ、Ｓ２ｂ、Ｓ２ｃ、Ｓ２ｄをオンにし、キャパシタＣｓとキャパシタＣｔの両電荷を積分器４に転送することにより行う。これにより、積分器４の出力は、例えば図４（Ｃ）に示すようになる。
【０００６】
量子化器５は、積分器４の出力を量子化してデジタル信号に変換して出力する（図４（Ｄ）参照）。フィードバック回路６は、第２スイッチトキャパシタ回路３の出力信号を積分器４に入力する際に、その出力信号を量子化器５の出力信号に従って正転または反転させて入力するように制御する。
【０００７】
【発明が解決しようとする課題】
ところで、従来のデルタ・シグマ変調器では、第１スイッチトキャパシタ回路２は、サンプリング周波数ｆｓ、キャパシタＣｓの容量値をＣｓとすると、次の（１）式のような抵抗成分Ｒｓと等価となる。
Ｒｓ＝１／（ｆｓ×Ｃｓ）・・・・（１）
実際には、図３において、サンプリングと積分を交互に繰り返すスイッチトキャパシタ回路２のキャパシタＣｓが、積分期間で保持する電荷量がゼロになり、続くサンプリング期間で受動型ローパスフィルタ１に接続されるときに、チャージアップするために必要な電流がキャパシタＣｓに流れ込む。この電流が、サンプリング周波数ｆｓと容量値Ｃｓとチャージアップされる電圧に比例することから、スイッチトキャパシタ回路２は上記（１）式の抵抗成分Ｒｓを有することとなる。
このため、受動型ローパスフィルタ１の抵抗Ｒａの抵抗値をＲａ、そのキャパシタＣａの容量値をＣａとし、サンプリング周波数ｆｓが入力アナログ信号の周波数ｆｉに比べて十分に高く（ｆｓ≫ｆｉ）、またＣｓがＣａに比べて十分に小さい場合（Ｃｓ≪Ｃａ）には、アナログ入力信号は抵抗成分Ｒｓと抵抗Ｒａで分圧され、抵抗成分Ｒｓに印加される電圧相当分が積分器４に入力される。つまり、入力アナログ信号は、Ｒｓ／（Ｒｓ＋Ｒａ）に分圧・減衰されて積分器４で積分される。
【０００８】
すなわち、フルスケールのデジタル信号を得るためのフルスケールのアナログ入力電圧は、第１スイッチトキャパシタ回路２による抵抗成分Ｒｓがない場合のフルスケールのアナログ入力電圧に対して、（Ｒｓ＋Ｒａ）／Ｒｓ倍の電圧になる。ここで、フルスケールのデジタル信号はデジタルコードとしてのフルスケールである場合や、１ビット出力の場合には、ＨレベルとＬレベルの割合で表現される場合がある。
【０００９】
しかも、第１スイッチトキャパシタ回路２による抵抗成分Ｒｓは、（１）式かからわかるように、サンプリング周波数ｆｓの関数であるので、上記の倍率は変動する。すなわち、従来のデルタ・シグマ変調器では、サンプリング周波数ｆｓによってフルスケール入力電圧が変わるという不都合があった。
そこで、本発明の目的は、上記の点に鑑み、高周波ノイズの混入がなく、かつサンプリング周波数によって入力フルスケール電圧の変動のないデジタ・シグマ変調器を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決して本発明の目的を達成するために、請求項１に記載の発明は、以下のように構成した。
すなわち、請求項１に記載の発明は、入力されるアナログ信号のフィルタ処理を行う受動型ローパスフィルタと、前記アナログ信号と前記受動型ローパスフィルタの出力信号を選択する選択回路と、この選択回路で選択された選択信号をサンプリングする第１のスイッチトキャパシタ回路と、リファレンス信号をサンプリングする第２のスイッチトキャパシタ回路と、前記第１および第２のスイッチトキャパシタ回路でサンプリングされた両サンプリング信号を積分する積分器と、この積分器の出力信号を量子化したデジタル信号を出力する量子化器と、前記第２のスイッチトキャパシタ回路の出力信号を前記積分器に入力する際に、その出力信号を前記量子化器の出力信号に従って正転または反転させて入力するように制御するフィードバック回路と、を備え、前記選択回路は、前記第１のスイッチトキャパシタ回路のサンプリング期間のうちの前半側の期間で前記アナログ信号を選択し、そのサンプリング期間のうちの後半側の期間で前記受動型ローパスフィルタの出力信号を選択するようになっていることを特徴とする。
【００１１】
このような構成からなる本発明では、選択回路が、第１のスイッチトキャパシタ回路のサンプリング期間のうちの前半側の期間で入力アナログ信号を選択し、そのサンプリング期間のうちの後半側の期間で受動型ローパスフィルタの出力信号を選択する。
ここで、入力アナログ信号は、Ａ／Ｄ変換の対象となる必要な信号Ｓ１と、サンプリング周波数に近い十分に高い周波数や雑音などのＡ／Ｄ変換の対象にならない不要な信号Ｎ１の２つの成分からなる。
【００１２】
このため、サンプリング期間のうちの前半側の期間には、入力アナログ信号が第１のスイッチトキャパシタ回路にそのまま入力されるので、その入力アナログ信号の成分のうちの両信号Ｓ１、Ｎ１により、第１のスイッチトキャパシタ回路のキャパシタＣｓが充電される（図１参照）。また、同じく前半の期間には、キャパシタＣａにおいては抵抗ＲａとキャパシタＣａによる受動型ローパスフィルタ回路により高周波成分が減衰されるので、キャパシタＣａにおいては不要な信号Ｎ１は減衰され、必要な信号Ｓ１のみが保持される。
【００１３】
一方、サンプリング期間のうちの後半側の期間には、受動型ローパスフィルタのキャパシタＣａと第１のスイッチトキャパシタ回路のキャパシタＣｓとが接続され、キャパシタＣａとキャパシタＣｓとの間で電荷の再分配が行われる。
ここで、キャパシタＣａの容量値ＣａとキャパシタＣｓの容量値Ｃｓは、Ｃａ≫Ｃｓである。このため、キャパシタＣｓに蓄積されている電荷のうち、信号Ｓ１に係る分の電荷は移動がなく保持され、信号Ｎ１に係る分の電荷の大部分がキャパシタＣｓからキャパシタＣａ側に移動する。
【００１４】
ただし、キャパシタＣｓからキャパシタＣａに移動する信号Ｎ１に係る電荷はキャパシタＣａに保持されている信号Ｓ１に係る電荷に比べて非常に小さいため、キャパシタＣａにおいて電位的に十分減衰される。
また、信号Ｎ１は平均的にはゼロであるので、キャパシタＣａへの定常的な電流の出入りはなく、キャパシタＣａにおける信号Ｓ１の減衰はない。
【００１５】
この結果、キャパシタＣｓに蓄積される電荷は、入力アナログ信号のうち、Ａ／Ｄ変換に必要な信号Ｓ１のみに基づくものとなり、これが積分器に入力され、Ａ／Ｄ変換に不要な信号Ｎ１に基づく電荷の積分器への入力は排除される。
従って、本発明によれば、入力アナログ信号は減衰されることなく積分器で積分され、フルスケールのデジタル信号を得るためのフルスケールのアナログ入力信号電圧が、サンプリング周波数により変動せずに一定となる。
【００１６】
【発明の実施の形態】
以下、本発明のデルタ・シグマ変調器の実施形態について、図面を参照して説明する。
図１は、本発明のデルタ・シグマ変調器の実施形態の全体の構成を示す回路図である。
【００１７】
この実施形態に係るデルタ・シグマ変調器は、図１に示すように、受動型ローパスフィルタ１１と、選択回路１２と、第１スイッチトキャパシタ回路１３と、第２スイッチトキャパシタ回路１４と、積分器１５と、量子化器１６と、フィードバック回路１７と、を備えている。
受動型ローパスフィルタ１１は、入力アナログ信号のフィルタ処理を行う時間連続的なフィルタである。この受動型ローパスフィルタ１１は、抵抗ＲａとキャパシタＣａからなる。
【００１８】
ここで、キャパシタＣａと第１スイッチトキャパシタ回路１３のキャパシタＣｓとは、Ｃａ≫Ｃｓとなるように設定されている。
選択回路１２は、入力アナログ信号と受動型ローパスフィルタ１１の出力信号のうちのいずれか一方を選択し、この選択信号を第１スイッチトキャパシタ回路１３に出力するものである。この選択回路１２は、入力アナログ信号を選択するスイッチＳＡと、受動型ローパスフィルタ１１の出力信号を選択するスイッチＳＢとからなる。スイッチＳＡは図２（Ｃ）に示すクロックＣＫ３によりオンオフ制御され、スイッチＳＢは図２（Ｄ）に示すクロックＣＫ４によりオンオフ制御されるようになっている。
【００１９】
第１スイッチトキャパシタ回路１３は、選択回路１２で選択された入力アナログ信号または受動型ローパスフィルタ１１の出力信号のいずれか一方をサンプリングする回路である。この第１スイッチトキャパシタ回路１３は、キャパシタＣｓと、４つのスイッチＳ１ａ、Ｓ１ｂ、Ｓ２ａ、Ｓ２ｂとからなる。
スイッチＳ１ａ、Ｓ１ｂは、図２（Ａ）に示すサンプリングクロックＣＫ１によりオンオフ制御され、サンプリングクロックＣＫ１が「Ｈ」レベルのときにオンするようになっている。また、スイッチＳ２ａ、Ｓ２ｂは、図２（Ｂ）に示すサンプリングクロックＣＫ２によりオンオフ制御され、サンプリングクロックＣＫ２が「Ｈ」レベルのときにオンするようになっている。
【００２０】
第２スイッチトキャパシタ回路１４は、リファレンス信号をサンプリングする回路である。この第２スイッチトキャパシタ回路１４は、キャパシタＣｔと、４つのスイッチＳ１ｃ、Ｓ１ｄ、Ｓ２ｃ、Ｓ２ｄとからなる。
スイッチＳ１ｃ、Ｓ１ｄは、図２（Ａ）に示すサンプリングクロックＣＫ１によりオンオフ制御され、サンプリングクロックＣＫ１が「Ｈ」レベルのときにオンするようになっている。また、スイッチＳ２ｃ、Ｓ２ｄは、図２（Ｂ）に示すサンプリングクロックＣＫ２によりオンオフ制御され、サンプリングクロックＣＫ２が「Ｈ」レベルのときにオンするようになっている。
【００２１】
積分器１５は、第１スイッチトキャパシタ回路１３の出力信号と、第２スイッチトキャパシタ回路１４の出力信号の積分を行うものであり、例えばオペアンプＯＰ１とコンデンサＣ１とからなる。
量子化器１６は、積分器１５の出力を量子化してデジタル信号に変換して出力するものである。
【００２２】
フィードバック回路１７は、第２スイッチトキャパシタ回路１４の出力信号を積分器１５に入力する際に、その出力信号を量子化器１６の出力信号に従って正転または反転させて入力するように制御する回路である。
次に、このような構成からなる実施形態の動作の一例について、図１および図２を参照して説明する。
【００２３】
図２（Ａ）に示すように、サンプリングクロックＣＫ１が「Ｈ」レベルのサンプリング期間Ｔには、そのサンプリングクロックＣＫ１によりスイッチＳ１ａ、Ｓ１ｂがオンとなり、第１スイッチトキャパシタ１３回路は、以下のようなサンプリング動作を行う。
すなわち、そのサンプリング期間Ｔのうちの前半の期間Ｔ１では、図２（Ｃ）に示すようにクロックＣＫ３が「Ｈ」レベルとなり、選択回路１２のスイッチＳＡがオンとなる。これにより、入力アナログ信号が、第１スイッチトキャパシタ回路１３に入力されてサンプリングが行われる。
【００２４】
ここで、入力アナログ信号は、Ａ／Ｄ変換の対象となる必要な信号Ｓ１と、サンプリング周波数に近い十分に高い周波数や雑音などのＡ／Ｄ変換の対象にならない不要な信号Ｎ１の２つの成分からなる。
このため、サンプリング期間Ｔのうちの前半の期間Ｔ１では、入力アナログ信号が第１スイッチトキャパシタ回路１３にそのまま入力されるので、その入力アナログ信号の成分のうちの両信号Ｓ１、Ｎ１により、第１スイッチトキャパシタ回路１３のコンデンサＣｓが充電される。
【００２５】
これに対して、サンプリング期間Ｔのうちの後半の期間Ｔ２では、図２（Ｃ）（Ｄ）に示すようにクロックＣＫ３が「Ｌ」レベル、クロックＣＫ４が「Ｈ」レベルとなり、選択回路１２のスイッチＳＢがオンとなる。これにより、受動型ローパスフィルタ１１のキャパシタＣａと第１スイッチトキャパシタ回路１３のキャパシタＣｓとが接続され、キャパシタＣａとキャパシタＣｓとの間で電荷の再分配が行われる。
【００２６】
ここで、キャパシタＣａの容量値ＣａとキャパシタＣｓの容量値Ｃｓは、Ｃａ≫Ｃｓの関係にある。このため、キャパシタＣｓに蓄積されている電荷のうち、必要な信号Ｓ１に係る分の電荷は移動がなく保持され、不要な信号Ｎ１に係る分の電荷の大部分がキャパシタＣｓからキャパシタＣａ側に移動する。
この結果、キャパシタＣｓに蓄積される電荷は、入力アナログ信号のうち、Ａ／Ｄ変換に必要な信号Ｓ１のみに基づくものとなり、これが積分器１５に対して入力可能となり、Ａ／Ｄ変換に不要な信号Ｎ１に基づく電荷の積分器１５への入力は排除される。
【００２７】
ところで、図２（Ａ）に示すように、サンプリングクロックＣＫ１が「Ｈ」レベルのサンプリング期間Ｔには、そのサンプリングクロックＣＫ１によりスイッチＳ１ｃ、Ｓ１ｄがオンとなる。このため、第２スイッチトキャパシタ回路１４は、リファレンス信号のサンプリングを行う。
そして、図２（Ａ）（Ｂ）に示すように、サンプリングクロックＣＫ１が「Ｈ」レベルから「Ｌ」レベルになるととともに、サンプリングクロックＣＫ２が「Ｌ」レベルから「Ｈ」レベルになり、サンプリング期間Ｔが経過すると、スイッチＳ１ａ、Ｓ１ｂ、Ｓ１ｃ、Ｓ１ｄがオフになるとともに、スイッチＳ２ａ、Ｓ２ｂ、Ｓ２ｃ、Ｓ２ｄがオンになる。
【００２８】
この結果、積分器１５は、第１スイッチトキャパシタ回路１３のキャパシタｃｓの電荷と、第２スイッチトキャパシタ回路１４のキャパシタＣｔの電荷の積分を行う。このときの積分器１５の出力は、図２（Ｅ）に示すようになる。
量子化器１６は、積分器１５の出力を量子化してデジタル信号に変換して出力する（図２（Ｆ）参照）。フィードバック回路１７は、第２スイッチトキャパシタ回路１４の出力信号を積分器１５に入力する際に、その出力信号を量子化器１６の出力信号に従って正転または反転させて入力するように制御する。
【００２９】
以上説明したように、この実施形態によれば、入力アナログ信号が第１スイッチトキャパシタ回路１３で減衰されることなく積分器１５で積分され、フルスケールのデジタル信号を得るためのフルスケールのアナログ入力信号電圧が、サンプリング周波数により変動せずに一定となる。
なお、上記の実施形態の各構成部品は、ＭＯＳ集積回路などにより集積化するのが好ましいが、受動型ローパスフィルタ１１は個別の部品により構成するようにしても良い。
【００３０】
また、上記の実施形態において、フィードバック回路１７は、さまざまな構成が可能である。
例えば、第２スイッチトキャパシタ回路１４において、２組の回路を使用するようにし、一方の回路でレファレンス信号を、他方の回路でレファレンス信号を反転させた信号をサンプリングし、量子化器１６の出力信号に従っていずれの回路の出力を選択するようにしても良い。
【００３１】
また、上記の実施形態を全差動回路とし、レファレンス信号を積分器に入力する際に、積分器の反転入力端子か非反転入力端子のいずれかに入力するようにしても良い。
さらに、第２スイッチトキャパシタ回路１４と組み合わせてスイッチのタイミングを制御することで、リファレンス信号を加算あるいは減算する効果をもたせる構成であっても良い。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、高周波ノイズ信号の混入がなく、かつサンプリング周波数によって入力フルスケール電圧の変動のないデルタ・シグマ変調器を提供できる。
【図面の簡単な説明】
【図１】本発明のデルタ・シグマ変調器の実施形態の構成を示す回路図である。
【図２】その実施形態の動作を説明する波形図である。
【図３】従来のデルタ・シグマ変調器の構成を示す回路図である。
【図４】その従来のデルタ・シグマ変調器の動作を説明する波形図である。
【符号の説明】
１１ 受動型ローパスフィルタ
１２ 選択回路
１３ 第１スイッチトキャパシタ回路
１４ 第２スイッチトキャパシタ回路
１５ 積分器
１６ 量子化器
１７ フィードバック回路１７
Claims (1)
- 入力されるアナログ信号のフィルタ処理を行う受動型ローパスフィルタと、
前記アナログ信号と前記受動型ローパスフィルタの出力信号を選択する選択回路と、
この選択回路で選択された選択信号をサンプリングする第１のスイッチトキャパシタ回路と、
リファレンス信号をサンプリングする第２のスイッチトキャパシタ回路と、
前記第１および第２のスイッチトキャパシタ回路でサンプリングされた両サンプリング信号を積分する積分器と、
この積分器の出力信号を量子化したデジタル信号を出力する量子化器と、
前記第２のスイッチトキャパシタ回路の出力信号を前記積分器に入力する際に、その出力信号を前記量子化器の出力信号に従って正転または反転させて入力するように制御するフィードバック回路と、を備え、
前記選択回路は、前記第１のスイッチトキャパシタ回路のサンプリング期間のうちの前半側の期間で前記アナログ信号を選択し、そのサンプリング期間のうちの後半側の期間で前記受動型ローパスフィルタの出力信号を選択するようになっていることを特徴とするデルタ・シグマ変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002051769A JP3833548B2 (ja) | 2002-02-27 | 2002-02-27 | デルタ・シグマ変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002051769A JP3833548B2 (ja) | 2002-02-27 | 2002-02-27 | デルタ・シグマ変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258644A JP2003258644A (ja) | 2003-09-12 |
| JP3833548B2 true JP3833548B2 (ja) | 2006-10-11 |
Family
ID=28663660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002051769A Expired - Fee Related JP3833548B2 (ja) | 2002-02-27 | 2002-02-27 | デルタ・シグマ変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3833548B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7321325B2 (en) | 2005-07-07 | 2008-01-22 | Realtek Semiconductor Corp. | Background calibration of continuous-time delta-sigma modulator |
| US7277032B2 (en) * | 2005-10-21 | 2007-10-02 | Realtek Semiconductor Corp. | Low-pass filter based delta-sigma modulator |
| US7446687B2 (en) | 2006-10-27 | 2008-11-04 | Realtek Semiconductor Corp. | Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modulator |
| JP6753330B2 (ja) * | 2017-02-15 | 2020-09-09 | 株式会社デンソー | Δς変調器、δσａ／ｄ変換器およびインクリメンタルδσａ／ｄ変換器 |
-
2002
- 2002-02-27 JP JP2002051769A patent/JP3833548B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003258644A (ja) | 2003-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6040793A (en) | Switched-capacitor sigma-delta analog-to-digital converter with input voltage overload protection | |
| EP2026468B1 (en) | High precision analog to digital converter | |
| US5563597A (en) | Switched-capacitor one-bit digital-to-analog converter with low sensitivity to op-amp offset voltage | |
| US7167119B1 (en) | Delta-sigma modulators with double sampling input networks and systems using the same | |
| US5461381A (en) | Sigma-delta analog-to-digital converter (ADC) with feedback compensation and method therefor | |
| JP4662826B2 (ja) | スイッチ制御回路、δς変調回路、及びδς変調型ａｄコンバータ | |
| JP5046622B2 (ja) | サンプリングフィルタ装置 | |
| US7683815B2 (en) | Cross-coupled switched capacitor circuit with a plurality of branches | |
| JP2007295197A (ja) | Δς変調器及びａ／ｄ変換器 | |
| JPH08125541A (ja) | デルタシグマ変調器 | |
| EP1803223A2 (en) | Analog-to-digital converter with reduced average input current and reduced average reference current | |
| US5177484A (en) | Switched capacitor oversampling analog/digital converter with noise filtering | |
| CN110190849A (zh) | 一种逐次逼近型模数转换器 | |
| JP3833548B2 (ja) | デルタ・シグマ変調器 | |
| JPH04243326A (ja) | オーバサンプリングｄ−ａ変換器 | |
| JPS6031315A (ja) | ２次デルタ・シグマ変調器 | |
| Singh et al. | A 14 bit dual channel incremental continuous-time delta sigma modulator for multiplexed data acquisition | |
| JP2003234638A (ja) | 多入力積分回路及び多入力δς変調回路 | |
| JP2014146893A (ja) | マルチビットδς変調器およびそれを用いたマルチビットａ／ｄ変換器 | |
| CN114641936A (zh) | 传感器电路 | |
| CN106210571A (zh) | 一种基于x射线ccd信号读出的集成电路 | |
| JPH0310420A (ja) | アナログ・ディジタル変換器 | |
| US10305507B1 (en) | First-order sigma-delta analog-to-digital converter | |
| JP6132095B2 (ja) | 信号変換装置 | |
| US20230421170A1 (en) | Delta-sigma modulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060719 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |