CN111490787B - 一种∑-δ调制器及降低非线性和增益误差的方法 - Google Patents

一种∑-δ调制器及降低非线性和增益误差的方法 Download PDF

Info

Publication number
CN111490787B
CN111490787B CN201910086440.6A CN201910086440A CN111490787B CN 111490787 B CN111490787 B CN 111490787B CN 201910086440 A CN201910086440 A CN 201910086440A CN 111490787 B CN111490787 B CN 111490787B
Authority
CN
China
Prior art keywords
sampling
voltage signal
reference voltage
capacitor
input voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910086440.6A
Other languages
English (en)
Other versions
CN111490787A (zh
Inventor
张明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Runic Technology Co ltd
Original Assignee
Jiangsu Runic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Runic Technology Co ltd filed Critical Jiangsu Runic Technology Co ltd
Priority to CN201910086440.6A priority Critical patent/CN111490787B/zh
Priority to PCT/CN2019/086824 priority patent/WO2020155466A1/zh
Priority to US17/041,085 priority patent/US11075646B2/en
Publication of CN111490787A publication Critical patent/CN111490787A/zh
Application granted granted Critical
Publication of CN111490787B publication Critical patent/CN111490787B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本申请提供∑‑Δ调制器及降低非线性和增益误差的方法，包括：多个采样电容器，用于采样输入电压，或同时采样输入电压和基准电压信号；运算放大器；多个开关，用于选择采样输入电压、基准电压信号；积分电容器，对采样电容器对所采集的输入电压和基准电压信号进行积分叠加；控制组件，用于控制一个周期内选择采样基准电压信号，或同时采样输入电压和基准电压信号，以及下个周期内，同时采样输入电压和基准电压信号的采样电容器的时钟控制，在采样输入时，同时采样2个电容的Vref信号，抵消积分电容面积过大，采用伪随机数来控制电容的轮询时序，解决Σ‑Δ调制器的Idle tone问题，有效减小积分电容面积，从而减小集成电路的制造成本，减少输出摆幅。

Description

一种∑-Δ调制器及降低非线性和增益误差的方法
技术领域
本申请涉及ADC模数转换及放大领域，尤其涉及∑-Δ调制器。
背景技术
ADC是模数转换器转换器英文简称，是一种能将模拟信号转变为数字信号的电子元件，通常是将信号采样并保持以后，再进行量化和编码，这两个过程是在转化的同时实现的。
ADC的转换一般要经过采样、保持和量化、编码这几个步骤，在实际电路中，有些过程是合并进行的，如采样和保持，量化和编码在转换过程中是同时实现的。
采样定理：当采样频率大于模拟信号中最高频率成分的两倍时，采样值才能不失真的反映原来模拟信号。
ADC的主要参数有：
1. 转换精度，集成ADC用分辨率和转换误差来描述转换精度。
2. 分辨率，通常以输出二进制或十进制数字的位数表示分辨率的高低，因为位数越多，量化单位越小，对输入信号的分辨能力就越高，例如：输入模拟电压的变化范围为0～5 V，输出8位二进制数可以分辨的最小模拟电压为5 V×2－8＝20 mV；而输出12位二进制数可以分辨的最小模拟电压为5 V×2－12≈1.22 mV。
3. 转换误差，它是指在零点和满度都校准以后，在整个转换范围内，分别测量各个数字量所对应的模拟输入电压实测范围与理论范围之间的偏差，取其中的最大偏差作为转换误差的指标，通常以相对误差的形式出现，并以LSB为单位表示。
4. 转换速度，完成一次模数转换所需要的时间称为转换时间，大多数情况下，转换速度是转换时间的倒数。
当前市面上的ADC转换电路主要分成三种类型：
1,流水线型ADC的转换速度最高（转换时间可小于50 ns）
2,逐次逼近型ADC 次之（转换时间在10～100μs 之间）
3,∑-Δ型ADC 转换速度最低（转换时间在几十毫秒至数百毫秒之间）。
这3种架构的ADC各有特点，其中流水线型ADC速度较高，但是精度比较低；∑-Δ型ADC是可以做到高精度，主要应用于低速测量领域，譬如穿戴式，电子称，医疗电子等；逐次逼近型介于两者之间。
传统的∑-Δ型ADC由于电容器对不匹配导致存在增益误差、非线性误差，现有CN201080018375.0 用于切换式电容器Σ-Δ调制器的2阶段增益校准与缩放方案，图2所示，采用将采样电容器对划分为R个群组的相同大小电容器，每一取样时，在前两个阶段期间使用若干个电容器群组S(其 中S≤R)取样及传送输入信号电压。同时，R-S个电容器群组正对共模电压信号(或单 端电路的接地)进行取样，所述信号对所传送总电荷的贡献为零。在最后两个阶段期间使用所有R个电容器群组来取样及传送DAC电压。此处通过使用此技术良好地实现S/R 比率。为了使不匹配效应最小化，以某一序列在每一取样时在R个群组当中不同地选择 S个电容器群组，使得所有R个电容器群组在某一时间周期之后已对输入信号取样相同量的次数。此序列是使输入电容器(对输入电压进行取样的电容器)旋转以对不匹配误差求平均，且如果针对某一量的取样完成平均值，那么此技术可将增益误差显著减小到低的ppm水平。
采用上述方法减小了增益误差，同时引入了以下问题：1、增加了积分电容器的大小，增加了整体成本；2、积分电容器增大，输出摆幅大；3、积分电容器转换过程中过冲大。
发明内容
本申请提供了∑-Δ调制器，本申请采用以下技术方案：包括：多个采样电容器，用于采样输入电压，或同时采样输入电压和基准电压信号；
运算放大器；
多个开关，用于选择采样输入电压、基准电压信号；
积分电容器，对采样电容器对所采集的输入电压和基准电压信号进行积分叠加；
控制组件，用于控制开关动作，在一个周期内选择采样基准电压信号，或同时采样输入电压和基准电压信号，以及下个周期内，同时采样输入电压和基准电压信号的采样电容器的时钟控制。
优选的，基准电压信号由数/模转换器提供。
优选的，上述数/模转换器由控制组件控制。
优选的，数/模转换器所提供的基准电压通过开关动作，分配给任一对采样电容器，或者在输入电压信号采样的同时分配给闲置的采样电容器。
优选的，每个采样周期内，包括：1/4周期输入电压信号采样、1/2周期电荷积分、1/2周期基准电压信号采样。
优选的，1/2周期电荷积分过程中：1/2积分输入电压信号，1/2积分基准电压信号，其中积分输入电压信号时还叠加积分基准电压信号。
∑-Δ调制器进行采样的方法，S1、开关动作，采样电容器同时采样输入电压和基准电压信号；S2、积分电容器对输入电压和基准电压信号进行积分叠加；S3、开关动作，采样电容器对采样输入基准电压信号；S4、积分电容器对基准电压信号进行积分叠加；S5、重复S1-S4。
优选的，S1中，采用电容器对采样输入电压，并利用闲置电容器采集基准电压信号。
优选的，S1中，控制组件控制输入采样电路上的任一对开关闭合，实现输入电压采样；控制基准电压信号采样电路的任一开关闭合，实现基准电压信号采样。
优选的，S3中，基准电压信号上的任一对开关闭合，对应的采样电容器对采样基准电压信号。
优选的，S3中，采样基准电压信号所对应的任一对开关，包含或不包含S1中的基准电压信号采样电路的任一开关。
优选的，控制组件时序控制S1-S4中的开关切换，实现周期采样、积分耦合。
优选的，控制组件控制伪随机数产生时序来控制开关切换。
优选的，控制组件控制S1-S4的工作周期占比。
本专利在采样输入的时候，同时采样2个电容的Vref信号，可以抵消积分电容面积过大的问题，另外，本专利通过采用伪随机数来控制电容的轮询时序，从而能够解决Σ-Δ调制器普遍存在的Idle tone问题，专利在提高∑-Δ调制器增益误差的同时，能够有效减小积分电容面积，从而减小集成电路的制造成本，减少输出摆幅，本专利在模数转换领域有着非常广泛的实用价值。
附图说明
图1为现有普通∑-ΔADC的技术原理图。
图2为∑-ΔADC专利的现有技术原理图。
图3为本申请电路原理图。
图4为本申请的控制时序图。
图5为图4所对应的采样电容器对的分配示意图。
图6为本申请的控制时序图。
图7为图6所对应的采样电容器对的分配示意图。
图8为本申请的控制时序图。
图9为图8所对应的采样电容器对的分配示意图。
图10为本申请的控制时序图。
图11为图10所对应的采样电容器对的分配示意图。
具体实施方式
图1所示为现有普通的∑-ΔADC，采用最传统的过采样技术加上噪声整形的原理，使得低频噪声比较小，从而实现高精度的要求，但是非线性很难解决。
图2为在图1所示的∑-ΔADC的基础上，对输入信号和反馈信号进行固定频率的周期变化，基本解决非线性问题，解决了非线性问题，但是，控制稍微复杂，由于采用的均衡的时序问题，使得积分器要求很高，从而造成了对芯片的面积巨大的问题，同时引入了IdleTone问题。
本申请在普通的∑-ΔADC的基础上，对输入信号和反馈信号进行特殊处理，解决非线性问题。
具体的为：本申请中，包括：多个采样电容器，用于采样输入电压，或同时采样输入电压和基准电压信号；
运算放大器；
多个开关，用于选择采样输入电压、基准电压信号；
积分电容器，对采样电容器对所采集的输入电压和基准电压信号进行积分叠加；
控制组件，用于控制开关动作，在一个周期内选择采样基准电压信号，或同时采样输入电压和基准电压信号，以及下个周期内，同时采样输入电压和基准电压信号的采样电容器的时钟控制。
优选的，基准电压信号由数/模转换器提供。
优选的，上述数/模转换器由控制组件控制。
优选的，数/模转换器所提供的基准电压通过开关动作，分配给任一对采样电容器，或者在输入电压信号采样的同时分配给闲置的采样电容器。
优选的，每个采样周期内，包括：1/4周期输入电压信号采样、1/2周期电荷积分、1/2周期基准电压信号采样。
优选的，1/2周期电荷积分过程中：1/2积分输入电压信号，1/2积分基准电压信号，其中积分输入电压信号时还叠加积分基准电压信号。
图3所示为本专利的原理图，包括X、Y、Z三对采样电容器对，六个电容器相同，用于采样输入电压，或同时采样输入电压和基准电压信号。
包括S1X、S1Y、S1Z、S2X、S2Y、S2Z、S3X、S3Y、S3Z9对开关，每对开关的闭合控制一对采样电容器的充电采样。
包括运算放大器，S1X、S1Y、S1Z、S2X、S2Y、S2Z、S3X、S3Y、S3Z9对开关，每对开关对称分布正向输入端、反向输入端；X、Y、Z三对采样电容器对，每对采样电容器对也对称连接在运算放大器的正向输入端、反向输入端。
包括积分电容器，一对积分电容器，分别连接在输出端和正向输入端，输出端和反向输入端。
包括控制组件，用于控制S1X、S1Y、S1Z、S2X、S2Y、S2Z、S3X、S3Y、S3Z9对开关的切换，实现X、Y、Z三对采样电容器对的切换。
∑-Δ调制器进行采样的方法，S1、开关动作，采样电容器同时采样输入电压和基准电压信号；S2、积分电容器对输入电压和基准电压信号进行积分叠加；S3、开关动作，采样电容器对采样输入基准电压信号；S4、积分电容器对基准电压信号进行积分叠加；S5、重复S1-S4。
优选的，S1中，采用电容器对采样输入电压，并利用闲置电容器采集基准电压信号。
优选的，S1中，控制组件控制输入采样电路上的任一对开关闭合，实现输入电压采样；控制基准电压信号采样电路的任一开关闭合，实现基准电压信号采样。
优选的，S3中，基准电压信号上的任一对开关闭合，对应的采样电容器对采样基准电压信号。
优选的，S3中，采样基准电压信号所对应的任一对开关，包含或不包含S1中的基准电压信号采样电路的任一开关。
优选的，控制组件时序控制S1-S4中的开关切换，实现周期采样、积分耦合。
优选的，控制组件控制伪随机数产生时序来控制开关切换。
优选的，控制组件控制S1-S4的工作周期占比。
结合图4至图11给出一个周期的工作的介绍，让采样输入和采样Vref 同时进行，具体为当采样输入时11,12号开关闭合，同时33开关闭合，实现同时在S1时钟项采样输入和反馈的Vref 信号，然后I1时钟项把电荷积分到积分电容上；接着在S2时钟项31和32 开关闭合，完成采样剩余的反馈信号Vref，然后在I2时钟把电荷再积分到积分电容上；完成一次的采样积分过程。图4中，开关11、12、13闭合。图6中，开关31、32闭合；图8中，开关12、13、21闭合；图10为中，开关22、23闭合；
实际操作中，不限于上述的工作时序以及上述的工作模式，本申请仅给出其中一种采样电容器对的分配情况。
把采样积分Vref过程分开来实现，这样可以解决对放大器要求过高的问题，同时控制采样积分过程的循环采用了伪随机数的模式来控制开关的循环循序，从而实现了对整体过程控制，对于伪随机数的的产生，由控制组件产生。
上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本专利请的权利要求所涵盖。

Claims (9)

1.∑-Δ调制器，其特征在于，包括：
运算放大器；
多个采样电容器，用于采样输入电压信号，或同时采样输入电压信号和基准电压信号；其中，所述多个采样电容器包括X、Y、Z三对采样电容器，六个采样电容器相同；每对采样电容器对称连接在所述运算放大器的正向输入端、反向输入端；
多个开关，用于选择采样输入电压信号、基准电压信号；其中，所述多个开关包括S1X、S1Y、S1Z、S2X、S2Y、S2Z、S3X、S3Y、S3Z 9对开关，每对开关的闭合控制一对采样电容器的充电采样，每对开关对称分布在所述运算放大器的正向输入端、反向输入端；
一对积分电容器，用于对采样电容器所采集的输入电压信号和基准电压信号进行积分叠加；其中一个积分电容器连接在所述运算放大器的输出端和正向输入端，另外一个积分电容器连接在所述运算放大器的输出端和反向输入端；
控制组件，用于控制S1X、S1Y、S1Z、S2X、S2Y、S2Z、S3X、S3Y、S3Z 9对开关的动作，实现X、Y、Z三对采样电容器的切换，在一个周期内选择采样基准电压信号，或同时采样输入电压信号和基准电压信号，以及下个周期内，同时采样输入电压信号和基准电压信号的采样电容器的时钟控制；
所述∑-Δ调制器进行采样的方法，包括：
S1、开关动作，采样电容器同时采样输入电压信号和基准电压信号；
其中，S1中，采用电容器采样输入电压信号，并利用闲置的采样电容器采集基准电压信号；所述控制组件控制输入电压信号采样电路上的任一对开关闭合，实现所述输入电压信号采样；所述控制组件控制基准电压信号采样电路上的任一对开关闭合，实现所述基准电压信号采样；
S2、积分电容器对输入电压信号和基准电压信号进行积分叠加；
S3、开关动作，采样电容器采样基准电压信号；
其中，S3中，所述基准电压信号采样电路上的任一对开关闭合，对应的采样电容器采样所述基准电压信号；
S4、积分电容器对基准电压信号进行积分叠加；
S5、重复S1-S4。
2.根据权利要求1所述的∑-Δ调制器，其特征在于：所述基准电压信号由数/模转换器提供。
3.根据权利要求2所述的∑-Δ调制器，其特征在于：所述数/模转换器由所述控制组件控制。
4.根据权利要求2所述的∑-Δ调制器，其特征在于：所述数/模转换器所提供的基准电压通过开关动作，分配给任一对采样电容器，或者在输入电压信号采样的同时分配给闲置的采样电容器。
5.根据权利要求1所述的∑-Δ调制器，其特征在于：每个采样周期内，包括：1/4周期输入电压信号采样、1/2周期电荷积分、1/2周期基准电压信号采样。
6.根据权利要求5所述的∑-Δ调制器，其特征在于：1/2周期电荷积分过程中：1/2积分输入电压信号，1/2积分基准电压信号，其中积分输入电压信号时还叠加积分基准电压信号。
7.根据权利要求1所述的∑-Δ调制器，其特征在于：控制组件时序控制S1-S4中的开关切换，实现周期采样、积分耦合。
8.根据权利要求7所述的∑-Δ调制器，其特征在于：控制组件控制伪随机数产生时序来控制开关切换。
9.根据权利要求1所述的∑-Δ调制器，其特征在于：控制组件控制S1-S4的工作周期占比。
CN201910086440.6A 2019-01-29 2019-01-29 一种∑-δ调制器及降低非线性和增益误差的方法 Active CN111490787B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910086440.6A CN111490787B (zh) 2019-01-29 2019-01-29 一种∑-δ调制器及降低非线性和增益误差的方法
PCT/CN2019/086824 WO2020155466A1 (zh) 2019-01-29 2019-05-14 一种∑-δ调制器及降低非线性和增益误差的方法
US17/041,085 US11075646B2 (en) 2019-01-29 2019-05-14 Σ-Δmodulator and method for reducing nonlinear error and gain error

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910086440.6A CN111490787B (zh) 2019-01-29 2019-01-29 一种∑-δ调制器及降低非线性和增益误差的方法

Publications (2)

Publication Number Publication Date
CN111490787A CN111490787A (zh) 2020-08-04
CN111490787B true CN111490787B (zh) 2023-07-21

Family

ID=71812197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910086440.6A Active CN111490787B (zh) 2019-01-29 2019-01-29 一种∑-δ调制器及降低非线性和增益误差的方法

Country Status (3)

Country Link
US (1) US11075646B2 (zh)
CN (1) CN111490787B (zh)
WO (1) WO2020155466A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230057907A (ko) * 2021-10-22 2023-05-02 삼성전자주식회사 랜덤 리셋 신호를 이용한 커패시터 기반 디지털-아날로그 변환기 및 이를 포함하는 집적 회로
CN114710156B (zh) * 2022-06-07 2022-10-04 杭州瑞盟科技股份有限公司 一种模数转换装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044682A (zh) * 2004-10-18 2007-09-26 线性技术公司 平均差动输入电流得到减小的对模拟信号进行采样的系统和方法
CN101350623A (zh) * 2008-09-16 2009-01-21 华为技术有限公司 一种调制器电路及实现方法
CN101447790A (zh) * 2007-09-28 2009-06-03 美国思睿逻辑有限公司 离散时间可编程增益adc输入电路及方法
CN101741387A (zh) * 2009-12-17 2010-06-16 上海贝岭股份有限公司 一种积分型模数转换器及其采样控制方法
CN102176188A (zh) * 2011-03-30 2011-09-07 上海北京大学微电子研究院 带隙基准电压产生电路
CN102414989A (zh) * 2009-07-16 2012-04-11 密克罗奇普技术公司 用于切换式电容器σ-δ调制器的2阶段增益校准与缩放方案
CN103069719A (zh) * 2010-07-08 2013-04-24 密克罗奇普技术公司 使用斩波器电压参考的用于切换式电容器σ-δ调制器的二阶段增益校准和缩放方案
CN104106217A (zh) * 2012-02-10 2014-10-15 亚德诺半导体技术公司 用于从σδ转换器中的输入信号分离出基准电流的方法和设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19936677A1 (de) * 1999-08-04 2001-03-15 Infineon Technologies Ag Sigma-Delta-A/D-Wandler
CN201181937Y (zh) * 2008-04-07 2009-01-14 南开大学 双通路复用∑△调制器
CN201616819U (zh) * 2009-12-17 2010-10-27 上海贝岭股份有限公司 一种积分型模数转换器
CN102270991A (zh) * 2010-06-07 2011-12-07 中国人民解放军国防科学技术大学 二阶分时复用Delta-Sigma调制器
EP2658131A1 (en) * 2012-04-24 2013-10-30 Texas Instruments Deutschland Electronic device and method for analogue to digital conversion according to Delta-Sigma modulation using double sampling
JP6753330B2 (ja) * 2017-02-15 2020-09-09 株式会社デンソー Δς変調器、δσａ／ｄ変換器およびインクリメンタルδσａ／ｄ変換器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044682A (zh) * 2004-10-18 2007-09-26 线性技术公司 平均差动输入电流得到减小的对模拟信号进行采样的系统和方法
CN101447790A (zh) * 2007-09-28 2009-06-03 美国思睿逻辑有限公司 离散时间可编程增益adc输入电路及方法
CN101350623A (zh) * 2008-09-16 2009-01-21 华为技术有限公司 一种调制器电路及实现方法
CN102414989A (zh) * 2009-07-16 2012-04-11 密克罗奇普技术公司 用于切换式电容器σ-δ调制器的2阶段增益校准与缩放方案
CN101741387A (zh) * 2009-12-17 2010-06-16 上海贝岭股份有限公司 一种积分型模数转换器及其采样控制方法
CN103069719A (zh) * 2010-07-08 2013-04-24 密克罗奇普技术公司 使用斩波器电压参考的用于切换式电容器σ-δ调制器的二阶段增益校准和缩放方案
CN102176188A (zh) * 2011-03-30 2011-09-07 上海北京大学微电子研究院 带隙基准电压产生电路
CN104106217A (zh) * 2012-02-10 2014-10-15 亚德诺半导体技术公司 用于从σδ转换器中的输入信号分离出基准电流的方法和设备

Also Published As

Publication number Publication date
WO2020155466A1 (zh) 2020-08-06
US20210111734A1 (en) 2021-04-15
CN111490787A (zh) 2020-08-04
US11075646B2 (en) 2021-07-27

Similar Documents

Publication Publication Date Title
CN110492885B (zh) 一种无源噪声整形逐次逼近sar模数转换器
US7446686B2 (en) Incremental delta-sigma data converters with improved stability over wide input voltage ranges
US10158369B2 (en) A/D converter
US8947285B2 (en) ADC with noise-shaping SAR
WO2017006297A2 (en) Hybrid charge-sharing charge-redistribution dac for successive approximation analog-to-digital converters
CN111211783B (zh) 双反馈回路噪声整形过采样逐次逼近模数转换器及方法
CN109889199B (zh) 一种带斩波稳定的σδ型和sar型混合型adc
CN107769784B (zh) 一种过采样式Pipeline SAR-ADC系统
KR20060052937A (ko) 공간 효율적 저전력 주기적 ａ／ｄ 변환기
JP2015211391A (ja) Ａｄ変換器及びａｄ変換方法
De Maeyer et al. A double-sampling extended-counting ADC
CN1593010A (zh) 增量△模数转换
Liu et al. Error-feedback mismatch error shaping for high-resolution data converters
US20220407530A1 (en) Error-feedback sar-adc
CN111490787B (zh) 一种∑-δ调制器及降低非线性和增益误差的方法
Zheng et al. A short review of some analog-to-digital converters resolution enhancement methods
Rauth et al. Analog-to-digital conversion. part 5
CN111342842A (zh) 一种新型高速高精度模数转换器
Chen et al. History, present state-of-art and future of incremental ADCs
CN207504850U (zh) 一种过采样式Pipeline SAR-ADC装置
Chao et al. A 12-bit 4-kHz incremental ADC with loading-free extended counting technique
CN107517059B (zh) 一种提高模数转换器转换速度的电路及方法
CN211860072U (zh) 一种新型高速高精度模数转换器
TWI763525B (zh) 類比數位轉換器及其操作方法
CN117318714A (zh) 一种基于电容失配随机化非线性消除技术的高精度sar adc

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant