CN107196659B - 一种调制器结构及模数转换器 - Google Patents

一种调制器结构及模数转换器 Download PDF

Info

Publication number
CN107196659B
CN107196659B CN201710359140.1A CN201710359140A CN107196659B CN 107196659 B CN107196659 B CN 107196659B CN 201710359140 A CN201710359140 A CN 201710359140A CN 107196659 B CN107196659 B CN 107196659B
Authority
CN
China
Prior art keywords
order
branch
circuit
switch
shared
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710359140.1A
Other languages
English (en)
Other versions
CN107196659A (zh
Inventor
汪辉
侯鹏
汪宁
田犁
封松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Advanced Research Institute of CAS
Original Assignee
Shanghai Advanced Research Institute of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Advanced Research Institute of CAS filed Critical Shanghai Advanced Research Institute of CAS
Priority to CN201710359140.1A priority Critical patent/CN107196659B/zh
Publication of CN107196659A publication Critical patent/CN107196659A/zh
Application granted granted Critical
Publication of CN107196659B publication Critical patent/CN107196659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明提供一种调制器结构及模数转换器，所述调制器结构包括与输入信号Vin连接的前阶积分器，与所述前阶积分器连接的共用积分器，分别与所述输入信号Vin、前阶积分器及共用积分器连接的求和电路，以及与所述求和电路连接的量化电路，其中，所述量化电路的输出端与所述前阶积分器连接；本发明所述调制器结构通过将后(N‑1)阶积分器进行共用，增加调制器阶数的同时，减少了运放电路的数量，进而降低了芯片功耗、减小了芯片面积，解决了现有模数转换器通过提高调制器阶数提高精度时存在芯片功耗大、面积大的问题。

Description

一种调制器结构及模数转换器
技术领域
本发明属于电路设计领域，特别是涉及一种调制器结构及模数转换器。
背景技术
微流控芯片是将微通道、电极、传感器和电路等集中在几平方厘米芯片上，能够完成一系列实验的微技术平台。因此，与传统生物化学实验平台相比，微流控芯片具有体积小、使用样品少、反应速度快、可大量平行处理、可即用即弃的特点，正因为这些优点，微流控芯片被誉为“下一代技术”。然而，微流控芯片采集的是未经处理的模拟数据，仍然需要模数转换器将模拟信号转换成数字信号，再由信号处理系统将数据进行处理得到所需要的实验结果。其中，模数转换器的精度是决定微流控芯片实验系统所得实验室结果准确性的关键所在。
目前微流控的技术主要应用医药学研究领域，而且微流控技术在POCT即及时诊断领域有大的发展前景，POCT是一种便携设备，对设备的功耗要求比较高。由于Sigma DeltaADC(∑-Δ模数转换器)精度高，但是其功耗相比奈奎斯特ADC功耗较大，而要将SigmaDeltaADC应用于微流控技术，就要求Sigma Delta ADC不仅能够实现高精度转换，还要尽可能降低功耗。
关于高精度，Sigma Delta ADC有三种方式：1、提升过采样率；2、采用多位量化器；3、提高调制器的阶数。由于微流控芯片输出信号在2kHz以下时，可以得到较高的过采样率，这是应用于微流控芯片的Sigma Delta ADC的设计的特点，故通过第一种方式来提高精度的效果并不明显。而采用第二种方式来提高精度时，由于多位量化器需要比较器的数量较多，面积和功耗都会比较大，且多位比较器存在的非线性问题，需要额外的动态元素匹配电路来进行调节，实现复杂。故现有技术人员一般采用第三种方式来提高Sigma Delta ADC的精度。
目前提高调制器阶数的方式主要是通过将多个积分器直接级联，具体电路如图1所示，图1为一四阶调制器，由一个两相非交叠时钟P1和P2控制，其中，P1d为时钟P1的延时时钟信号，P2d为时钟P2的延时时钟信号。可见，采用该种方式提高调制器阶数时，存在的缺点是电路功耗及面积大。
鉴于此，有必要设计一种新的调制器结构及模数转换器用以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种调制器结构及模数转换器，用于解决现有模数转换器通过提高调制器阶数提高精度时存在芯片功耗大、面积大的问题。
为实现上述目的及其他相关目的，本发明提供一种调制器结构，所述调制器结构包括：
前阶积分器，与输入信号Vin连接，用于对所述输入信号Vin进行采样，形成前阶采样信号，并在反馈信号的控制下，对所述前阶采样信号进行积分，输出前阶积分信号；
共用积分器，包括N阶积分电路，其第一阶积分电路与所述前阶积分器连接，用于对所述前阶积分信号进行采样，形成共用第一阶采样信号，及对所述共用第一阶采样信号进行积分，形成共用第一阶积分信号并输出，其后(N-1)阶积分电路均与所述第一阶积分电路连接，用于依次对前一阶积分电路输出的积分信号进行采样，及对该采样信号进行积分，输出每一阶积分电路产生的积分信号，其中，N为大于等于2的整数；
求和电路，分别与所述输入信号Vin、前阶积分器及共用积分器连接，用于对所述输入信号Vin、前阶积分信号、及共用积分器输出的前(N-1)阶积分信号进行锁存，并在共用积分器输出第N阶积分信号时，对所述输入信号Vin、前阶积分信号及共用积分器输出的每一阶积分信号进行求和，输出一求和信号；
量化电路，分别与所述前阶积分器及求和电路连接，用于对所述求和信号进行量化处理，输出一量化信号，并将所述量化信号作为反馈信号输入到所述前阶积分器。
优选地，所述前阶积分器包括：
前阶第一支路，与正输入信号Vin+连接，用于对所述正输入信号Vin+进行采样，形成前阶第一采样信号，并在反馈信号的控制下，对所述前阶第一采样信号进行积分，输出前阶第一积分信号；
前阶第二支路，与负输入信号Vin-连接，用于对所述负输入信号Vin-进行采样，形成前阶第二采样信号，并在反馈信号的控制下，对所述前阶第二采样信号进行积分，输出前阶第二积分信号。
优选地，所述前阶第一支路和前阶第二支路的电路结构相同，均包括前阶采样电路及与所述前阶采样电路连接的前阶积分电路；其中，
前阶第一支路的前阶采样电路与正输入信号Vin+连接，用于对所述正输入信号Vin+进行采样，形成前阶第一采样信号；前阶第二支路的前阶采样电路与负输入信号Vin-连接，用于对所述负输入信号Vin-进行采样，形成前阶第二采样信号；及
前阶第一支路的前阶积分电路与前阶第一支路的前阶采样电路连接，用于对所述前阶第一采样信号进行积分，形成前阶第一积分信号；前阶第二支路的前阶积分电路与前阶第二支路的前阶采样电路连接，用于对所述前阶第二采样信号进行积分，形成前阶第二积分信号。
优选地，所述前阶采样电路包括第一开关、第二开关及第一电容，所述第一开关的第二连接端与第一电容的第一连接端连接，所述第一电容的第二连接端与第二开关的第一连接端连接，所述第二开关的第二连接端接地，所述前阶第一支路中前阶采样电路的第一开关的第一连接端与正输入信号Vin+连接，所述前阶第二支路中前阶采样电路的第一开关的第一连接端与负输入信号Vin-连接；其中，所述第一开关和第二开关由时钟信号控制其断开或闭合。
优选地，所述前阶积分电路包括第三开关、第四开关、第五开关、第六开关、第一电容，第一反馈电容及第一运放电路，所述第三开关的第一连接端分别与第四开关的第一连接端和第五开关的第一连接端连接，所述第四开关的第二连接端与电源电压VDD连接，所述第五开关的第二连接端与电源负极VSS连接，所述第三开关的第二连接端与第一电容的第一连接端连接，所述第一电容的第二连接端与第六开关的第一连接端连接，所述第六开关的第二连接端与第一反馈电容的第一连接端连接，所述前阶第一支路中前阶积分电路的第一反馈电容的第一连接端与第一运放电路的第一输入端连接，所述前阶第一支路中前阶积分电路的第一反馈电容的第二连接端与第一运放电路的第一输出端连接，所述前阶第二支路中前阶积分电路的第一反馈电容的第一连接端与第一运放电路的第二输入端连接，所述前阶第二支路中前阶积分电路的第一反馈电容的第二连接端与第一运放电路的第二输出端连接；其中，所述第三开关和第六开关由时钟信号控制其断开或闭合，所述第四开关和第五开关由反馈信号控制其断开或闭合。
优选地，所述共用积分器包括共用第一支路和共用第二支路，其中，
所述共用第一支路包括：
共用一支路第一阶积分电路，与所述前阶第一支路连接，用于对所述前阶第一积分信号进行采样，形成共用一支路第一阶采样信号，并对所述共用一支路第一阶采样信号进行积分，形成共用一支路第一阶积分信号；
共用一支路后(N-1)阶积分电路，所述共用一支路后(N-1)阶积分电路中各阶积分电路的电路结构相同，且均与所述共用一支路第一阶积分电路连接，用于依次对前一阶积分电路输出的积分信号进行采样，并对该采样信号进行积分，输出每一阶积分电路产生的积分信号；
所述共用第二支路包括：
共用二支路第一阶积分电路，与所述前阶第二支路连接，用于对所述前阶第二积分信号进行采样，形成共用二支路第一阶采样信号，并对所述共用二支路第一阶采样信号进行积分，形成共用二支路第一阶积分信号；
共用二支路后(N-1)阶积分电路，所述共用二支路后(N-1)阶积分电路中各阶积分电路的电路结构相同，且均与所述共用二支路第一阶积分电路连接，用于依次对前一阶积分电路输出的积分信号进行采样，并对该采样信号进行积分，输出每一阶积分电路产生的积分信号。
优选地，所述共用一支路第一阶积分电路与所述共用二支路第一阶积分电路的电路结构相同，均包括共用第一阶采样电路，及与所述共用第一阶采样电路连接的共用第一阶积分电路；其中，
共用一支路第一阶积分电路的共用第一阶采样电路与所述前阶第一支路连接，用于对所述前阶第一积分信号进行采样，形成共用一支路第一阶采样信号；共用二支路第一阶积分电路的共用第一阶采样电路与所述前阶第二支路连接，用于对所述前阶第二积分信号进行采用，形成共用二支路第一阶采样信号；及
共用一支路第一阶积分电路的共用第一阶积分电路与所述共用一支路第一阶积分电路的共用第一阶采样电路连接，用于对所述共用一支路第一阶采样信号进行积分，形成共用一支路第一阶积分信号；共用二支路第一阶积分电路的共用第一阶积分电路与所述共用二支路第一阶积分电路的共用第一阶采样电路连接，用于对所述共用二支路第一阶采样信号进行积分，形成共用二支路第一阶积分信号。
优选地，所述共用第一阶采样电路包括第七开关、第八开关及第二电容，所述第七开关的第二连接端与所述第二电容的第一连接端连接，所述第二电容的第二连接端与所述第八开关的第一连接端连接，所述第八开关的第二连接端接地，所述共用一支路第一阶积分电路中共用第一阶采样电路的第七开关的第一连接端与所述前阶第一支路连接，所述共用二支路第一阶积分电路中共用第一阶采样电路的第七开关的第一连接端与所述前阶第二支路连接；其中，所述第七开关和第八开关由时钟信号控制其断开或闭合。
优选地，所述共用第一阶积分电路包括第九开关、第十开关、第十一开关、第十二开关、第二电容、第二反馈电容及共用运放电路，所述第九开关的第一连接端接地，所述第九开关的第二连接端与第二电容的第一连接端连接，所述第二电容的第二连接端与第十开关的第一连接端连接，所述第十开关的第二连接端与第十一开关的第一连接端连接，所述第十一开关的第二连接端与第二反馈电容的第一连接端连接，所述第二反馈电容的第二连接端与第十二开关的第一连接端连接，所述共用一支路第一阶积分电路中共用第一阶积分电路的第十一开关的第一连接端与共用运放电路的第一输入端连接，所述共用一支路第一阶积分电路中共用第一阶积分电路的第十二开关的第二连接端与共用运放电路的第一输出端连接，所述共用二支路第一阶积分电路中共用第一阶积分电路的第十一开关的第一连接端与共用运放电路的第二输入端连接，所述共用二支路第一阶积分电路中共用第一阶积分电路的第十二开关的第二连接端与共用运放电路的第二输出端连接；其中，所述第九开关、第十开关、第十一开关及第十二开关由时钟信号控制其断开或闭合。
优选地，所述共用一支路后(N-1)阶积分电路中各阶积分电路与所述共用二支路后(N-1)阶积分电路中各阶积分电路的电路结构相同，均包括共用第M阶采样电路，及与所述共用第M阶采样电路连接的共用第M阶积分电路；其中，
共用一支路后(N-1)阶积分电路的共用第M阶采样电路与所述共用一支路第一阶积分电路连接，用于对其前一阶积分电路输出的积分信号进行采样，形成共用一支路第M阶采样信号；共用二支路后(N-1)阶积分电路的共用第M阶采样电路与所述共用二支路第一阶积分电路连接，用于对其前一阶积分电路输出的积分信号进行采样，形成共用二支路第M阶采样信号；
共用一支路后(N-1)阶积分电路的共用第M阶积分电路与所述共用一支路后(N-1)阶积分电路的共用第M阶采样电路连接，用于对所述共用一支路第M阶采样信号进行积分，形成共用一支路第M阶积分信号；共用二支路后(N-1)阶积分电路的共用第M阶积分电路与所述共用二支路后(N-1)阶积分电路的共用第M阶采样电路连接，用于对所述共用二支路第M阶采样信号进行积分，形成共用二支路第M阶积分信号；
其中，所述共用第M阶积分电路与所述共用第一阶积分电路共用一个运放电路，且M大于等于2，小于等于N。
优选地，所述共用第M阶采样电路包括第十三开关、第十四开关及第三电容，所述第十三开关的第二连接端与第三电容的第一连接端连接，所述第三电容的第二连接端与第十四开关的第一连接端连接，所述第十四开关的第二连接端接地，所述共用一支路后(N-1)阶积分电路中共用第M阶采样电路的第十三开关的第一连接端与共用运放电路的第一输出端连接，所述共用二支路后(N-1)阶积分电路中共用第M阶采样电路的第十三开关的第一连接端与共用运放电路的第二输出端连接；其中，所述第十三开关及第十四开关由时钟信号控制其断开或闭合。
优选地，所述共用第M阶积分电路包括第十五开关、第十六开关、第十七开关、第十八开关、第三电容、第三反馈电容及共用运放电路，所述第十五开关的第一连接端接地，所述第十五开关的第二连接端与第三电容的第一连接端连接，所述第三电容的第二连接端与第十六开关的第一连接端连接，所述第十六开关的第二连接端与第十七开关的第一连接端连接，所述第十七开关的第二连接端与第三反馈电容的第一连接端连接，所述第三反馈电容的第二连接端与第十八开关的第一连接端连接，所述共用一支路后(N-1)阶积分电路中共用第M阶积分电路的第十七开关的第一连接端与共用运放电路的第一输入端连接，所述共用一支路后(N-1)阶积分电路中共用第M阶积分电路的第十八开关的第二连接端与共用运放电路的第一输出端连接，所述共用二支路后(N-1)阶积分电路中共用第M阶积分电路的第十七开关的第一连接端与共用运放电路的第二输入端连接，所述共用二支路(N-1)阶积分电路中共用第M阶积分电路的第十八开关的第二连接端与共用运放电路的第二输出端连接；其中，所述第十五开关、第十六开关、第十七开关及第十八开关由时钟信号控制其断开或闭合。
优选地，所述求和电路包括：
第一求和支路，分别与所述正输入信号Vin+、前阶第一支路及共用第一支路连接，用于对所述正输入信号Vin+、前阶第一积分信号及共用第一支路输出的前(N-1)个积分信号进行锁存，并在所述共用第一支路输出第N阶积分信号时，对所述正输入信号Vin+、前阶第一积分信号及共用第一支路输出的N个积分信号进行求和，输出第一求和信号；
第二求和支路，分别与所述负输入信号Vin-、前阶第二支路及共用第二支路连接，用于对所述负输入信号Vin-、前阶第二积分信号及共用第二支路输出的前(N-1)个积分信号进行锁存，并在所述共用第二支路输出第N阶积分信号时，对所述负输入信号Vin-、前阶第二积分信号及共用第二支路输出的N个积分信号进行求和，输出第二求和信号。
优选地，所述第一求和支路和所述第二求和支路的电路结构相同，均包括(N+1)个锁存求和电路及一个支路第一求和电路；其中，
所述第一求和支路的(N+1)个锁存求和电路分别与正输入信号Vin+、前阶第一支路及共用第一支路连接，用于分别对正输入信号Vin+、前阶第一积分信号、及共用第一支路输出的前(N-1)阶积分信号进行锁存，并在共用第一支路输出第N阶积分信号时，与所述第一求和支路的支路第一求和电路共同对所述正输入信号Vin+、前阶第一积分信号、及共用第一支路输出的N阶积分信号进行求和；所述第二求和支路的(N+1)个锁存求和电路分别与负输入信号Vin-、前阶第二支路及共用第二支路连接，用于分别对负输入信号Vin-、前阶第二积分信号、及共用第二支路输出的前(N-1)阶积分信号进行锁存，并在共用第二支路输出第N阶积分信号时，与所述第二求和支路的支路第一求和电路共同对所述负输入信号Vin-、前阶第二积分信号、及共用第二支路输出的N阶积分信号进行求和；
所述第一求和支路的支路第一求和电路一端与所述共用第一支路连接，其另一端分别与所述第一求和支路的(N+1)个锁存求和电路连接，用于在共用第一支路输出第N阶积分信号时，与所述第一求和支路的(N+1)个锁存求和电路共同对所述正输入信号Vin+、前阶第一积分信号、及共用第一支路输出的N阶积分信号进行求和，并输出第一求和信号；所述第二求和支路的支路第一求和电路一端与所述共用第二支路连接，其另一端分别与所述第二求和支路的(N+1)个锁存求和电路连接，用于在共用第二支路输出第N阶积分信号时，与所述第二求和支路的(N+1)个锁存求和电路共同对所述负输入信号Vin-、前阶第二积分信号、及共用第二支路输出的N阶积分信号进行求和，并输出第二求和信号。
优选地，所述锁存求和电路包括锁存电路，及与所述锁存电路连接的支路第二求和电路；其中，
所述第一求和支路中锁存求和电路的锁存电路与正输入信号Vin+、前阶第一支路或共用第一支路连接，用于对正输入信号Vin+、前阶第一积分信号、或共用第一支路输出的前(N-1)阶积分信号中的任一个进行锁存；所述第二求和支路中锁存求和电路的锁存电路与负输入信号Vin-、前阶第二支路或共用第二支路连接，用于对负输入信号Vin-、前阶第二积分信号、或共用第二支路输出的前(N-1)阶积分信号中的任一个进行锁存；
所述第一求和支路中锁存求和电路的支路第二求和电路与所述第一求和支路中锁存求和电路的锁存电路连接，用于在共用第一支路输出第N阶积分信号时，读取所述第一求和电路中锁存求和电路的锁存电路存储的数据，并与所述第一求和支路的支路第一求和电路共同对所述正输入信号Vin+、前阶第一积分信号、及共用第一支路输出的N阶积分信号进行求和；所述第二求和支路中锁存求和电路的支路第二求和电路与所述第二求和支路中锁存求和电路的锁存电路连接，用于在共用第二支路输出第N阶积分信号时，读取所述第二求和电路中锁存求和电路的锁存电路存储的数据，并与所述第二求和支路的支路第一求和电路共同对所述负输入信号Vin-、前阶第二积分信号、及共用第二支路输出的N阶积分信号进行求和。
优选地，所述锁存电路包括第十九开关、第二十开关及第四电容，第十九开关的第二连接端与所述第四电容的第一连接端连接，所述第四电容的第二连接端与所述第二十开关的第一连接端连接，所述第二十开关的第二连接端接地，所述第一求和支路中锁存求和电路中锁存电路的第十九开关的第一连接端与正输入信号Vin+、前阶第一支路或共用第一支路连接，所述第二求和支路中锁存求和电路中锁存电路的第十九开关的第一连接端与负输入信号Vin-、前阶第二支路或共用第二支路连接；其中，所述第十九开关和第二十开关由时钟信号控制其断开或闭合。
优选地，所述支路第二求和电路包括第二十一开关、第二十二开关及第四电容，所述第二十一开关的第一连接端接地，所述第二十一开关的第二连接端与第四电容的第一连接端连接，所述第四电容的第二连接端与所述第二十二开关的第一连接端连接，所述第一求和支路中锁存求和电路中支路第二求和电路的第二十二开关的第二连接端与第一求和支路的支路第一求和电路连接，所述第二求和支路中锁存求和电路中支路第二求和电路的第二十二开关的第二连接端与第二求和电路的支路第一求和电路连接；其中，所述第二十一开关和第二十二开关由时钟信号控制其断开或闭合。
优选地，所述支路第一求和电路包括第二十三开关、第二十四开关、第二十五开关、第二十六开关及第五电容，所述第二十三开关的第二连接端与第五电容的第一连接端连接，所述第五电容的第二连接端与第二十四开关的第一连接端连接，所述第五电容的第一连接端还与第二十五开关的第一连接端连接，所述第二十五开关的第二连接端接地，所述第五电容的第二连接端还与第二十六开关的第一连接端连接，所述第二十六开关的第二连接端接地，所述第一求和支路中支路第一求和电路的第二十三开关的第一连接端与共用第一支路连接，所述第二求和支路中支路第一求和电路的第二十三开关的第一连接端与共用第二支路连接，所述第一求和支路中支路第一求和电路的第二十四开关的第二连接端分别与第一求和支路的(N+1)个锁存求和电路及量化电路连接，所述第二求和支路中支路第一求和电路的第二十四开关的第二连接端分别与第二求和支路的(N+1)个锁存求和电路及量化电路连接；其中，所述第二十三开关、第二十四开关、第二十五开关及第二十六开关由时钟信号控制其断开或闭合。
优选地，所述量化电路包括第二十七开关、第二十八开关及第一比较电路，所述第二十七开关的第一连接端与第一求和支路连接，所述第二十七开关的第二连接端与第一比较电路的第一输入端连接，所述第二十八开关的第一连接端与第二求和支路连接，所述第二十八开关的第二连接端与第一比较电路的第二输入端连接，所述第一比较电路的第一输出端和第二输出端作为反馈信号，均与前阶第一支路和前阶第二支路连接；其中，第二十七开关和第二十八开关由时钟信号控制其断开或闭合。
优选地，所述N大于等于2，小于等于4。
本发明还提供一种模数转换器，所述模数转换器包括上述任一项所述的调制器结构。
如上所述，本发明的调制器结构及模数转换器，具有以下有益效果：
1.本发明所述调制器结构通过增加调制器的阶数，实现高精度A/D转换；并通过共用积分器，减少了运放电路的数量，这不仅实现了电路面积的大幅度减小，而且降低了电路的功耗。
2.本发明所述调制器结构通过将后(N-1)阶积分器进行共用，在没有给第一阶积分器引入额外电路的情况下，降低了第一阶积分器中未经调制噪声的引入。
3.本发明所述调制器结构的共用积分器通过将每阶积分电路输入输出动态范围进行合理共用，降低功耗的同时，保证了时钟复杂度。
附图说明
图1显示为现有调制器的电路图。
图2显示为本发明所述调制器结构的结构示意图。
图3显示为本发明所述调制器结构的电路结构示意图。
图4显示为本发明所述4阶调制器结构的电路图。
图5显示为本发明所述4阶调制器结构的时序图。
元件标号说明
1 前阶积分器
11 前阶第一支路
111 前阶采样电路
112 前阶积分电路
12 前阶第二支路
2 共用积分器
21 共用第一支路
211 共用一支路第一阶积分电路
2111 共用第一阶采样电路
2112 共用第一阶积分电路
212 共用一支路后(N-1)阶积分电路
2121 共用第M阶采样电路
2122 共用第M阶积分电路
22 共用第二支路
221 共用二支路第一阶积分电路
222 共用二支路后(N-1)阶积分电路
3 求和电路
31 第一求和支路
311 锁存求和电路
3111 锁存电路
3112 支路第二求和电路
312 支路第一求和电路
32 第二求和支路
4 量化电路
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图2所示，本实施例提供一种调制器结构，所述调制器结构包括：
前阶积分器1，与输入信号Vin连接，用于对所述输入信号Vin进行采样，形成前阶采样信号，并在反馈信号的控制下，对所述前阶采样信号进行积分，输出前阶积分信号；
共用积分器2，包括N阶积分电路，其第一阶积分电路与所述前阶积分器1连接，用于对所述前阶积分信号进行采样，形成共用第一阶采样信号，及对所述共用第一阶采样信号进行积分，形成共用第一阶积分信号并输出，其后(N-1)阶积分电路均与所述第一阶积分电路连接，用于依次对前一阶积分电路输出的积分信号进行采样，及对该采样信号进行积分，输出每一阶积分电路产生的积分信号，其中，N为大于等于2的整数；
求和电路3，分别与所述输入信号Vin、前阶积分器1及共用积分器2连接，用于对所述输入信号Vin、前阶积分信号、及共用积分器输出的前(N-1)阶积分信号进行锁存，并在共用积分器输出第N阶积分信号时，对所述输入信号Vin、前阶积分信号及共用积分器输出的每一阶积分信号进行求和，输出一求和信号；
量化电路4，分别与所述前阶积分器1及求和电路3连接，用于对所述求和信号进行量化处理，输出一量化信号，并将所述量化信号作为反馈信号输入到所述前阶积分器。
作为示例，如图3所示，所述前阶积分器1包括：
前阶第一支路11，与正输入信号Vin+连接，用于对所述正输入信号Vin+进行采样，形成前阶第一采样信号，并在反馈信号的控制下，对所述前阶第一采样信号进行积分，输出前阶第一积分信号；
前阶第二支路12，与负输入信号Vin-连接，用于对所述负输入信号Vin-进行采样，形成前阶第二采样信号，并在反馈信号的控制下，对所述前阶第二采样信号进行积分，输出前阶第二积分信号。
具体的，如图3所示，所述前阶第一支路11和前阶第二支路12的电路结构相同，均包括前阶采样电路111及与所述前阶采样电路111连接的前阶积分电路112；其中，
前阶第一支路11的前阶采样电路111与正输入信号Vin+连接，用于对所述正输入信号Vin+进行采样，形成前阶第一采样信号；前阶第二支路12的前阶采样电路111与负输入信号Vin-连接，用于对所述负输入信号Vin-进行采样，形成前阶第二采样信号；及
前阶第一支路11的前阶积分电路112与前阶第一支路11的前阶采样电路111连接，用于对所述前阶第一采样信号进行积分，形成前阶第一积分信号；前阶第二支路12的前阶积分电路112与前阶第二支路12的前阶采样电路111连接，用于对所述前阶第二采样信号进行积分，形成前阶第二积分信号。
优选地，如图3所示，所述前阶采样电路111包括第一开关K1、第二开关K1及第一电容C1，所述第一开关K1的第二连接端与第一电容C1的第一连接端连接，所述第一电容C1的第二连接端与第二开关K2的第一连接端连接，所述第二开关K2的第二连接端接地，所述前阶第一支路11中前阶采样电路111的第一开关K1的第一连接端与正输入信号Vin+连接，所述前阶第二支路12中前阶采样电路111的第一开关K1的第一连接端与负输入信号Vin-连接；其中，所述第一开关K1和第二开关K2由时钟信号控制其断开或闭合。
需要说明的是，第一开关K1和第二开关K2分别由第一时钟信号及其延时信号控制其断开或闭合，其中，第二开关K2由第一时钟信号P1控制其断开或闭合，第一开关K1由第一时钟信号的延时信号P1d控制其断开或闭合。
优选地，如图3所示，所述前阶积分电路包括第三开关K3、第四开关K4、第五开关K5、第六开关K6、第一电容C1，第一反馈电容Cf1及第一运放电路，所述第三开关K3的第一连接端分别与第四开关K4的第一连接端和第五开关K5的第一连接端连接，所述第四开关K4的第二连接端与电源电压VDD连接，所述第五开关K5的第二连接端与电源负极VSS连接，所述第三开关K3的第二连接端与第一电容C1的第一连接端连接，所述第一电容C1的第二连接端与第六开关K6的第一连接端连接，所述第六开关K6的第二连接端与第一反馈电容Cf1的第一连接端连接，所述前阶第一支路11中前阶积分电路112的第一反馈电容Cf1的第一连接端与第一运放电路的第一输入端连接，所述前阶第一支路11中前阶积分电路112的第一反馈电容Cf1的第二连接端与第一运放电路的第一输出端连接，所述前阶第二支路12中前阶积分电路112的第一反馈电容Cf1的第一连接端与第一运放电路的第二输入端连接，所述前阶第二支路12中前阶积分电路112的第一反馈电容Cf1的第二连接端与第一运放电路的第二输出端连接；其中，所述第三开关K3和第六开关K6由时钟信号控制其断开或闭合，所述第四开关K4和第五开关K5由反馈信号控制其断开或闭合。
需要说明的是，第三开关K3和第六开关K6分别由第二时钟信号及其延时信号控制其断开或闭合，其中，第三开关K3由第二时钟信号P2控制其断开或闭合，第六开关K6由第二时钟信号的延时信号P2d控制其断开或闭合。
作为示例，如图3所示，所述共用积分器包括共用第一支路21和共用第二支路22，其中，
所述共用第一支路21包括：
共用一支路第一阶积分电路211，与所述前阶第一支路11连接，用于对所述前阶第一积分信号进行采样，形成共用一支路第一阶采样信号，并对所述共用一支路第一阶采样信号进行积分，形成共用一支路第一阶积分信号；
共用一支路后(N-1)阶积分电路212，所述共用一支路后(N-1)阶积分电路中各阶积分电路的电路结构相同，且均与所述共用一支路第一阶积分电路211连接，用于依次对前一阶积分电路输出的积分信号进行采样，并对该采样信号进行积分，输出每一阶积分电路产生的积分信号；
所述共用第二支路22包括：
共用二支路第一阶积分电路221，与所述前阶第二支路12连接，用于对所述前阶第二积分信号进行采样，形成共用二支路第一阶采样信号，并对所述共用二支路第一阶采样信号进行积分，形成共用二支路第一阶积分信号；
共用二支路后(N-1)阶积分电路222，所述共用二支路后(N-1)阶积分电路中各阶积分电路的电路结构相同，且均与所述共用二支路第一阶积分电路221连接，用于依次对前一阶积分电路输出的积分信号进行采样，并对该采样信号进行积分，输出每一阶积分电路产生的积分信号。
具体的，如图3所示，所述共用一支路第一阶积分电路211与所述共用二支路第一阶积分电路221的电路结构相同，均包括共用第一阶采样电路2111，及与所述共用第一阶采样电路2111连接的共用第一阶积分电路2112；其中，
共用一支路第一阶积分电路211的共用第一阶采样电路2111与所述前阶第一支路11连接，用于对所述前阶第一积分信号进行采样，形成共用一支路第一阶采样信号；共用二支路第一阶积分电路221的共用第一阶采样电路2111与所述前阶第二支路12连接，用于对所述前阶第二积分信号进行采用，形成共用二支路第一阶采样信号；及
共用一支路第一阶积分电路211的共用第一阶积分电路2112与所述共用一支路第一阶积分电路211的共用第一阶采样电路2111连接，用于对所述共用一支路第一阶采样信号进行积分，形成共用一支路第一阶积分信号；共用二支路第一阶积分电路221的共用第一阶积分电路2112与所述共用二支路第一阶积分电路221的共用第一阶采样电路2111连接，用于对所述共用二支路第一阶采样信号进行积分，形成共用二支路第一阶积分信号。
优选地，如图3所示，所述共用第一阶采样电路2111包括第七开关K7、第八开关K8及第二电容C2，所述第七开关K7的第二连接端与所述第二电容C2的第一连接端连接，所述第二电容C2的第二连接端与所述第八开关K8的第一连接端连接，所述第八开关K8的第二连接端接地，所述共用一支路第一阶积分电路211中共用第一阶采样电路2111的第七开关K7的第一连接端与所述前阶第一支路11连接，所述共用二支路第一阶积分电路221中共用第一阶采样电路2111的第七开关K7的第一连接端与所述前阶第二支路12连接；其中，所述第七开关K7和第八开关K8由时钟信号控制其断开或闭合。
需要说明的是，第七开关K7和第八开关K8分别由第一时钟信号及其延时信号控制其断开或闭合，其中，第八开关K8由第一时钟信号P1控制其断开或闭合，第七开关K7由第一时钟信号的延时信号P1d控制其断开或闭合。
优选地，如图3所示，所述共用第一阶积分电路2112包括第九开关K9、第十开关K10、第十一开关K11、第十二开关K12、第二电容C2、第二反馈电容Cf2及共用运放电路，所述第九开关K9的第一连接端接地，所述第九开关K9的第二连接端与第二电容C2的第一连接端连接，所述第二电容C2的第二连接端与第十开关K10的第一连接端连接，所述第十开关K10的第二连接端与第十一开关K11的第一连接端连接，所述第十一开关K11的第二连接端与第二反馈电容Cf2的第一连接端连接，所述第二反馈电容Cf2的第二连接端与第十二开关K12的第一连接端连接，所述共用一支路第一阶积分电路211中共用第一阶积分电路2112的第十一开关K11的第一连接端与共用运放电路的第一输入端连接，所述共用一支路第一阶积分电路211中共用第一阶积分电路2112的第十二开关K12的第二连接端与共用运放电路的第一输出端连接，所述共用二支路第一阶积分电路221中共用第一阶积分电路2112的第十一开关K11的第一连接端与共用运放电路的第二输入端连接，所述共用二支路第一阶积分电路221中共用第一阶积分电路2112的第十二开关K12的第二连接端与共用运放电路的第二输出端连接；其中，所述第九开关K9、第十开关K10、第十一开关K11及第十二开关K12由时钟信号控制其断开或闭合。
需要说明的是，第九开关K9、第十开关K10、第十一开关K11和第十二开关K12分别由第二时钟信号及其延时信号控制其断开或闭合，其中，第十开关K10、第十一开关K11和第十二开关K12由第二时钟信号P2控制其断开或闭合，第九开关K9由第二时钟信号的延时信号P2d控制其断开或闭合。
具体的，如图3所示，所述共用一支路后(N-1)阶积分电路212中各阶积分电路与所述共用二支路后(N-1)阶积分电路222中各阶积分电路的电路结构相同，均包括共用第M阶采样电路2121，及与所述共用第M阶采样电路2121连接的共用第M阶积分电路2122；其中，
共用一支路后(N-1)阶积分电路212的共用第M阶采样电路2121与所述共用一支路第一阶积分电路211连接，用于对其前一阶积分电路输出的积分信号进行采样，形成共用一支路第M阶采样信号；共用二支路后(N-1)阶积分电路222的共用第M阶采样电路2121与所述共用二支路第一阶积分电路221连接，用于对其前一阶积分电路输出的积分信号进行采样，形成共用二支路第M阶采样信号；
共用一支路后(N-1)阶积分电路212的共用第M阶积分电路2122与所述共用一支路后(N-1)阶积分电路212的共用第M阶采样电路2121连接，用于对所述共用一支路第M阶采样信号进行积分，形成共用一支路第M阶积分信号；共用二支路后(N-1)阶积分电路222的共用第M阶积分电路2122与所述共用二支路后(N-1)阶积分电路222的共用第M阶采样电路2121连接，用于对所述共用二支路第M阶采样信号进行积分，形成共用二支路第M阶积分信号；
其中，所述共用第M阶积分电路与所述共用第一阶积分电路共用一个运放电路，且M大于等于2，小于等于N。
优选地，如图3所示，所述共用第M阶采样电路2121包括第十三开关K13、第十四开关K14及第三电容C3，所述第十三开关K13的第二连接端与第三电容C3的第一连接端连接，所述第三电容C3的第二连接端与第十四开关K14的第一连接端连接，所述第十四开关K14的第二连接端接地，所述共用一支路后(N-1)阶积分电路212中共用第M阶采样电路2121的第十三开关K13的第一连接端与共用运放电路的第一输出端连接，所述共用二支路后(N-1)阶积分电路222中共用第M阶采样电路2121的第十三开关K13的第一连接端与共用运放电路的第二输出端连接；其中，所述第十三开关K13及第十四开关K14由时钟信号控制其断开或闭合。
需要说明的是，第十三开关K13和第十四开关K14分别由第M时钟信号及其延时信号控制其断开或闭合，其中，第十三开关K13由第M时钟信号的延时信号Pmd控制其断开或闭合，第十四开关K14由第M时钟信号Pm控制其断开或闭合。
优选地，如图3所示，所述共用第M阶积分电路2122包括第十五开关K15、第十六开关K16、第十七开关K17、第十八开关K18、第三电容C3、第三反馈电容Cf3及共用运放电路，所述第十五开关K15的第一连接端接地，所述第十五开关K15的第二连接端与第三电容C3的第一连接端连接，所述第三电容C3的第二连接端与第十六开关K16的第一连接端连接，所述第十六开关K16的第二连接端与第十七开关K17的第一连接端连接，所述第十七开关K17的第二连接端与第三反馈电容Cf3的第一连接端连接，所述第三反馈电容Cf3的第二连接端与第十八开关K18的第一连接端连接，所述共用一支路后(N-1)阶积分电路212中共用第M阶积分电路2122的第十七开关K17的第一连接端与共用运放电路的第一输入端连接，所述共用一支路后(N-1)阶积分电路212中共用第M阶积分电路2122的第十八开关K18的第二连接端与共用运放电路的第一输出端连接，所述共用二支路后(N-1)阶积分电路222中共用第M阶积分电路2122的第十七开关K17的第一连接端与共用运放电路的第二输入端连接，所述共用二支路(N-1)阶积分电路222中共用第M阶积分电路2122的第十八开关K18的第二连接端与共用运放电路的第二输出端连接；其中，所述第十五开关K15、第十六开关K16、第十七开关K17及第十八开关K18由时钟信号控制其断开或闭合。
需要说明的是，第十五开关K15、第十六开关K16、第十七开关K17和第十八开关K18分别由第(M+1)时钟信号及其延时信号控制其断开或闭合，其中，第十六开关K16、第十七开关K17和第十八开关K18由第(M+1)时钟信号P(m+1)控制其断开或闭合，第十五开关K15由第(M+1)时钟信号的延时信号P(m+1)d控制其断开或闭合。
优选地，所述N大于等于2，小于等于4。
需要说明的是，通过将共用积分器的共用阶数设置在2～4之间，在实现高阶调制器的同时，保证了调制器电路的时序没有过分复杂，使得调制器的功耗与时钟复杂度之间达到一种平衡。
作为示例，如图3所示，所述求和电路3包括：
第一求和支路31，分别与所述正输入信号Vin+、前阶第一支路11及共用第一支路21连接，用于对所述正输入信号Vin+、前阶第一积分信号及共用第一支路输出的前(N-1)个积分信号进行锁存，并在所述共用第一支路输出第N阶积分信号时，对所述正输入信号Vin+、前阶第一积分信号及共用第一支路输出的N个积分信号进行求和，输出第一求和信号；
第二求和支路32，分别与所述负输入信号Vin-、前阶第二支路12及共用第二支路22连接，用于对所述负输入信号Vin-、前阶第二积分信号及共用第二支路输出的前(N-1)个积分信号进行锁存，并在所述共用第二支路输出第N阶积分信号时，对所述负输入信号Vin-、前阶第二积分信号及共用第二支路输出的N个积分信号进行求和，输出第二求和信号。
具体的，如图3所示，所述第一求和支路31和所述第二求和支路32的电路结构相同，均包括(N+1)个锁存求和电路311及一个支路第一求和电路3121；其中，
所述第一求和支路31的(N+1)个锁存求和电路311分别与正输入信号Vin+、前阶第一支路11及共用第一支路21连接，用于分别对正输入信号Vin+、前阶第一积分信号、及共用第一支路输出的前(N-1)阶积分信号进行锁存，并在共用第一支路输出第N阶积分信号时，与所述第一求和支路的支路第一求和电路共同对所述正输入信号Vin+、前阶第一积分信号、及共用第一支路输出的N阶积分信号进行求和；所述第二求和支路32的(N+1)个锁存求和电路311分别与负输入信号Vin-、前阶第二支路12及共用第二支路22连接，用于分别对负输入信号Vin-、前阶第二积分信号、及共用第二支路输出的前(N-1)阶积分信号进行锁存，并在共用第二支路输出第N阶积分信号时，与所述第二求和支路的支路第一求和电路共同对所述负输入信号Vin-、前阶第二积分信号、及共用第二支路输出的N阶积分信号进行求和；
所述第一求和支路31的支路第一求和电路312一端与所述共用第一支路21连接，其另一端分别与所述第一求和支路31的(N+1)个锁存求和电路311连接，用于在共用第一支路输出第N阶积分信号时，与所述第一求和支路的(N+1)个锁存求和电路共同对所述正输入信号Vin+、前阶第一积分信号、及共用第一支路输出的N阶积分信号进行求和，并输出第一求和信号；所述第二求和支路32的支路第一求和电路312一端与所述共用第二支路22连接，其另一端分别与所述第二求和支路32的(N+1)个锁存求和电路311连接，用于在共用第二支路输出第N阶积分信号时，与所述第二求和支路的(N+1)个锁存求和电路共同对所述负输入信号Vin-、前阶第二积分信号、及共用第二支路输出的N阶积分信号进行求和，并输出第二求和信号。
具体的，如图3所示，所述锁存求和电路311包括锁存电路3111，及与所述锁存电路3111连接的支路第二求和电路3112；其中，
所述第一求和支路31中锁存求和电路311的锁存电路3111与正输入信号Vin+、前阶第一支路11或共用第一支路21连接，用于对正输入信号Vin+、前阶第一积分信号、或共用第一支路输出的前(N-1)阶积分信号中的任一个进行锁存；所述第二求和支路32中锁存求和电路311的锁存电路3111与负输入信号Vin-、前阶第二支路12或共用第二支路22连接，用于对负输入信号Vin-、前阶第二积分信号、或共用第二支路输出的前(N-1)阶积分信号中的任一个进行锁存；
所述第一求和支路31中锁存求和电路311的支路第二求和电路3112与所述第一求和支路31中锁存求和电路311的锁存电路3111连接，用于在共用第一支路输出第N阶积分信号时，读取所述第一求和电路中锁存求和电路的锁存电路存储的数据，并与所述第一求和支路的支路第一求和电路共同对所述正输入信号Vin+、前阶第一积分信号、及共用第一支路输出的N阶积分信号进行求和；所述第二求和支路32中锁存求和电路311的支路第二求和电路3112与所述第二求和支路32中锁存求和电路311的锁存电路3111连接，用于在共用第二支路输出第N阶积分信号时，读取所述第二求和电路中锁存求和电路的锁存电路存储的数据，并与所述第二求和支路的支路第一求和电路共同对所述负输入信号Vin-、前阶第二积分信号、及共用第二支路输出的N阶积分信号进行求和。
优选地，如图3所示，所述锁存电路3111包括第十九开关K19、第二十开关K20及第四电容C4，第十九开关K19的第二连接端与所述第四电容C4的第一连接端连接，所述第四电容C4的第二连接端与所述第二十开关K20的第一连接端连接，所述第二十开关K20的第二连接端接地，所述第一求和支路31中锁存求和电路311中锁存电路3111的第十九开关K19的第一连接端与正输入信号Vin+、前阶第一支路11或共用第一支路21连接，所述第二求和支路32中锁存求和电路311中锁存电路3111的第十九开关K19的第一连接端与负输入信号Vin-、前阶第二支路12或共用第二支路22连接；其中，所述第十九开关K19和第二十开关K20由时钟信号控制其断开或闭合。
需要说明的是，用于锁存输入信号Vin、前阶积分信号和共用第一阶积分信号的锁存电路中的第十九开关K19和第二十开关K20均由第二时钟信号及其延时信号控制其断开或闭合，其中，第十九开关K19由第二时钟信号的延时信号P2d控制其断开或闭合，第二十开关K20由第二时钟信号P2控制其断开或闭合。用于锁存共用积分器中除共用第一阶积分信号外的其它阶积分信号的锁存电路中的第十九开关k19和第二十开关K20由第(M+1)时钟信号及其延时信号控制其断开或闭合，其中，第十九开关K19由第(M+1)时钟信号的延时信号P(m+1)d控制其断开或闭合，第二十开关K20由第(M+1)时钟信号P(m+1)控制其断开或闭合。
优选地，如图3所示，所述支路第二求和电路3112包括第二十一开关K21、第二十二开关K22及第四电容C4，所述第二十一开关K21的第一连接端接地，所述第二十一开关K21的第二连接端与第四电容C4的第一连接端连接，所述第四电容C4的第二连接端与所述第二十二开关K22的第一连接端连接，所述第一求和支路31中锁存求和电路311中支路第二求和电路3112的第二十二开关K22的第二连接端与第一求和支路31的支路第一求和电路312连接，所述第二求和支路32中锁存求和电路311中支路第二求和电路3112的第二十二开关K22的第二连接端与第二求和电路32的支路第一求和电路312连接；其中，所述第二十一开关K21和第二十二开关K22由时钟信号控制其断开或闭合。
需要说明的是，第二十一开关K21和第二十二开关K22由第(N+1)时钟信号及其延时信号控制其断开或闭合，其中，第二十一开关K21由第(N+1)时钟信号的延时信号P(n+1)d控制其断开或闭合，第二十二开关K22由第(N+1)时钟信号P(n+1)控制其断开或闭合。
优选地，如图3所示，所述支路第一求和电路312包括第二十三开关K23、第二十四开关K24、第二十五开关K25、第二十六开关K26及第五电容C5，所述第二十三开关K23的第二连接端与第五电容C5的第一连接端连接，所述第五电容C5的第二连接端与第二十四开关K24的第一连接端连接，所述第五电容C5的第一连接端还与第二十五开关K25的第一连接端连接，所述第二十五开关K25的第二连接端接地，所述第五电容C5的第二连接端还与第二十六开关K26的第一连接端连接，所述第二十六开关K26的第二连接端接地，所述第一求和支路31中支路第一求和电路312的第二十三开关K23的第一连接端与共用第一支路21连接，所述第二求和支路32中支路第一求和电路312的第二十三开关K23的第一连接端与共用第二支路连接，所述第一求和支路31中支路第一求和电路312的第二十四开关K24的第二连接端分别与第一求和支路31的(N+1)个锁存求和电路311及量化电路4连接，所述第二求和支路32中支路第一求和电路312的第二十四开关K24的第二连接端分别与第二求和支路32的(N+1)个锁存求和电路311及量化电路4连接；其中，所述第二十三开关K23、第二十四开关K24、第二十五开关K25及第二十六开关K26由时钟信号控制其断开或闭合。
需要说明的是，第二十三开关K23和第二十四开关K24由第(N+1)时钟信号及其延时信号控制其断开或闭合，其中，第二十三开关K23由第(N+1)时钟信号的延时信号P(n+1)d控制其断开或闭合，第二十四开关K24由第(N+1)时钟信号P(n+1)控制其断开或闭合。第二十五开关K25和第二十六开关K26由第N时钟信号及其延时信号控制其断开或闭合，其中，第二十五开关K25由第N时钟信号的延时信号Pnd控制其断开或闭合，第二十六开关K26由第N时钟信号Pn控制其断开或闭合。
需要说明的是，通过分别设置时钟信号及其延时信号控制各开关，可实现抑制电容的沟道电荷注入和时钟馈通。
需要说明的是，每个时钟信号所对应的延时信号的延时时间由实际设置的该时钟信号的时钟周期决定，通常为几纳秒。
作为示例，如图3所示，所述量化电路4包括第二十七开关K27、第二十八开关K28及第一比较电路，所述第二十七开关K27的第一连接端与第一求和支路31连接，所述第二十七开关K27的第二连接端与第一比较电路的第一输入端连接，所述第二十八开关K28的第一连接端与第二求和支路32连接，所述第二十八开关K28的第二连接端与第一比较电路的第二输入端连接，所述第一比较电路的第一输出端和第二输出端作为反馈信号，均与前阶第一支路11和前阶第二支路12连接；其中，第二十七开关K27和第二十八开关K28由时钟信号控制其断开或闭合。
需要说明的是，第一比较电路的第一输出端的输出信号Vpos作为反馈信号，分别控制前阶第一支路中前阶积分电路的第四开关K4,和前阶第二支路中前阶积分电路的第五开关K5；第一比较电路的第二输出端的输出信号Vneg作为反馈信号，分别控制前阶第一支路中前阶积分电路的第五开关K5和前阶第二支路中前阶积分电路的第四开关K4。
需要说明的是，第二十七开关K27和第二十八开关K28均由第(N+2)时钟信号P(n+2)控制其断开或闭合。
需要说明的是，第一时钟信号与第二时钟信号的时钟周期长度相同，但第二时钟信号比第一时钟信号落后一个时钟周期；第(M+1)时钟信号的采样周期与第M时钟信号的积分周期重叠，直至第(N+1)时钟信号的采样与第N时钟信号的积分周期重叠；第(N+2)时钟信号的上升沿晚于第(N+1)时钟信号的上升沿。
下面请参阅图4至图5对本实施例所述调制器结构的时序及工作过程进行详细说明，其中，图4所述调制器结构为一4阶调制器结构，其具体的电路连接请参阅图4。
首先，对所述4阶调制器结构进行时序设计，具体时序图如图5所示，其中，S1[1]表示前阶积分器的第1次采样，H1[1]表示前阶积分器的第1次积分，S1[2]表示前阶积分器的第2次采样，H1[2]表示前阶积分器的第2次积分，S1[3]表示前阶积分器的第3次采样，H1[3]表示前阶积分器的第3次积分；S2[1]表示共用积分器中第一阶积分电路的第1次采样，H2[1]表示共用积分器中第一阶积分电路的第1次积分，S2[2]表示共用积分器中第一阶积分电路的第2次采样，H2[2]表示共用积分器中第一阶积分电路的第2次积分；S3[1]表示共用积分器中第二阶积分电路的第1次采样，H3[11]表示共用积分器中第二阶积分电路的第1次积分，H3[12]表示共用积分器中第二阶积分电路的第1次积分的结果保持相，S3[2]表示共用积分器中第2阶积分电路的第2次采样；S4[1]表示共用积分器中第3阶积分电路的第1次采样，H4[11]表示共用积分器中第3阶积分电路的第1次积分，H4[12]表示共用积分器中第3阶积分电路的第一次积分的结果保持相；Add表示求和时序；Q表示量化时序。
从图5可以看出，本实施例所述4阶调制器结构包括第一时钟信号P1、第二时钟信号P2、第三时钟信号P3、第四时钟信号P4和第五时钟信号P5，其中，前阶积分器和共用积分器中第一阶积分电路的时钟周期长度T相同，但后者比前者落后一个时钟周期；共用积分器中第二阶积分电路的采样周期与共用积分器中第一阶积分电路的积分周期重叠，而在共用积分器中第一阶积分电路的下一个采样周期，共用积分器中第二阶积分电路用T/4完成积分操作，并在其后的T/4内将积分结果锁存；共用积分器中第二阶积分电路的积分周期与共用积分器中第三阶积分电路的采样周期重叠，共用积分器中第三阶积分电路在其后的T/4完成积分操作，并在共用积分器中第二阶积分电路的下一个采样周期将积分结果进行锁存；在共用积分器中第三阶积分电路的积分周期内，求和电路完成输入信号Vin、前阶积分信号、共用第一阶积分信号、共用第二阶积分信号、和共用第三阶积分信号的求和；为了保证量化结果的准确性，量化电路的时钟上升沿稍晚于求和电路的时钟上升沿。
然后，根据时序图，对图4所述的4阶调制器结构的工作过程进行详细说明，由于本实施例所述调制器结构的第一支路和第二支路的工作过程相同，故仅以第一支路的工作过程为例进行说明。具体工作过程如下；
1)前阶积分器在P1时刻，第一开关K1和第二开关K2闭合，第一电容C1的第一连接端通过第一开关K1与正输入信号Vin+连接，其第二连接端通过第二开关K2接地，实现对正输入信号Vin+的采样；在P2时刻，第三开关K3和第六开关K6闭合，第一开关K1和第二开关K2断开，第一电容C1的第一连接端通过第三开关K3及反馈信号控制的第四开关K4或第五开关K5与电源电压VDD或电源负极VSS连接，其第二连接端通过第六开关与第一运放电路及第一反馈电容Cf1连接，完成对上述采样信号的积分；
2)共用积分器的第一阶积分电路在P1时刻，第七开关K7和第八开关K8闭合，第二电容C2的第一连接端通过第七开关K7与前阶积分器中第一运放电路的第一输出端连接，其第二连接端通过第八开关K8接地，实现对前阶积分器输出的积分信号进行采样；在P2时刻，第九开关K9、第十开关K10、第十一开关K11和第十二开关K12闭合，第七开关K7和第八开关K8断开，第二电容C2的第一连接端通过第九开关K9接地，其第二连接端通过第十开关K10与共用运放电路及第二反馈电容Cf2连接，完成对上述采样信号的积分，并对输入信号Vin+、前阶积分信号及共用积分器中的第一阶积分信号进行锁存；
3)同时，共用积分器中第二阶积分电路的第十三开关K13和第十四开关K14闭合，第三电容C3的第一连接端通过第十三开关K13与共用运放电路的第一输出端连接，其第二连接端通过第十四开关K14接地，完成对共用积分器中第一阶积分电路输出的积分信号的采样；在P3时刻，共用积分器中第二阶积分电路的第十五开关K15、第十六开关K16、第十七开关K17和第十八开关K18闭合，第三电容C3的第一连接端通过第十五开关K15接地，其第二连接端通过第十六开关K16与共用运放电路及第三反馈电容Cf3连接，完成对上述采样信号的积分，并对该积分信号进行锁存；
4)同时，共用积分器中第三阶积分电路中的第十三开关K13和第十四开关K14闭合，第三电容C3的第一连接端通过第十三开关K13与共用运放电路的第一输出端连接，其第二连接端通过第十四开关K14接地，完成对共用积分器中第二阶积分电路输出的积分信号的采样；在P4时刻，共用积分器中第三阶积分电路的第十五开关K15、第十六开关K16、第十七开关K17和第十八开关K18闭合，第三电容C3的第一连接端通过第十五开关K15接地，其第二连接端通过第十六开关K16与共用运放电路及第三反馈电容Cf3连接，完成对上述采样信号的积分；
5)通过求和电路对正输入信号Vin+、前阶积分信号、共用积分器输出的第一阶积分信号、共用积分器输出的第二阶积分信号、及共用积分器输出的第三阶积分信号进行求和，并在P5时刻，通过量化电路对该求和信号进行量化，输出数字信号Vpos，并将该输出信号作为前阶积分器的反馈信号。
需要说明的是，当反馈信号Vpos为1，Vneg为0时，所述第一电容C1的第一连接端通过第三开关K3和第四开关K4与电源电压VDD连接；反之，所述第一电容C1的第一连接端通过第三开关K3和第五开关K5与电源负极VSS连接。
实施例二
本实施例还提供一种模数转换器，所述模数转换器包括上述实施例一所述的调制器结构。
综上所述，本发明的调制器结构及模数转换器，具有以下有益效果：
1.本发明所述调制器结构通过增加调制器的阶数，实现高精度A/D转换；并通过共用积分器，减少了运放电路的数量，这不仅实现了电路面积的大幅度减小，而且降低了电路的功耗。
2.本发明所述调制器结构通过将后(N-1)阶积分器进行共用，在没有给第一阶积分器引入额外电路的情况下，降低了第一阶积分器中未经调制噪声的引入。
3.本发明所述调制器结构的共用积分器通过将每阶积分电路输入输出动态范围进行合理共用，降低功耗的同时，保证了时钟复杂度。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (21)

1.一种调制器结构，其特征在于，所述调制器结构包括：
前阶积分器，与输入信号Vin连接，用于对所述输入信号Vin进行采样，形成前阶采样信号，并在反馈信号的控制下，对所述前阶采样信号进行积分，输出前阶积分信号；
共用积分器，包括N阶积分电路，其第一阶积分电路与所述前阶积分器连接，用于对所述前阶积分信号进行采样，形成共用第一阶采样信号，及对所述共用第一阶采样信号进行积分，形成共用第一阶积分信号并输出，其后(N-1)阶积分电路均与所述第一阶积分电路连接，用于依次对前一阶积分电路输出的积分信号进行采样，及对信号进行积分，输出每一阶积分电路产生的积分信号，其中，N为大于等于2的整数；
求和电路，分别与所述输入信号Vin、前阶积分器及共用积分器连接，用于对所述输入信号Vin、前阶积分信号、及共用积分器输出的前(N-1)阶积分信号进行锁存，并在共用积分器输出第N阶积分信号时，对所述输入信号Vin、前阶积分信号及共用积分器输出的每一阶积分信号进行求和，输出一求和信号；
量化电路，分别与所述前阶积分器及求和电路连接，用于对所述求和信号进行量化处理，输出一量化信号，并将所述量化信号作为反馈信号输入到所述前阶积分器。
2.根据权利要求1所述的调制器结构，其特征在于，所述前阶积分器包括：
前阶第一支路，与正输入信号Vin+连接，用于对所述正输入信号Vin+进行采样，形成前阶第一采样信号，并在反馈信号的控制下，对所述前阶第一采样信号进行积分，输出前阶第一积分信号；
前阶第二支路，与负输入信号Vin-连接，用于对所述负输入信号Vin-进行采样，形成前阶第二采样信号，并在反馈信号的控制下，对所述前阶第二采样信号进行积分，输出前阶第二积分信号。
3.根据权利要求2所述的调制器结构，其特征在于，所述前阶第一支路和前阶第二支路的电路结构相同，均包括前阶采样电路及与所述前阶采样电路连接的前阶积分电路；其中，
前阶第一支路的前阶采样电路与正输入信号Vin+连接，用于对所述正输入信号Vin+进行采样，形成前阶第一采样信号；前阶第二支路的前阶采样电路与负输入信号Vin-连接，用于对所述负输入信号Vin-进行采样，形成前阶第二采样信号；及
前阶第一支路的前阶积分电路与前阶第一支路的前阶采样电路连接，用于对所述前阶第一采样信号进行积分，形成前阶第一积分信号；前阶第二支路的前阶积分电路与前阶第二支路的前阶采样电路连接，用于对所述前阶第二采样信号进行积分，形成前阶第二积分信号。
4.根据权利要求3所述的调制器结构，其特征在于，所述前阶采样电路包括第一开关、第二开关及第一电容，所述第一开关的第二连接端与第一电容的第一连接端连接，所述第一电容的第二连接端与第二开关的第一连接端连接，所述第二开关的第二连接端接地，所述前阶第一支路中前阶采样电路的第一开关的第一连接端与正输入信号Vin+连接，所述前阶第二支路中前阶采样电路的第一开关的第一连接端与负输入信号Vin-连接；其中，所述第一开关和第二开关由时钟信号控制其断开或闭合。
5.根据权利要求3所述的调制器结构，其特征在于，所述前阶积分电路包括第三开关、第四开关、第五开关、第六开关、第一电容，第一反馈电容及第一运放电路，所述第三开关的第一连接端分别与第四开关的第一连接端和第五开关的第一连接端连接，所述第四开关的第二连接端与电源电压VDD连接，所述第五开关的第二连接端与电源负极VSS连接，所述第三开关的第二连接端与第一电容的第一连接端连接，所述第一电容的第二连接端与第六开关的第一连接端连接，所述第六开关的第二连接端与第一反馈电容的第一连接端连接，所述前阶第一支路中前阶积分电路的第一反馈电容的第一连接端与第一运放电路的第一输入端连接，所述前阶第一支路中前阶积分电路的第一反馈电容的第二连接端与第一运放电路的第一输出端连接，所述前阶第二支路中前阶积分电路的第一反馈电容的第一连接端与第一运放电路的第二输入端连接，所述前阶第二支路中前阶积分电路的第一反馈电容的第二连接端与第一运放电路的第二输出端连接；其中，所述第三开关和第六开关由时钟信号控制其断开或闭合，所述第四开关和第五开关由反馈信号控制其断开或闭合。
6.根据权利要求2所述的调制器结构，其特征在于，所述共用积分器包括共用第一支路和共用第二支路，其中，
所述共用第一支路包括：
共用一支路第一阶积分电路，与所述前阶第一支路连接，用于对所述前阶第一积分信号进行采样，形成共用一支路第一阶采样信号，并对所述共用一支路第一阶采样信号进行积分，形成共用一支路第一阶积分信号；
共用一支路后(N-1)阶积分电路，所述共用一支路后(N-1)阶积分电路中各阶积分电路的电路结构相同，且均与所述共用一支路第一阶积分电路连接，用于依次对前一阶积分电路输出的积分信号进行采样，并对信号进行积分，输出每一阶积分电路产生的积分信号；
所述共用第二支路包括：
共用二支路第一阶积分电路，与所述前阶第二支路连接，用于对所述前阶第二积分信号进行采样，形成共用二支路第一阶采样信号，并对所述共用二支路第一阶采样信号进行积分，形成共用二支路第一阶积分信号；
共用二支路后(N-1)阶积分电路，所述共用二支路后(N-1)阶积分电路中各阶积分电路的电路结构相同，且均与所述共用二支路第一阶积分电路连接，用于依次对前一阶积分电路输出的积分信号进行采样，并对信号进行积分，输出每一阶积分电路产生的积分信号。
7.根据权利要求6所述的调制器结构，其特征在于，所述共用一支路第一阶积分电路与所述共用二支路第一阶积分电路的电路结构相同，均包括共用第一阶采样电路，及与所述共用第一阶采样电路连接的共用第一阶积分电路；其中，
共用一支路第一阶积分电路的共用第一阶采样电路与所述前阶第一支路连接，用于对所述前阶第一积分信号进行采样，形成共用一支路第一阶采样信号；共用二支路第一阶积分电路的共用第一阶采样电路与所述前阶第二支路连接，用于对所述前阶第二积分信号进行采用，形成共用二支路第一阶采样信号；及
共用一支路第一阶积分电路的共用第一阶积分电路与所述共用一支路第一阶积分电路的共用第一阶采样电路连接，用于对所述共用一支路第一阶采样信号进行积分，形成共用一支路第一阶积分信号；共用二支路第一阶积分电路的共用第一阶积分电路与所述共用二支路第一阶积分电路的共用第一阶采样电路连接，用于对所述共用二支路第一阶采样信号进行积分，形成共用二支路第一阶积分信号。
8.根据权利要求7所述的调制器结构，其特征在于，所述共用第一阶采样电路包括第七开关、第八开关及第二电容，所述第七开关的第二连接端与所述第二电容的第一连接端连接，所述第二电容的第二连接端与所述第八开关的第一连接端连接，所述第八开关的第二连接端接地，所述共用一支路第一阶积分电路中共用第一阶采样电路的第七开关的第一连接端与所述前阶第一支路连接，所述共用二支路第一阶积分电路中共用第一阶采样电路的第七开关的第一连接端与所述前阶第二支路连接；其中，所述第七开关和第八开关由时钟信号控制其断开或闭合。
9.根据权利要求7所述的调制器结构，其特征在于，所述共用第一阶积分电路包括第九开关、第十开关、第十一开关、第十二开关、第二电容、第二反馈电容及共用运放电路，所述第九开关的第一连接端接地，所述第九开关的第二连接端与第二电容的第一连接端连接，所述第二电容的第二连接端与第十开关的第一连接端连接，所述第十开关的第二连接端与第十一开关的第一连接端连接，所述第十一开关的第二连接端与第二反馈电容的第一连接端连接，所述第二反馈电容的第二连接端与第十二开关的第一连接端连接，所述共用一支路第一阶积分电路中共用第一阶积分电路的第十一开关的第一连接端与共用运放电路的第一输入端连接，所述共用一支路第一阶积分电路中共用第一阶积分电路的第十二开关的第二连接端与共用运放电路的第一输出端连接，所述共用二支路第一阶积分电路中共用第一阶积分电路的第十一开关的第一连接端与共用运放电路的第二输入端连接，所述共用二支路第一阶积分电路中共用第一阶积分电路的第十二开关的第二连接端与共用运放电路的第二输出端连接；其中，所述第九开关、第十开关、第十一开关及第十二开关由时钟信号控制其断开或闭合。
10.根据权利要求6所述的调制器结构，其特征在于，所述共用一支路后(N-1)阶积分电路中各阶积分电路与所述共用二支路后(N-1)阶积分电路中各阶积分电路的电路结构相同，均包括共用第M阶采样电路，及与所述共用第M阶采样电路连接的共用第M阶积分电路；其中，
共用一支路后(N-1)阶积分电路的共用第M阶采样电路与所述共用一支路第一阶积分电路连接，用于对其前一阶积分电路输出的积分信号进行采样，形成共用一支路第M阶采样信号；共用二支路后(N-1)阶积分电路的共用第M阶采样电路与所述共用二支路第一阶积分电路连接，用于对其前一阶积分电路输出的积分信号进行采样，形成共用二支路第M阶采样信号；
共用一支路后(N-1)阶积分电路的共用第M阶积分电路与所述共用一支路后(N-1)阶积分电路的共用第M阶采样电路连接，用于对所述共用一支路第M阶采样信号进行积分，形成共用一支路第M阶积分信号；共用二支路后(N-1)阶积分电路的共用第M阶积分电路与所述共用二支路后(N-1)阶积分电路的共用第M阶采样电路连接，用于对所述共用二支路第M阶采样信号进行积分，形成共用二支路第M阶积分信号；
其中，所述共用第M阶积分电路与所述共用第一阶积分电路共用一个运放电路，且M大于等于2，小于等于N。
11.根据权利要求10所述的调制器结构，其特征在于，所述共用第M阶采样电路包括第十三开关、第十四开关及第三电容，所述第十三开关的第二连接端与第三电容的第一连接端连接，所述第三电容的第二连接端与第十四开关的第一连接端连接，所述第十四开关的第二连接端接地，所述共用一支路后(N-1)阶积分电路中共用第M阶采样电路的第十三开关的第一连接端与共用运放电路的第一输出端连接，所述共用二支路后(N-1)阶积分电路中共用第M阶采样电路的第十三开关的第一连接端与共用运放电路的第二输出端连接；其中，所述第十三开关及第十四开关由时钟信号控制其断开或闭合。
12.根据权利要求10所述的调制器结构，其特征在于，所述共用第M阶积分电路包括第十五开关、第十六开关、第十七开关、第十八开关、第三电容、第三反馈电容及共用运放电路，所述第十五开关的第一连接端接地，所述第十五开关的第二连接端与第三电容的第一连接端连接，所述第三电容的第二连接端与第十六开关的第一连接端连接，所述第十六开关的第二连接端与第十七开关的第一连接端连接，所述第十七开关的第二连接端与第三反馈电容的第一连接端连接，所述第三反馈电容的第二连接端与第十八开关的第一连接端连接，所述共用一支路后(N-1)阶积分电路中共用第M阶积分电路的第十七开关的第一连接端与共用运放电路的第一输入端连接，所述共用一支路后(N-1)阶积分电路中共用第M阶积分电路的第十八开关的第二连接端与共用运放电路的第一输出端连接，所述共用二支路后(N-1)阶积分电路中共用第M阶积分电路的第十七开关的第一连接端与共用运放电路的第二输入端连接，所述共用二支路(N-1)阶积分电路中共用第M阶积分电路的第十八开关的第二连接端与共用运放电路的第二输出端连接；其中，所述第十五开关、第十六开关、第十七开关及第十八开关由时钟信号控制其断开或闭合。
13.根据权利要求6所述的调制器结构，其特征在于，所述求和电路包括：
第一求和支路，分别与所述正输入信号Vin+、前阶第一支路及共用第一支路连接，用于对所述正输入信号Vin+、前阶第一积分信号及共用第一支路输出的前(N-1)个积分信号进行锁存，并在所述共用第一支路输出第N阶积分信号时，对所述正输入信号Vin+、前阶第一积分信号及共用第一支路输出的N个积分信号进行求和，输出第一求和信号；
第二求和支路，分别与所述负输入信号Vin-、前阶第二支路及共用第二支路连接，用于对所述负输入信号Vin-、前阶第二积分信号及共用第二支路输出的前(N-1)个积分信号进行锁存，并在所述共用第二支路输出第N阶积分信号时，对所述负输入信号Vin-、前阶第二积分信号及共用第二支路输出的N个积分信号进行求和，输出第二求和信号。
14.根据权利要求13所述的调制器结构，其特征在于，所述第一求和支路和所述第二求和支路的电路结构相同，均包括(N+1)个锁存求和电路及一个支路第一求和电路；其中，
所述第一求和支路的(N+1)个锁存求和电路分别与正输入信号Vin+、前阶第一支路及共用第一支路连接，用于分别对正输入信号Vin+、前阶第一积分信号、及共用第一支路输出的前(N-1)阶积分信号进行锁存，并在共用第一支路输出第N阶积分信号时，与所述第一求和支路的支路第一求和电路共同对所述正输入信号Vin+、前阶第一积分信号、及共用第一支路输出的N阶积分信号进行求和；所述第二求和支路的(N+1)个锁存求和电路分别与负输入信号Vin-、前阶第二支路及共用第二支路连接，用于分别对负输入信号Vin-、前阶第二积分信号、及共用第二支路输出的前(N-1)阶积分信号进行锁存，并在共用第二支路输出第N阶积分信号时，与所述第二求和支路的支路第一求和电路共同对所述负输入信号Vin-、前阶第二积分信号、及共用第二支路输出的N阶积分信号进行求和；
所述第一求和支路的支路第一求和电路一端与所述共用第一支路连接，其另一端分别与所述第一求和支路的(N+1)个锁存求和电路连接，用于在共用第一支路输出第N阶积分信号时，与所述第一求和支路的(N+1)个锁存求和电路共同对所述正输入信号Vin+、前阶第一积分信号、及共用第一支路输出的N阶积分信号进行求和，并输出第一求和信号；所述第二求和支路的支路第一求和电路一端与所述共用第二支路连接，其另一端分别与所述第二求和支路的(N+1)个锁存求和电路连接，用于在共用第二支路输出第N阶积分信号时，与所述第二求和支路的(N+1)个锁存求和电路共同对所述负输入信号Vin-、前阶第二积分信号、及共用第二支路输出的N阶积分信号进行求和，并输出第二求和信号。
15.根据权利要求14所述的调制器结构，其特征在于，所述锁存求和电路包括锁存电路，及与所述锁存电路连接的支路第二求和电路；其中，
所述第一求和支路中锁存求和电路的锁存电路与正输入信号Vin+、前阶第一支路或共用第一支路连接，用于对正输入信号Vin+、前阶第一积分信号、或共用第一支路输出的前(N-1)阶积分信号中的任一个进行锁存；所述第二求和支路中锁存求和电路的锁存电路与负输入信号Vin-、前阶第二支路或共用第二支路连接，用于对负输入信号Vin-、前阶第二积分信号、或共用第二支路输出的前(N-1)阶积分信号中的任一个进行锁存；
所述第一求和支路中锁存求和电路的支路第二求和电路与所述第一求和支路中锁存求和电路的锁存电路连接，用于在共用第一支路输出第N阶积分信号时，读取所述第一求和电路中锁存求和电路的锁存电路存储的数据，并与所述第一求和支路的支路第一求和电路共同对所述正输入信号Vin+、前阶第一积分信号、及共用第一支路输出的N阶积分信号进行求和；所述第二求和支路中锁存求和电路的支路第二求和电路与所述第二求和支路中锁存求和电路的锁存电路连接，用于在共用第二支路输出第N阶积分信号时，读取所述第二求和电路中锁存求和电路的锁存电路存储的数据，并与所述第二求和支路的支路第一求和电路共同对所述负输入信号Vin-、前阶第二积分信号、及共用第二支路输出的N阶积分信号进行求和。
16.根据权利要求15所述的调制器结构，其特征在于，所述锁存电路包括第十九开关、第二十开关及第四电容，第十九开关的第二连接端与所述第四电容的第一连接端连接，所述第四电容的第二连接端与所述第二十开关的第一连接端连接，所述第二十开关的第二连接端接地，所述第一求和支路中锁存求和电路中锁存电路的第十九开关的第一连接端与正输入信号Vin+、前阶第一支路或共用第一支路连接，所述第二求和支路中锁存求和电路中锁存电路的第十九开关的第一连接端与负输入信号Vin-、前阶第二支路或共用第二支路连接；其中，所述第十九开关和第二十开关由时钟信号控制其断开或闭合。
17.根据权利要求15所述的调制器结构，其特征在于，所述支路第二求和电路包括第二十一开关、第二十二开关及第四电容，所述第二十一开关的第一连接端接地，所述第二十一开关的第二连接端与第四电容的第一连接端连接，所述第四电容的第二连接端与所述第二十二开关的第一连接端连接，所述第一求和支路中锁存求和电路中支路第二求和电路的第二十二开关的第二连接端与第一求和支路的支路第一求和电路连接，所述第二求和支路中锁存求和电路中支路第二求和电路的第二十二开关的第二连接端与第二求和电路的支路第一求和电路连接；其中，所述第二十一开关和第二十二开关由时钟信号控制其断开或闭合。
18.根据权利要求14所述的调制器结构，其特征在于，所述支路第一求和电路包括第二十三开关、第二十四开关、第二十五开关、第二十六开关及第五电容，所述第二十三开关的第二连接端与第五电容的第一连接端连接，所述第五电容的第二连接端与第二十四开关的第一连接端连接，所述第五电容的第一连接端还与第二十五开关的第一连接端连接，所述第二十五开关的第二连接端接地，所述第五电容的第二连接端还与第二十六开关的第一连接端连接，所述第二十六开关的第二连接端接地，所述第一求和支路中支路第一求和电路的第二十三开关的第一连接端与共用第一支路连接，所述第二求和支路中支路第一求和电路的第二十三开关的第一连接端与共用第二支路连接，所述第一求和支路中支路第一求和电路的第二十四开关的第二连接端分别与第一求和支路的(N+1)个锁存求和电路及量化电路连接，所述第二求和支路中支路第一求和电路的第二十四开关的第二连接端分别与第二求和支路的(N+1)个锁存求和电路及量化电路连接；其中，所述第二十三开关、第二十四开关、第二十五开关及第二十六开关由时钟信号控制其断开或闭合。
19.根据权利要求13所述的调制器结构，其特征在于，所述量化电路包括第二十七开关、第二十八开关及第一比较电路，所述第二十七开关的第一连接端与第一求和支路连接，所述第二十七开关的第二连接端与第一比较电路的第一输入端连接，所述第二十八开关的第一连接端与第二求和支路连接，所述第二十八开关的第二连接端与第一比较电路的第二输入端连接，所述第一比较电路的第一输出端和第二输出端作为反馈信号，均与前阶第一支路和前阶第二支路连接；其中，第二十七开关和第二十八开关由时钟信号控制其断开或闭合。
20.根据权利要求1所述的调制器结构，其特征在于，所述N大于等于2，小于等于4。
21.一种模数转换器，其特征在于，所述模数转换器包括如权利要求1～20任一项所述的调制器结构。
CN201710359140.1A 2017-05-19 2017-05-19 一种调制器结构及模数转换器 Active CN107196659B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710359140.1A CN107196659B (zh) 2017-05-19 2017-05-19 一种调制器结构及模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710359140.1A CN107196659B (zh) 2017-05-19 2017-05-19 一种调制器结构及模数转换器

Publications (2)

Publication Number Publication Date
CN107196659A CN107196659A (zh) 2017-09-22
CN107196659B true CN107196659B (zh) 2020-06-12

Family

ID=59875303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710359140.1A Active CN107196659B (zh) 2017-05-19 2017-05-19 一种调制器结构及模数转换器

Country Status (1)

Country Link
CN (1) CN107196659B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971502A (zh) * 2007-12-19 2011-02-09 意法爱立信有限公司 在反馈路径中具有减小的位数的多位西格玛-德尔塔调制器
CN101997550A (zh) * 2009-08-09 2011-03-30 联发科技股份有限公司 △-∑模拟数字转换装置及△-∑模拟数字转换方法
CN102025378A (zh) * 2009-09-14 2011-04-20 晨星软件研发(深圳)有限公司 共用运算放大器的多通道∑-δ转换电路及其辅助方法
CN102832948A (zh) * 2012-09-07 2012-12-19 复旦大学 可重构的连续时间型高速低功耗sigma-delta调制器
US8643524B1 (en) * 2012-09-27 2014-02-04 Cirrus Logic, Inc. Feed-forward analog-to-digital converter (ADC) with a reduced number of amplifiers and feed-forward signal paths
CN205375264U (zh) * 2016-01-19 2016-07-06 桂林电子科技大学 一种无Bipolar晶体管的CMOS基准电压源

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240801B2 (en) * 2014-03-14 2016-01-19 Texas Instruments Incorporated Analog-to-digital converter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971502A (zh) * 2007-12-19 2011-02-09 意法爱立信有限公司 在反馈路径中具有减小的位数的多位西格玛-德尔塔调制器
CN101997550A (zh) * 2009-08-09 2011-03-30 联发科技股份有限公司 △-∑模拟数字转换装置及△-∑模拟数字转换方法
CN102025378A (zh) * 2009-09-14 2011-04-20 晨星软件研发(深圳)有限公司 共用运算放大器的多通道∑-δ转换电路及其辅助方法
CN102832948A (zh) * 2012-09-07 2012-12-19 复旦大学 可重构的连续时间型高速低功耗sigma-delta调制器
US8643524B1 (en) * 2012-09-27 2014-02-04 Cirrus Logic, Inc. Feed-forward analog-to-digital converter (ADC) with a reduced number of amplifiers and feed-forward signal paths
CN205375264U (zh) * 2016-01-19 2016-07-06 桂林电子科技大学 一种无Bipolar晶体管的CMOS基准电压源

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A 107.4 dB SNR Multi-Bit Sigma Delta ADC With 1-PPM THD at 0.12 dB From Full Scale Input;Jian-Yi Wu，Zhenyong Zhang，Rajaram Subramoniam;《IEEE Journal of Solid-State Circuits》;20091103;全文 *
一种基于反相器的音频应用低功耗Sigma_Delta模数转换器;柯强、卫宝跃、梁帅等;《微电子学与计算机》;20160831;第33卷(第8期);全文 *

Also Published As

Publication number Publication date
CN107196659A (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
US8907829B1 (en) Systems and methods for sampling in an input network of a delta-sigma modulator
CN109787633B (zh) 带斩波稳定的适用于混合型adc结构的σδadc
US7504977B2 (en) Hybrid delta-sigma/SAR analog to digital converter and methods for using such
US8947285B2 (en) ADC with noise-shaping SAR
CN106209104A (zh) 模数转换器
CN108242927A (zh) 模数转换器
US20080074303A1 (en) Incremental delta-sigma data converters with improved stability over wide input voltage ranges
JP2951988B2 (ja) ディジタル―アナログ変換器
CN111900988B (zh) 一种复合式三阶噪声整形逐次逼近型模数转换器
CN110313133A (zh) Δς调制器、δσa/d变换器及增量δσa/d变换器
KR20060052937A (ko) 공간 효율적 저전력 주기적 ａ／ｄ 변환기
CN109889199A (zh) 一种带斩波稳定的σδ型和sar型混合型adc
Caldwell et al. Incremental data converters at low oversampling ratios
CN104184478B (zh) 互补共源共栅反相器及增量Sigma‑Delta模数转换电路
CN113315522B (zh) 一种24位低失真Sigma-Delta模数转换器
JP7376017B2 (ja) 量子化器出力コードに基づくプリチャージを伴うデルタシグマコンバータ
CN105406822B (zh) 开关电容型带通前馈sigma‑delta调制器
US9859916B1 (en) Multistage noise shaping sigma-delta modulator
CN107196659B (zh) 一种调制器结构及模数转换器
US9692444B1 (en) Neutralizing voltage kickback in a switched capacitor based data converter
CN115801003B (zh) 一种多步模数转换器及其实现方法
Qin et al. Discrete-time MASH delta-sigma modulator with second-order digital noise coupling for wideband high-resolution applications
CN103916126A (zh) 一种具有数字校正模块的流水线adc电路
CN216252695U (zh) 一种运放共享的Sigma-Delta调制器电路
CN207504850U (zh) 一种过采样式Pipeline SAR-ADC装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant