CN101997550A - △-∑模拟数字转换装置及△-∑模拟数字转换方法 - Google Patents

△-∑模拟数字转换装置及△-∑模拟数字转换方法 Download PDF

Info

Publication number
CN101997550A
CN101997550A CN2010101202337A CN201010120233A CN101997550A CN 101997550 A CN101997550 A CN 101997550A CN 2010101202337 A CN2010101202337 A CN 2010101202337A CN 201010120233 A CN201010120233 A CN 201010120233A CN 101997550 A CN101997550 A CN 101997550A
Authority
CN
China
Prior art keywords
signal
analog
digital
produce
quantizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101202337A
Other languages
English (en)
Other versions
CN101997550B (zh
Inventor
林泽琦
杜宇轩
刘长舜
薛康伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101997550A publication Critical patent/CN101997550A/zh
Application granted granted Critical
Publication of CN101997550B publication Critical patent/CN101997550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供△-∑模拟数字转换装置及△-∑模拟数字转换方法。其中所述△-∑模拟数字转换装置用于接收模拟输入信号以产生数字输出信号，△-∑模拟数字转换装置包含减法单元、量化器及反馈单元。减法单元用于依据模拟输入信号及反馈信号执行减法操作，以产生减法信号；量化器耦接于减法单元，用于依据减法信号执行量化以产生量化信号；反馈单元耦接于减法单元及量化器之间，用于依据量化信号将反馈信号提供至减法单元；其中减法单元被设置为减少量化器的信号输入振幅。以上所述的△-∑模拟数字转换装置及△-∑模拟数字转换方法可有效提高系统稳定性，改进操作速度，减少能量消耗。

Description

Δ-∑模拟数字转换装置及Δ-∑模拟数字转换方法
技术领域
本发明有关于模拟数字转换方案，且特别有关于Δ-∑(delta-sigma)模拟数字转换装置及Δ-∑模拟数字转换方法。
背景技术
具有连续时间(continuous-time)Δ-∑调制的常规模拟数字转换设备通常包含量化器(quantizer)。通常使用闪存模拟数字转换器，也就是具有高速信号处理的模拟数字转换器来实施量化器。若闪存模拟数字转换器包含多位(multi-bit)输出，则需要较多比较器来实施上述闪存模拟数字转换器。非常大量的比较器将给常规模拟数字转换设备带来更多费用。此外，通常用于将来自于量化器输出端的反馈信号直接反馈至量化器的输入端的数字模拟转换器(digital-to-analogconverter，以下简称DAC)可能不能实现系统稳定性，且其具有大带宽/高操作速度的限制。上述两种问题均引起严重麻烦。
发明内容
有鉴于此，本发明特提供以下技术方案：
本发明提供一种Δ-∑模拟数字转换装置，用于接收模拟输入信号以产生数字输出信号，Δ-∑模拟数字转换装置包含减法单元、量化器及反馈单元。减法单元用于依据模拟输入信号及反馈信号执行减法操作，以产生减法信号；量化器耦接于减法单元，用于依据减法信号执行量化以产生量化信号；反馈单元耦接于减法单元及量化器之间，用于依据量化信号将反馈信号提供至减法单元；其中减法单元被设置为减少量化器的信号输入振幅。
本发明另提供一种Δ-∑模拟数字转换方法，用于接收模拟输入信号以产生数字输出信号，Δ-∑模拟数字转换方法包含：依据模拟输入信号及反馈信号执行信号减法操作，以产生减法信号；依据减法信号执行量化以产生量化信号；以及依据量化信号执行转换操作以为信号减法操作提供反馈信号；其中信号减法操作被设置为减少减法信号的振幅。
本发明又提供一种Δ-∑模拟数字转换装置，用于接收模拟输入信号以产生数字输出信号，Δ-∑模拟数字转换装置包含减法单元、量化器、数字计算单元及反馈单元。减法单元用于依据模拟输入信号及反馈信号执行减法操作，以产生减法信号；量化器耦接于减法单元，用于依据减法信号执行量化以产生量化信号；数字计算单元耦接于量化器，用于接收量化信号以及执行数字计算以产生特定信号，其中特定信号的信号范围比量化信号的信号范围小；反馈单元耦接于数字计算单元及减法单元，用于依据数字计算单元产生的特定信号提供反馈信号至减法单元。
本发明更提供一种Δ-∑模拟数字转换方法，用于接收模拟输入信号以产生数字输出信号，Δ-∑模拟数字转换方法包含：依据模拟输入信号及反馈信号执行减法操作，以产生减法信号；依据减法信号执行量化以产生量化信号；对量化信号执行数字计算以产生特定信号，特定信号的信号范围比量化信号的信号范围小；以及依据数字计算产生的特定信号为减法操作提供反馈信号。
以上所述的Δ-∑模拟数字转换装置及Δ-∑模拟数字转换方法可有效提高系统稳定性，改进操作速度，减少能量消耗。
附图说明
图1是依据本发明第一实施例的Δ-∑模拟数字转换装置的示意图。
图2是依据本发明第二实施例的Δ-∑模拟数字转换装置的示意图。
图3是依据本发明第三实施例的Δ-∑模拟数字转换装置的示意图。
图4是依据本发明第四实施例的Δ-∑模拟数字转换装置的示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的组件。所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。在通篇说明书及权利要求书当中所提及的「包含」是开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它装置或连接手段间接地电气连接至第二装置。
请参考图1。图1是依据本发明第一实施例的模拟数字转换装置100的示意图。在本实施例中，模拟数字转换装置100是二阶(second-order)多位(multi-bit)量化器连续时间Δ-∑调制器(也就是，在连续域(continuous-domain)内可操作)，且模拟数字转换装置100用于接收模拟输入信号S_IN以产生数字输出信号S_OUT；然而，上述说明并非为本发明的限制。模拟数字转换装置100可被修改为一阶连续时间Δ-∑调制器或其他n阶调制器，其中n是大于一的整数。一般而言，本发明的模拟数字转换装置可实施为调制器或具有过采样(over-sampling)机制的转换器。通过模拟数字转换装置100的处理，模拟输入信号S_IN可经由过采样及噪声整形(noise-shaping)技术处理，从而改善信号噪声比(signal-to-noise ratio)。特别地，如图1所示，模拟数字转换装置100包含三个增益放大器(gain amplifier)102a-102c、两个积分器104a及104b、三个加法器106a-106c、放置在反馈路径上的三个DAC108a-108c、反馈单元109(包含用于减少信号振幅，也就是信号动态范围(signal dynamic range)的特定DAC 110)、量化器112(例如，模拟数字转换器(analog-to-digital converter，以下简称ADC))以及转移函数(transfer function)补偿单元120。增益放大器102a-102c用于按对应增益值将信号放大，而加法器106a-106c被用作信号减法单元，用于依据模拟输入信号S IN及对应反馈信号SF1-SF3，分别基于模拟信号S1-S3执行减法操作，以产生减法信号S1’-S3’。积分器104a及104b用于分别依据减法信号S1’及S2’执行信号积分，以产生积分信号S1”及S2”。详细地描述为，积分器104a被配置在加法器106a及增益放大器102b之间，而积分器104b被配置在加法器106b及量化器112之间。积分器104a及104b直接接收减法信号S1’及S2’，并分别基于减法信号S1’及S2’执行信号积分，以产生积分信号S1”及S2”。此外，量化器112包含输入节点(input node)以及输出节点(output node)，其中输入节点用于接收自加法器106c产生的减法信号S3’，而输出节点用于输出量化信号S_QO。因为Δ-∑调制的增益放大器102a-102c、积分器104a-104b、加法器106a-106c、DAC108a-108c以及量化器112的功能及操作是本领域技术人员所熟知的，此处不做进一步描述。应当注意，图1中展示的加法器、增益放大器、积分器以及DAC的数量及配置仅用作说明的目的，并且因为模拟数字转换装置100可实施二阶以外的其他阶数，上述数量及配置也可发生变动。
在实践中，量化器112是多位量化器。换句话说，量化器112的量化级(quantization level)的数量多于二，并且输出量化信号S_QO是具有多于一个位(bit)的数字信号。为实现高速信号处理，可使用闪存ADC实施多位量化器。然而，常规闪存ADC具有经由常规方案实施的多位输出，必然包含大量比较器(comparator)。举例来说，若常规闪存ADC具有四位输出(也就是，包含16个量化级)，则需要15个比较器。如此大量的比较器将带来更多费用。因此，本实施例的电路及配置被开发出以便减少量化器112中需要的比较器的数量。
在本实施例中，经由减少量化器112的输入信号振幅(也就是，量化器112接收的信号的最大信号范围)，反馈单元109的设计有效地减少用于实施量化器112的比较器的数量，以使量化器112的量化级的数量可被减少。在一实施例中，反馈单元109包含特定DAC 110，特定DAC 110被利用来直接地接收量化器112产生的量化信号S_QO，将量化信号S_QO自数字格式转换为具有模拟格式的转换模拟信号S_QO’，以及将转换模拟信号S_QO’传送至放置在量化器112前部的电路元件中。举例说明，特定DAC 110被设置为将量化信号S_QO反馈至加法器106b中；经由特定DAC输出的转换模拟信号S_QO’可被看作为反馈信号。通过将量化信号S_QO反馈至前级电路(front stage)(例如加法器106c)，以及自一信号(例如量化前的模拟信号S3)中减去基于量化信号S_QO所产生的反馈信号SF3，量化器112的信号振幅(也就是，信号动态范围)显著地减小。量化器112的输入信号可等效看作当前时间t(n)的模拟输入信号S3与先前时间t(n-1)的反馈信号SF3的差。也就是，本实施例中量化器112的输入可被当作量化误差(quantization error)信号。上述说明即为可如何减少量化器112的量化级。随后转移函数补偿单元120接收量化信号S_QO，并且转移函数补偿单元120被用于依据量化信号S_QO产生数字输出信号S_OUT。此外，转移函数补偿单元120被利用来补偿经由特定DAC 110引起的转移函数变化，也就是，补偿由模拟输入信号S_IN中减去反馈信号而产生的转移函数变化，其中此处反馈信号是转换模拟信号S_QO’。在本实施例中，转移函数补偿单元120包含数字加法器114及延迟单元116。数字加法器114对量化信号S_QO及经由延迟单元116产生的延迟量化信号S_D求和，以产生数字输出信号S_OUT。延迟单元116被利用来执行整数延迟(integer delay)。更特别地，延迟单元116被利用来将数字加法器114产生的数字输出信号S_OUT延迟一个时隙(time slot)以产生延迟量化信号S_D。数字加法器114被设置为对量化信号S_QO及延迟量化信号S_D求和，以产生数字输出信号S_OUT。也就是，数字加法器114可等效看作用于对量化信号S_QO的当前值及量化信号S_QO的先前(former)值求和，以产生数字输出信号S_OUT。以这种方式，起因于特定DAC 110及加法器106c的被减去的部分被加回到数字域中的量化信号S_QO。数字输出信号S_OUT被传送至下一级电路(例如数字滤波器-未展示在图1中)；然而，其并非本发明的限制。应当注意，特定DAC 110可耦接于不同于加法器106b的其他级电路；举例来说，特定DAC 110可将转换模拟信号S_QO’反馈至加法器106a或106c，而加法器106a可自模拟信号S1中减去转换模拟信号S_QO’或加法器106c可自模拟信号S3中减去转换模拟信号S_QO’以减少量化器112的信号振幅。然而，产生数字输出信号S_OUT的方式(也就是，转移函数补偿单元120的设计)可取决于反馈单元109的布置。当反馈单元109耦接于不同于加法器106b的另一前级电路时，可改变转移函数补偿单元120的设计以便补偿经由此特定布置所引起的转移函数改变。此类修改均服从本发明的精神。
请注意特定DAC 110的操作的目的不同于DAC108a-108c的操作的目的；特定DAC 110用以减少量化器112的信号振幅，而DAC108a-108c用于将反馈信号传送至对应加法器用于实现系统稳定性。简言之，经由使用特定DAC 110，即使使用较少比较器、较少面积及较少能量消耗(power consumption)，量化器112仍然有精确的输出。类似地，当量化器112使用逐次逼近(successiveapproximation)ADC，而非闪存ADC时，随着量化器112的输入信号振幅减小，逐次逼近ADC使用的比较器数量可显著减少。作为回报，能量消耗及量化器112的操作速度可得到改进。应注意，由于系统响应的转移曲线未被改变，模拟数字转换装置100的系统响应仍为稳定的。
包含类似于特定DAC 110的设计的DAC的模拟数字转换装置，可用于接收及处理离散时间(discrete time)模拟信号。请参考图2。图2是依据本发明第二实施例的模拟数字转换装置200的示意图。模拟数字转换装置200是二阶多位量化器离散时间Δ-∑调制器(也就是，在离散域内可操作)。在本实施例中，模拟数字转换装置200包含两个增益放大器202a-202b、两个离散积分器204a及204b(可经由离散滤波器实施)、两个加法器206a-206b、放置在反馈路径上的两个DAC 208a-208b、反馈单元209(具有用于减少信号振幅，也就是信号动态范围的特定DAC 210)、量化器212(例如，闪存ADC)以及包含数字加法器214及延迟单元216的转移函数补偿单元220。模拟数字转换装置200与模拟数字转换装置100的不同之一是模拟数字转换装置200接收并处理离散时间模拟信号，而第一实施例中的模拟数字转换装置100接收并处理连续时间模拟信号。因为模拟数字转换装置200中包含的电路元件的操作及功能在前文的描述中已被清楚揭露，对模拟数字转换装置200不再作进一步的说明。
请参考图3。图3是依据本发明的第三实施例的模拟数字转换装置300的示意图。模拟数字转换装置300是二阶多位量化器连续时间Δ-∑调制器。如图3所示，模拟数字转换装置300包含三个增益放大器302a-302c、两个积分器304a-304b、两个模拟加法器306a-306b、放置在反馈路径上的两个DAC308a-308b、反馈单元309(包含用于补偿模拟数字转换装置300的稳定性的特定DAC 310，其中特定DAC 310具有减少的输入信号振幅，也就是信号动态范围)、量化器312(例如，闪存ADC)以及数字计算单元320，数字计算单元320用于为特定DAC310减少输入信号振幅以及补偿稳定性。在本实施例中，数字计算单元320包含数字加法器314及延迟单元316。模拟数字转换装置300中的增益放大器302a-302c、积分器304a-304b、模拟加法器306a-306b、DAC308a-308b及量化器312的操作及功能类似于包含在模拟数字转换装置100中的对应电路元件，出于简洁的原因，在此不做进一步的描述。与模拟数字转换装置100相比，模拟数字转换装置300利用特定DAC 310以大体上实现图1中展示的DAC 108c的功能，且具有例如较窄带宽/较低操作速度要求的多个额外优势。上述功能经由使用数字计算单元320及积分器304b完成，其中数字计算单元320执行数字计算，并且产生信号范围比量化器312的数字输出信号S_OUT的信号范围小的输出信号，从而可减少特定DAC 310的输入信号振幅(也就是，减少即将被数字模拟转换操作处理的信号的振幅)，而积分器304b可在量化前补充减少的信号分量(signal component)。更确切地，因为模拟数字转换装置100将反馈信号SF3直接反馈给量化器112的输入，在这种方案中，DAC 108c可能要求大的带宽(也就是，较高信号处理速度)，而这种要求并不易于满足。另一方面，本实施例的特定DAC310被设置为将反馈信号S_FB反馈给积分器304b之前的模拟加法器306b。由于积分器304b的较窄带宽(也就是，较低信号处理速度)，特定DAC 310的信号处理速度可比DAC 108c的信号处理速度低，从而使得特定DAC 310的实施也较为容易。
特定DAC 310的量化级的数量可被减少。在本实施例中，除产生作为数字输出信号S_OUT的量化信号之外，量化器312也输出量化信号至延迟单元316。延迟单元316被利用来延迟量化器312输出的量化信号以产生延迟量化信号S_D。DAC 308a及308b使用延迟量化信号S_D以分别产生输入至对应模拟加法器306a及306b的反馈信号。此外，耦接于延迟单元316及特定DAC 310的数字加法器314用作减法单元，用于自量化器312的量化信号中减去延迟量化信号S_D以产生差信号S_D’。因此，输入至特定DAC 310的差信号S_D’可代表量化器312量化信号的当前值与量化器312量化信号的先前值的差。特定DAC310随后依据具有减少的信号振幅的差信号S_D’产生输送至模拟加法器306b的反馈信号S_FB，且模拟加法器306b(用作减法单元)自模拟输入信号中减去反馈信号S_FB。
应注意，由于上述系统响应的转移曲线未被改变，模拟数字转换装置300的系统响应仍为稳定的。此外，特定DAC 310进一步用于按特定增益值K放大差信号S_D’，其中特定增益值K的决定参考增益放大器302c的增益值。除了转换操作及放大操作之外，反馈单元309可对差信号S_D’提供其他处理。
此外，在另一实施例中，减少量化器的信号振幅及减少DAC(例如图3中展示的特定DAC 310)的信号振幅的功能及操作可被整合。请参考图4。图4是依据本发明第四实施例的模拟数字转换装置400的示意图。模拟数字转换装置400是二阶多位量化器连续时间Δ-∑调制器。在本实施例中，模拟数字转换装置400包含两个增益放大器402a-402b、两个积分器404a-404b、两个模拟加法器406a-406b、放置在反馈路径上的两个DAC 408a-408b、量化器412(例如，闪存ADC)、反馈单元409(包含用于实现系统稳定性及减少量化器412的信号振幅，也就是信号动态范围的特定DAC 410)以及包含数字加法器414及延迟单元416的转移函数补偿单元420。以上所述的电路元件的电路配置及连结展示在图4中，为简洁起见，此处不做进一步描述。在本实施例中，减少量化器412的量化级及减少特定DAC 410的信号振幅的操作被合并为由具有增益值(1+k)的特定DAC 410实施。因为上述段落中已经阐明减少量化器的量化级及减少DAC的信号振幅的操作，此处不再对其做额外描述。
以上所述仅为本发明的较佳实施例，本领域相关的技术人员依据本发明的精神所做的等效变化与修改，都应当涵盖在权利要求书内。

Claims (12)

1.一种Δ-∑模拟数字转换装置，用于接收模拟输入信号以产生数字输出信号，该Δ-∑模拟数字转换装置包含：
减法单元，用于依据该模拟输入信号及反馈信号执行减法操作，以产生减法信号；
量化器，耦接于该减法单元，用于依据该减法信号执行量化以产生量化信号；
反馈单元，耦接于该减法单元及该量化器之间，用于依据该量化信号将该反馈信号提供至该减法单元；
其中该减法单元被设置为减少该量化器的信号输入振幅。
2.根据权利要求1所述的Δ-∑模拟数字转换装置，更包含：
转移函数补偿单元，耦接于该量化器，该转移函数补偿单元补偿该量化信号的转移函数变化，以产生该数字输出信号，其中该转移函数变化经由自该模拟输入信号中减去该反馈信号产生。
3.根据权利要求2所述的Δ-∑模拟数字转换装置，其特征在于，该转移函数补偿单元包含：
加法器，耦接于该量化器的输出端，用于对该量化信号及延迟信号求和以产生该数字输出信号；以及
延迟单元，耦接于该加法器，用于延迟该数字输出信号以产生该延迟信号。
4.根据权利要求1所述的Δ-∑模拟数字转换装置，其特征在于，该反馈单元包含数字模拟转换器，并且该数字模拟转换器直接接收该量化器产生的该量化信号以产生该反馈信号。
5.根据权利要求1所述的Δ-∑模拟数字转换装置，其特征在于，该减法单元自该模拟输入信号中减去该反馈信号，从而减少该量化器的信号输入振幅及该反馈单元的信号输入振幅。
6.一种Δ-∑模拟数字转换方法，用于接收模拟输入信号以产生数字输出信号，该Δ-∑模拟数字转换方法包含：
依据该模拟输入信号及反馈信号执行信号减法操作，以产生减法信号；
依据该减法信号执行量化以产生量化信号；以及
依据该量化信号执行转换操作以为该信号减法操作提供该反馈信号；
其中该信号减法操作被设置为减少该减法信号的振幅。
7.一种Δ-∑模拟数字转换装置，用于接收模拟输入信号以产生数字输出信号，该Δ-∑模拟数字转换装置包含：
减法单元，用于依据该模拟输入信号及反馈信号执行减法操作，以产生减法信号；
量化器，耦接于该减法单元，用于依据该减法信号执行量化以产生量化信号；
数字计算单元，耦接于该量化器，用于接收该量化信号以及执行数字计算以产生特定信号，其中该特定信号的信号范围比该量化信号的信号范围小；以及
反馈单元，耦接于该数字计算单元及该减法单元，用于依据该数字计算单元产生的该特定信号提供该反馈信号至该减法单元。
8.根据权利要求7所述的Δ-∑模拟数字转换装置，其特征在于，该反馈单元的信号输入振幅由于该特定信号而减少，其中该特定信号经由该数字计算单元产生。
9.根据权利要求1或7所述的Δ-∑模拟数字转换装置，更包含积分器，该积分器耦接于该减法单元，用于基于该减法信号执行积分以产生积分信号，并且该量化器对该积分信号执行量化以产生该量化信号。
10.根据权利要求7所述的Δ-∑模拟数字转换装置，其特征在于，该反馈单元包含特定数字模拟转换器，并且具有减少的信号输入振幅的该特定数字模拟转换器被设置为补偿该Δ-∑模拟数字转换装置的稳定性。
11.根据权利要求7所述的Δ-∑模拟数字转换装置，其特征在于，该数字计算单元包含：
延迟单元，用于接收该量化信号并且延迟该量化信号以产生延迟信号；以及
减法单元，耦接于该延迟单元，用于自该量化信号中减去该延迟信号以产生差信号，该差信号用作信号范围比该量化信号的信号范围小的该特定信号。
12.一种Δ-∑模拟数字转换方法，用于接收模拟输入信号以产生数字输出信号，该Δ-∑模拟数字转换方法包含：
依据该模拟输入信号及反馈信号执行减法操作，以产生减法信号；
依据该减法信号执行量化以产生量化信号；
对该量化信号执行数字计算以产生特定信号，该特定信号的信号范围比该量化信号的信号范围小；以及
依据该数字计算产生的该特定信号为该减法操作提供该反馈信号。
CN201010120233.7A 2009-08-09 2010-03-09 △-∑模拟数字转换装置及△-∑模拟数字转换方法 Active CN101997550B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/538,153 US7948414B2 (en) 2009-08-09 2009-08-09 Delta-sigma analog-to-digital conversion apparatus and method thereof
US12/538,153 2009-08-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2013103171178A Division CN103441761A (zh) 2009-08-09 2010-03-09 Δ-σ模拟数字转换装置及δ-σ模拟数字转换方法

Publications (2)

Publication Number Publication Date
CN101997550A true CN101997550A (zh) 2011-03-30
CN101997550B CN101997550B (zh) 2013-08-28

Family

ID=43534425

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010120233.7A Active CN101997550B (zh) 2009-08-09 2010-03-09 △-∑模拟数字转换装置及△-∑模拟数字转换方法
CN2013103171178A Pending CN103441761A (zh) 2009-08-09 2010-03-09 Δ-σ模拟数字转换装置及δ-σ模拟数字转换方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2013103171178A Pending CN103441761A (zh) 2009-08-09 2010-03-09 Δ-σ模拟数字转换装置及δ-σ模拟数字转换方法

Country Status (3)

Country Link
US (2) US7948414B2 (zh)
CN (2) CN101997550B (zh)
TW (1) TWI408904B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103326728A (zh) * 2013-07-09 2013-09-25 东南大学 一种噪声抑制增强σδ调制器结构
CN103762990A (zh) * 2014-01-13 2014-04-30 东南大学 一种噪声抑制能力增强的σδ调制器结构
CN103875185A (zh) * 2011-10-13 2014-06-18 意法爱立信有限公司 具有减少的量化级的多级σ-δ模数转换器
CN104980160A (zh) * 2014-04-10 2015-10-14 中国科学院微电子研究所 一种改进型的sigma-delta调制器及其操作方法
CN105187068A (zh) * 2014-06-10 2015-12-23 联发科技股份有限公司 一种调制电路和调制方法
CN105830340A (zh) * 2013-12-20 2016-08-03 德克萨斯仪器股份有限公司 用于传送信号的电路和方法
CN107196659A (zh) * 2017-05-19 2017-09-22 中国科学院上海高等研究院 一种调制器结构及模数转换器
CN108199717A (zh) * 2013-07-18 2018-06-22 亚德诺半导体集团 用于可编程德尔塔-西格玛模数转换器的数字调谐引擎
CN110890888A (zh) * 2018-09-06 2020-03-17 联发科技（新加坡）私人有限公司 数字模拟转换电路及方法
CN111181566A (zh) * 2018-11-09 2020-05-19 瑞昱半导体股份有限公司 三角积分调制器及相关的信号处理方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948414B2 (en) * 2009-08-09 2011-05-24 Mediatek, Inc. Delta-sigma analog-to-digital conversion apparatus and method thereof
US8072362B2 (en) * 2009-12-07 2011-12-06 National Taiwan University Modulator with loop-delay compensation
US8390494B2 (en) * 2010-01-15 2013-03-05 Asahi Kasei Microdevices Corporation Second order noise coupling with zero optimization modulator and method
US8462033B2 (en) * 2011-07-22 2013-06-11 Mediatek Singapore Pte. Ltd. Reconfigurable delta-sigma modulator ADC using noise coupling
US10139505B2 (en) * 2011-08-09 2018-11-27 Pgs Geophysical As Digital sensor streamers and applications thereof
EP2582050B1 (en) 2011-10-13 2017-08-09 OCT Circuit Technologies International Limited Multi-level sigma-delta ADC with reduced quantization levels
US8638251B1 (en) 2012-08-29 2014-01-28 Mcafee, Inc. Delay compensation for sigma delta modulator
EP2706666A1 (en) * 2012-09-10 2014-03-12 Imec Circuit for digitizing a sum of signals
US9503038B2 (en) 2013-12-12 2016-11-22 Mediatek Inc. Current controlling device and signal converting apparatus applying the current controlling device
US9184754B2 (en) * 2013-12-12 2015-11-10 Mediatek Inc. Analog-to-digital converting device and analog-to-digital converting method
WO2017154126A1 (ja) * 2016-03-09 2017-09-14 三菱電機株式会社 パルスシフト回路及び周波数シンセサイザー
CN107332565A (zh) * 2017-08-10 2017-11-07 上海金脉电子科技有限公司 基于dsadc的旋变软件解码系统及其方法
US10972319B2 (en) * 2018-09-12 2021-04-06 Texas Instruments Incorporated Clockless decision feedback equalization (DFE) for multi-level signals
CN110868124A (zh) * 2019-10-24 2020-03-06 中国第一汽车股份有限公司 基于旋变软解码的电机位置确定方法、装置及存储介质
WO2023287361A2 (en) * 2021-07-16 2023-01-19 Agency For Science, Technology And Research A quantizer device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1056196A (zh) * 1990-04-23 1991-11-13 通用电气公司 使用单个位及多位量化的多阶∑-△模/数转换器
US6940438B2 (en) * 2004-01-28 2005-09-06 Texas Instruments Incorporated Method and circuit for reducing quantizer input/output swing in a sigma-delta modulator
US7298305B2 (en) * 2006-03-24 2007-11-20 Cirrus Logic, Inc. Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885326B2 (en) * 1999-02-04 2005-04-26 Med-El Elektromedizinische Geraeta Gmbh Accumulator for adaptive Σ-Δ modulation
TW443039B (en) * 1999-05-20 2001-06-23 Ind Tech Res Inst Sigma-delta modulator by using method of local nonlinear feedback loop
US6473018B2 (en) * 2000-04-13 2002-10-29 Matsushita Electric Industrial Co., Ltd. Delta sigma analog-to-digital converter
US7123177B2 (en) * 2000-11-17 2006-10-17 Broadcom Corporation System and method for stabilizing high order sigma delta modulators
DE60106070T2 (de) * 2001-12-27 2005-10-13 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Selbstkalibrierung einer Frequenz einer Modulatorschaltung, und dieses Verfahren anwendende Schaltung
US7277032B2 (en) * 2005-10-21 2007-10-02 Realtek Semiconductor Corp. Low-pass filter based delta-sigma modulator
JP4788353B2 (ja) * 2006-01-20 2011-10-05 パナソニック株式会社 多段型ノイズシェーピング型量子化器
TWI400891B (zh) * 2007-02-15 2013-07-01 Realtek Semiconductor Corp 應用於三角積分調變器中之濾波電路及其相關濾波方法
US7656330B2 (en) * 2007-05-23 2010-02-02 Analog Devices, Inc. Automatic range shift system and method for an analog to digital converter
US7535392B2 (en) * 2007-10-04 2009-05-19 Mediatek Inc. Delta sigma modulator and method for compensating delta sigma modulators for loop delay
JP4809450B2 (ja) * 2009-02-26 2011-11-09 パナソニック株式会社 デルタシグマａｄ変調器
US7948414B2 (en) * 2009-08-09 2011-05-24 Mediatek, Inc. Delta-sigma analog-to-digital conversion apparatus and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1056196A (zh) * 1990-04-23 1991-11-13 通用电气公司 使用单个位及多位量化的多阶∑-△模/数转换器
US6940438B2 (en) * 2004-01-28 2005-09-06 Texas Instruments Incorporated Method and circuit for reducing quantizer input/output swing in a sigma-delta modulator
US7298305B2 (en) * 2006-03-24 2007-11-20 Cirrus Logic, Inc. Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103875185A (zh) * 2011-10-13 2014-06-18 意法爱立信有限公司 具有减少的量化级的多级σ-δ模数转换器
CN103326728A (zh) * 2013-07-09 2013-09-25 东南大学 一种噪声抑制增强σδ调制器结构
CN103326728B (zh) * 2013-07-09 2016-03-16 东南大学 一种噪声抑制增强σδ调制器结构
CN108199717B (zh) * 2013-07-18 2021-11-30 亚德诺半导体集团 用于可编程德尔塔-西格玛模数转换器的数字调谐引擎
CN108199717A (zh) * 2013-07-18 2018-06-22 亚德诺半导体集团 用于可编程德尔塔-西格玛模数转换器的数字调谐引擎
CN105830340B (zh) * 2013-12-20 2019-03-15 德克萨斯仪器股份有限公司 用于传送信号的电路和方法
CN105830340A (zh) * 2013-12-20 2016-08-03 德克萨斯仪器股份有限公司 用于传送信号的电路和方法
CN103762990A (zh) * 2014-01-13 2014-04-30 东南大学 一种噪声抑制能力增强的σδ调制器结构
CN103762990B (zh) * 2014-01-13 2017-01-25 东南大学 一种噪声抑制能力增强的σδ调制器结构
CN104980160A (zh) * 2014-04-10 2015-10-14 中国科学院微电子研究所 一种改进型的sigma-delta调制器及其操作方法
CN104980160B (zh) * 2014-04-10 2018-08-21 中国科学院微电子研究所 一种改进型的sigma-delta调制器及其操作方法
CN105187068A (zh) * 2014-06-10 2015-12-23 联发科技股份有限公司 一种调制电路和调制方法
CN105187068B (zh) * 2014-06-10 2018-10-12 联发科技股份有限公司 一种调制电路和调制方法
CN107196659B (zh) * 2017-05-19 2020-06-12 中国科学院上海高等研究院 一种调制器结构及模数转换器
CN107196659A (zh) * 2017-05-19 2017-09-22 中国科学院上海高等研究院 一种调制器结构及模数转换器
CN110890888A (zh) * 2018-09-06 2020-03-17 联发科技（新加坡）私人有限公司 数字模拟转换电路及方法
CN110890888B (zh) * 2018-09-06 2023-10-20 联发科技（新加坡）私人有限公司 数字模拟转换电路及方法
CN111181566A (zh) * 2018-11-09 2020-05-19 瑞昱半导体股份有限公司 三角积分调制器及相关的信号处理方法
CN111181566B (zh) * 2018-11-09 2023-04-07 瑞昱半导体股份有限公司 三角积分调制器及相关的信号处理方法

Also Published As

Publication number Publication date
TW201106634A (en) 2011-02-16
TWI408904B (zh) 2013-09-11
US7948414B2 (en) 2011-05-24
US20110032132A1 (en) 2011-02-10
US20110187571A1 (en) 2011-08-04
US8212702B2 (en) 2012-07-03
CN103441761A (zh) 2013-12-11
CN101997550B (zh) 2013-08-28

Similar Documents

Publication Publication Date Title
CN101997550B (zh) △-∑模拟数字转换装置及△-∑模拟数字转换方法
US8120518B2 (en) Digital feedforward sigma-delta modulator in analog-to-digital converter and modulation method thereof
US7535392B2 (en) Delta sigma modulator and method for compensating delta sigma modulators for loop delay
Maghari et al. Sturdy MASH [Delta]-[Sigma] modulator
US7405687B2 (en) Continuous-time delta-sigma analog digital converter
US6313775B1 (en) Delta-sigma modulator with two-step quantization, and method for using two-step quantization in delta-sigma modulation
US7564391B2 (en) Sigma delta modulator summing input, reference voltage, and feedback
CN101971502B (zh) 在反馈路径中具有减小的位数的多位西格玛-德尔塔调制器
WO2008150864A2 (en) Sigma-delta modulator with dac resolution less than adc resolution
US6515606B2 (en) Analog to digital converter
CN102163975A (zh) 高解析度三角积分数字至模拟转换器及其操作方法
CN108696281A (zh) 功率缩放连续时间δ-σ调制器
KR20150084267A (ko) 델타-시그마 변조기
CN101919163A (zh) 在反馈路径中比特数减少的多比特西格玛-德尔塔调制器
US8427350B2 (en) Sigma-delta modulator
US6535154B1 (en) Enhanced noise-shaped quasi-dynamic-element-matching technique
CN111917417A (zh) 用于连续时间sigma-delta模数转换器的亚稳性整形技术
CN114421968A (zh) 增量型sigma delta模数转换方法、转换器及芯片
US6313774B1 (en) Delta-sigma analog-to-digital converter, and method
US20180183459A1 (en) Metastability compensation
JP2005519560A (ja) フィードフォワード経路を有するデルタシグマ変調器
JP4376598B2 (ja) アナログ／ディジタル変換器における誤りを適応的に補償する方法および装置
KR20100099626A (ko) 아날로그-디지털 컨버터에서의 디지털 피드 포워드 시그마-델타 변조기 및 그 변조 방법
KR101531921B1 (ko) 간소화된 멀티 비트 다단 노이즈 쉐이핑 델타 시그마 변조기
Yan et al. A second-order continuous-time delta-sigma modulator with double self noise coupling

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant