JP4788353B2 - 多段型ノイズシェーピング型量子化器 - Google Patents

多段型ノイズシェーピング型量子化器 Download PDF

Info

Publication number
JP4788353B2
JP4788353B2 JP2006011978A JP2006011978A JP4788353B2 JP 4788353 B2 JP4788353 B2 JP 4788353B2 JP 2006011978 A JP2006011978 A JP 2006011978A JP 2006011978 A JP2006011978 A JP 2006011978A JP 4788353 B2 JP4788353 B2 JP 4788353B2
Authority
JP
Japan
Prior art keywords
quantizer
output
noise shaping
local
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006011978A
Other languages
English (en)
Other versions
JP2007194990A (ja
Inventor
尚丈 北平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006011978A priority Critical patent/JP4788353B2/ja
Priority to US11/655,061 priority patent/US7355540B2/en
Publication of JP2007194990A publication Critical patent/JP2007194990A/ja
Application granted granted Critical
Publication of JP4788353B2 publication Critical patent/JP4788353B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators
    • H03M7/302Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3022Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators
    • H03M7/3031Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3042Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator being of the error feedback type, i.e. having loop filter stages in the feedback path only

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

本発明は、第1の局部量子化器の出力範囲を制限するリミッタを有する多段型ノイズシェーピング型量子化器に関する。
図7に示す多段型ノイズシェーピング型量子化器に関して説明を行う。図7は加算器71、加算器72、局部量子化器73、リミッタ74、減算器75、遅延器76により1次のノイズシェーピング次数を有する単積分型ノイズシェーピング量子化器となるメインループ77が構成されている。また、加算器78と局部量子化器79減算器710、帰還回路711により1次又は2次以上のノイズシェーピング次数を有する多重積分型ノイズシェーピング量子化器となるサブループ712が構成されている。
このサブループ712の出力を減算器713と遅延器714で構成される微分器715によりメインループ77の局部量子化器73のノイズシェーピング次数に応じて微分した後、加算器716によりメインループ77の出力と加算すると、(サブループのノイズシェーピング次数+1)次の多段型ノイズシェーピング型量子化器が構成される。この帰還回路711は、サブループ712が2次以上のノイズシェーピング特性を持つような伝達関数H(z)の特性を有している。また、サブループ712の帰還回路711の出力に応じて、局部量子化器73の入力信号に対し所定の値を加減算する事によりサブループ712へ入力される量子化誤差を抑え正常に動作させる手段717が構成されている。
図6に示す第1の局部量子化器の入力範囲と入力信号に関して説明を行なう。図6の第1の局部量子化器の入力範囲61は、音声信号分66及び、量子化誤差部分65、サブループからの帰還入力分64、マージン分62からなる。第1の局部量子化器への入力信号67は、音声信号分66及び、量子化誤差分65、サブループからの帰還入力分64、リミッタ動作により発生する量子化誤差68からなる。従来の回路では第1の局部量子化器の入力範囲61を入力信号67が超えてしまう場合がありオーバーフロー分63が発生する場合がある。
ここで、メインループ77のリミッタ74は、局部量子化器73の出力を微分器715の状態に応じて制限している。リミッタ74が動作しない場合、メインループ77で発生する量子化誤差は、局部量子化器73の出力値1個に対応する入力信号の範囲以下になる。リミッタ74が動作した場合、局部量子化器73の出力が制限され、リミッタ74が動作していない場合と比較して、減算器75で算出される符号の反転した量子化誤差が増加してしまう。
このため、遅延器76と加算器71により1クロック後に局部量子化器73へ入力される信号振幅が大きくなり、局部量子化器73がオーバーフローを発生する可能性がある。局部量子化器73がオーバーフローした場合は、図6に示す局部量子化器73の入力範囲61に量子化誤差の増大に対する余裕分であるマージン分62を設定し、オーバーフローした量子化誤差分63は1クロック後へ帰還され複数回で分割処理し動作している。このため、リミッタ74の動作頻度に応じてマージン分62の大きさを設定する必要がある。
特公平8−2024号公報 Journal of solid state circuit,Aug.1989,Vol.24,No.4
しかしながら上記のような構成では、0dB入力が継続しリミッタが頻繁に動作する場合、リミッタ動作による第1のノイズシェーピング型量子化器が発生する量子化誤差の増加が頻繁に発生する。この量子化誤差の増加が頻繁に発生する事により、前記第1の局部量子化器へ入力される信号振幅が更に増加し、第1のノイズシェーピング型量子化器が発生する量子化誤差量に正帰還がかかり、結果として発振又はオーバーフローに至る可能性があった。さらに、発振又はオーバーフローを防ぐために、第1の局部量子化器の入力範囲に十分なマージンを設定する必要があった。
本発明は、かかる課題を解決し、0dB入力が継続しリミッタが頻繁に動作する場合においてもマージンを設定する事無くもしくはマージンを少なく設定し、発振又はオーバーフローに至らない安定なノイズシェーピング型量子化器の提供を目的とするものである。
入力信号の量子化を行う第1の局部量子化器及び、前記第1の局部量子化器の出力範囲を制限するリミッタを有し、かつ与えられた入力のノイズシェーピング演算を行う第1のノイズシェーピング型量子化器と、入力信号の量子化を行う第2の局部量子器を有し、前記第1のノイズシェーピング型量子化器が発生する量子化誤差のノイズシェーピングを行う第2のノイズシェーピング型量子化器と、前記第2のノイズシェーピング型量子化器の出力を第1のノイズシェーピング型量子化器のシェーピング次数に応じて微分する微分器と、記第1のノイズシェーピング型量子化器の出力と前記微分器の出力とを加算し、その加算結果を出力する加算器とを備え、前記第1のノイズシェーピング型量子化器は、前記リミッタが動作しているとき、前記第2のノイズシェーピング型量子化器の帰還信号の符号と前記第1の局部量子化器の出力の符号が同じであれば符号が異なる場合と比較して強く自身の出力の出力振幅を制御し、前記第2のノイズシェーピング型量子化器の帰還信号の符号と前記第1の局部量子化器の出力の符号が異なれば符号が同じ場合と比較して弱く自身の出力の出力振幅を制御し、その出力振幅制御された信号を出力する振幅制御手段と、前記第1の局部量子化器に入力される前の信号から前記振幅制御手段で出力された信号を減算する減算器とで構成されることを特徴とする。
前記第1のノイズシェーピング型量子化器が発生する量子化誤差を計算するための前記リミッタの出力振幅を制御する振幅制御手段を有する事により、メインループの入力へ帰還及びサブループへ入力される量子化誤差量を制限する事が可能となる。
本発明の第1の局部量子化器の出力範囲を制限するリミッタを有する多段型ノイズシェーピング型量子化器は、リミッタ動作時に第1のノイズシェーピング型量子化器が発生する瞬間的な量子化誤差の増加を制御することにより、第1のノイズシェーピング型量子化器の入力へ帰還される量子化誤差の増加を抑える事が可能となる。
この結果、第1の局部量子化器の入力範囲にマージンを設定する事無くもしくはマージンを少なく設定して、第1のノイズシェーピング型量子化器を安定に保つ事が可能となる。同時に、第2のノイズシェーピング型量子化器の帰還回路の出力レベルに基づき、第1のノイズシェーピング型量子化器が発生する瞬間的な量子化誤差の増加を制御する事で、第2のノイズシェーピング型量子化器へ入力される量子化誤差入力の増加を抑える事が可能となり、第2のノイズシェーピング型量子化器を安定に保つ事が可能となる。
また、第1の局部量子化器の入力範囲にマージンを設定する必要が無くなるもしくは小さく抑えられることにより、第1の局部量子化器の全入力範囲に対する音楽信号入力の割合が増加し、音楽信号出力の振幅を増加させる事が可能となる。
本発明の第1の局部量子化器の出力範囲を制限するリミッタを有するノイズシェーピング型量子化器は、第1の局部量子化器の出力範囲を制限するリミッタの動作により発生する量子化誤差の振幅を制御し、第2のノイズシェーピング型量子化器の帰還信号の符号と第1の局部量子化器の出力の符号とをもとに、リミッタの動作により増加する量子化誤差を制限する振幅レベルを選択制御する振幅制御手段により実現される。
ここで、第2のノイズシェーピング型量子化器の帰還信号とは、第2の局部量子化器で発生した量子化誤差を第2のノイズシェーピング型量子化器の入力に帰還する間の信号の事を表している。
以下、本発明を実施するための最良の形態について図面を参照しながら説明する。
(実施の形態1)
図2は、本発明の実施の形態1における多段型ノイズシェーピング型量子化器の構成を示すブロック図である。
図2において、本発明の実施の形態1の多段型ノイズシェーピング型量子化器は、メインループ27とサブループ212と微分器215から構成されている。そして、メインループ27は、加算器21、加算器22、局部量子化器23、出力制御器24、減算器25、遅延器26により構成される1次のノイズシェーピング次数を有する単積分型ノイズシェーピング量子化器である。また、サブループ212は、加算器28、局部量子化器29減算器210、帰還回路211により構成される1次又は2次以上のノイズシェーピング次数を有する多重積分型ノイズシェーピング量子化器である。このサブループ212の出力を、減算器213と遅延器214で構成される微分器215によりメインループ27の局部量子化器23のノイズシェーピング次数に応じて微分した後、加算器216によりメインループ27の出力と加算すると、(サブループのノイズシェーピング次数+1)次の多段型ノイズシェーピング型量子化器が構成される。このとき帰還回路211は、サブループ212が2次以上のノイズシェーピング特性を持つような伝達関数H(z)の特性を有している。
例えば、伝達関数H(z)を
とした場合、係数が2、1、0.5の何れかの和、あるいは、差であらわされるため、ビットシフトと加減算器のみで構成でき、回路の規模が小さくなるメリットがある。また、音声帯域外の高域部分において、この伝達関数のゲインは最大値2.64に近くほぼ平坦になっているため、量子化誤差の最大値に対するシェーピング特性が効率的である。
また、帰還信号217は、サブループ212の帰還回路211から出力され、加算器22において局部量子化器23の入力信号に対し帰還信号217に応じた所定の値を加減算する事によりサブループ212へ入力される量子化誤差を抑え正常に動作させるためのものである。なお、帰還信号217は、サブループ212に構成された積分器の出力でも良く、加算器22において局部量子化器23の入力信号に対し帰還信号217に応じた所定の値を加減算する方法以外に、局部量子化器23の量子化テーブルを帰還信号217に応じてシフトする方法でも良く、サブループ212へ入力される量子化誤差を抑え正常に動作させるために、帰還信号217に基づいて局部量子化器23の出力信号を変化させてサブループ212への入力信号の範囲を制御する方法であれば良い。
以上の構成により、実施の形態1の(サブループのノイズシェーピング次数+1次の)多段型ノイズシェーピング型量子化器が構成される。
次に、実施の形態1における多段型ノイズシェーピング回路の出力制御器24について、詳細に説明する。図3(a)は、図2の出力制御器24の構成を示すブロック図である。出力制御器24は、リミッタ3a7と振幅制御部3a8を備えている。ここで、図3(a)において、出力制御器24内のリミッタ3a7が動作していない場合の出力制御器24の動作は、振幅制御器が動作しないので、従来例の回路と同じで、本発明の出力制御器24は、従来例(図7)のリミッタ74に振幅制御器3a8を追加して構成したものであり、帰還信号218の状態を参照し、リミッタ3a7の動作により発生する量子化誤差の振幅を制御する振幅制御器3a8を、リミッタ3a7に追加したものである。ここで、リミッタ3a7は従来例で示したリミッタ74と同様の機能のものである。
出力制御器24に関して、より詳細に説明する。出力制御器24は、微分器215あるいは遅延器214からの値3a2により、第1の局部量子化器の出力3a1の振幅をリミッタ3a7で制御する事で出力3a3を決定している。つまり、リミッタ3a7は、微分器215の状態(遅延器214からの値3a2)に基づき、微分器215の出力値と出力3a3との和が多段型ノイズシェーピング回路の出力階調数を超えないように、局部量子化器23から入力される値の上限値及び下限値を制御して出力している。これにより、微分器215の出力値に応じて、第1の局部量子化器の出力範囲を可変し広げる事が可能となる。
次に、振幅制御器3a8により、第1のノイズシェーピング型量子化器の量子化誤差を計算するための出力3a6を制限して出力する際の制限値の求め方に関して説明する。説明の準備として、図1に示す第1の局部量子化器の入力範囲と入力信号に関して説明する。
図1の第1の局部量子化器の入力範囲11は、音声信号分14及び、量子化誤差部分13、サブループ212からの帰還入力分12からなる。第1の局部量子化器への入力信号15は、音声信号分14及び、量子化誤差分13、サブループ212からの帰還入力分12、振幅制限されたリミッタ動作により発生する量子化誤差16からなる。ここで、第1の局部量子化器23がオーバーフローしないためには、第1の局部量子化器の出力3a1と、サブループ212の帰還信号3a5とを参照して、二つの符号が同符号の場合はサブループ212からの帰還入力分12の部分が使用されているので、リミッタ3a7により発生する量子化誤差分をマージンが無い場合はゼロへリミットする必要があり、マージンがある場合はマージン分へリミットする必要がある。また、第1の局部量子化器の出力3a1と、サブループ212の帰還信号3a5とを参照して、二つの符号が異符号の場合はサブループ212からの帰還入力分12の部分が使用されていないので、リミッタ3a7により発生する量子化誤差分をマージンが無い場合は、サブループ212からの帰還入力分12の範囲におさまるようにリミットし、マージンがある場合は、サブループ212からの帰還入力分12の範囲とマージン分の合計の範囲へリミットする。
次に、第2の局部量子化器がオーバーフローしないためには、第2の局部量子化器がオーバーフローしない状態を保つことが出来るサブループ212の入力として許容される量子化誤差の大きさを、第2の局部量子化器の入力範囲をサブループ212の帰還回路211のゲインで除算する事により求める。そして、第1の局部量子化器の出力3a1と、サブループ212の帰還信号3a5とを参照して、二つの符号が同符号の場合はリミッタ3a7の動作により発生する量子化誤差と極性が一致するため、サブループ212からの帰還入力分12を含めて第2の局部量子化器がオーバーフローしない状態を保つことが出来るサブループ212の入力として許容される量子化誤差の大きさを超えないようにリミットする必要がある。また、第1の局部量子化器の出力3a1と、サブループ212の帰還信号3a5とを参照して、二つの符号が異符号の場合はリミッタ3a7の動作により発生する量子化誤差が異符号なため、サブループ212からの帰還入力分12を考慮する必要がなく第2の局部量子化器がオーバーフローしない状態を保つことが出来るサブループ212の入力として許容される量子化誤差の大きさを超えないようにリミットする。
このように、第1の局部量子化器の出力3a1の符号とサブループ212の帰還信号3a5の符号とが同符号の場合と異符号の場合のそれぞれに関して、第1及び第2の局部量子化器が共にオーバーフローしない状態になるような制限値を求め、振幅制御器3a8の動作レベルを第1の局部量子化器の出力3a1の符号とサブループ212の帰還信号3a5の符号とに基づき切り替えて制限して、第1のノイズシェーピング型量子化器の量子化誤差を計算するための出力3a6を出力する。
図5Aは、振幅制御器3a8の動作のフローチャートである。図5Aにおいて、始めに5a1で、振幅制御器3a8に第1の局部量子化器の出力3a1とサブループ212の帰還信号3a5と、リミッタ3a7が動作したレベルを表す信号3a4とを入力する。判断5a2で、リミッタ3a7が動作したレベルを表す信号3a4により、リミッタ3a7が動作しなかった場合、リミッタ3a7の動作による量子化誤差は発生しないので、何も動作せず終了。
判断5a2でリミッタ3a7が動作していた場合、リミッタ3a7の動作による量子化誤差が発生するので、この量子化誤差をどちらのレベルに振幅制限して出力するかを判断する必要があるので、判断5a3へ進む。判断5a3では、サブループ212の帰還信号3a5を参照し、サブループ212の帰還信号3a5の符号と第1の局部量子化器の出力の符号とを比較する事で、メインループとサブループとにリミッタの動作により発生した量子化誤差をどのレベルで加算しても第1及び第2の局部量子化器がオーバーフローを起こさず安定しているかを判断している。
判断5a3において不安定と判断された場合、サブループ212の帰還信号3a5の符号と第1の局部量子化器の出力の符号が同じ場合であり、マージンがゼロの場合は振幅制御器の制限値はゼロとなり、振幅制御器で強くリミットを行なう。ここで、具体的な数値を用いて説明する。第1の局部量子化器の出力3a1を10、出力3a3を8とすると、制限値が0であることから、リミッタにおいて新たな量子化誤差を加えてはいけない状態にあるので、第1のノイズシェーピング型量子化器の量子化誤差を計算するための出力3a6は10となる。
次に、判断5a3において安定と判断された場合、サブループ212の帰還信号3a5の符号と第1の局部量子化器の出力の符号が異なる場合であり、振幅制御器の制限値は判断5a3で安定でないと判断された場合と比べて大きくなるので、振幅制御器でリミットする量は安定でないと判断された場合と比べて小さくなり、より弱い振幅制限を行なう。ここで、具体的な数値を用いて説明する。第1の局部量子化器の出力3a1を10、出力3a3を8、制限値を1であるとすると、リミッタにおいて新たな量子化誤差を1だけ加えて良い状態にあるので、第1のノイズシェーピング型量子化器の量子化誤差を計算するための出力3a6は10から1を減算し9となる。また、マージンがゼロの場合の制限値は、サブループ212からの帰還入力分12の大きさと第2の局部量子化器がオーバーフローしない状態を保つことが出来るサブループ212の入力として許容される量子化誤差の大きさの小さいほうの値になる。
そして処理5a6で振幅制限されたリミッタによる量子化誤差とその他の量子化誤差を加算して、第1のノイズシェーピング型量子化器の量子化誤差を計算するための出力を出力する。以上のように、サブループ212の帰還信号3a5の符号と第1の局部量子化器の出力の符号が同符号か異符号かによって、振幅制御器の制御値を強いリミットもしくは弱いリミットへ切り替えている。
上記内容をまとめると、出力制御器24は、減算器25で算出される符号の反転した量子化誤差が増加して局部量子化器23がオーバーフローしまう状態を防ぐために、以下の二つの方法を用いて動作している。一つ目は、振幅制御手段3a8によって、リミッタ3a7の動作により発生する量子化誤差をメインループ27の量子化誤差に加算する際に振幅を制限することである。二つ目は、サブループ212の帰還回路211の出力信号である帰還信号218の符号と第1の局部量子化器23の出力の符号とを比較して、同符号か異符号化によりメインループ27及びサブループ212の量子化誤差の存在範囲を切り分け、リミッタ3a7の動作によって発生する量子化誤差を振幅制御手段3a8により制限する振幅レベルを選択することである。
以上の二つの動作により図1に示すように、局部量子化器23の入力信号の取り得る範囲16を制限することで、局部量子化器23の入力信号15が局部量子化器23の入力範囲11を超えないので、通常よりも大きな量子化誤差を発生する状態であるオーバーフロー状態に至り量子化誤差が増大する事を抑えることができ、局部量子化器23の入力範囲にマージンを設定する事無く、メインループ27及び、サブループ212を安定に保つ事が可能となる。
また、局部量子化器23のオーバーフローを防ぐ事で、サブループ212の帰還回路211の出力に応じて、局部量子化器23の入力信号に対し所定の値を加減算する事によりサブループ212へ入力される量子化誤差を抑え正常に動作させる手段217の効果を常に維持する事が可能となり、メインループ27及び、サブループ212の安定度を更に向上させる事が可能となる。
また、局部量子化器23の入力範囲にマージンを設定する必要が無くなることにより、局部量子化器23の全入力範囲に対する音楽信号入力の割合が増加し、音楽信号出力の振幅を増加させる事が可能となる。シミュレーション結果では、本発明を適用していない場合の出力振幅を100%とすると、本発明を適用した場合、0dB・1kHzの入力信号に対して出力振幅は113.006%であり、0dB・10kHzの入力信号に対しての出力振幅は113.227%であった。また、リミッタが動作しない領域の入力信号に対しては、出力振幅は115.384%であり、マージンをなくしたことによる出力信号振幅の増大を確認できる。
また、別のシミュレーション結果として、本発明を適用していない場合、0dB・1kHzの入力信号に対して歪率が6.4%であり、0dB・10kHzの入力信号に対して歪率が5.1%であった。次に、本発明を適用した場合、0dB・1kHzの入力信号に対して歪率が2.2%であり、0dB・10kHzの入力信号に対して歪率が1.0%であり、歪率の改善効果が確認された。
(実施の形態2)
本発明の実施の形態2では、実施の形態1で示した多段型ノイズシェーピング型量子化器の出力制御器24の別の構成について説明する。
図3(b)、(c)、(d)は出力制御器24の構成を示すブロック図である。
まず、出力制御器24を図3(b)に示すように構成した場合について説明すると。図3(a)のリミッタ3a7が動作したレベルを表す信号3a4を用いてリミッタ3b7の動作状態を得る代わりに、リミットされた第1の局部量子化器23の出力3b3を用いても、同様にリミッタ3b7の動作状態が得られるので、同様の機能を実現する事が可能となる。
以下に具体的な例を示す。第1の局部量子化器23の出力3a1が6である事と、リミッタ3a7が動作したレベルを表す信号3a4が1である事とを振幅制御器3a8に入力した場合を考える。第1の局部量子化器23の出力3a1の6をリミッタ3a7が動作したレベルを表す信号3a4の1だけリミットした事により、リミットされた第1の局部量子化器23の出力3a3は5である事が分かる。
次に、第1の局部量子化器23の出力3b1が6である事と、リミットされた第1の局部量子化器23の出力3b3は5である事とを振幅制御器3b8に入力した場合を考える。第1の局部量子化器の出力3b1の6である事とリミットされた第1の局部量子化器23の出力3b3は5である事から、リミッタ3b7が動作したレベルを表す信号3b4は6−5=1である事が分かるので図3(a)の出力制御器3a8を図3(b)の出力制御器3b8に置き換えても同様の情報が得られ、メインループ27及びサブループ212の安定度を向上させる事が可能となる。
図3(c)の出力制御器24のリミッタ3c7は、第1の局部量子化器23の出力の範囲を制限するリミッタであり、図3(a)の出力制御器のリミッタ3a7のように、微分器又は微分器の遅延器の値3a2により、第1の局部量子化器の出力3a1の範囲をリミッタ3a7で制御する事で第1の局部量子化器の出力3a3を決定する特殊なリミッタではない点が異なるが、振幅制御器3a8と振幅制御器3c8の動作は同じである。
振幅制御器3c8の動作が同じである事から、図3(c)は図3(a)と同様に、メインループ27及びサブループ212の安定度を向上させる事が可能となる。図3(d)に関しても図3(a)と図3(c)の関係と同様に、振幅制御器3c8と振幅制御器3d8の動作は同じである事から、図3(d)は図3(b)と同様に、メインループ27及びサブループ212の安定度を向上させる事が可能となる。
(実施の形態3)
図4に示すオーバーフロー検出回路を備えた多段型ノイズシェーピング型量子化器の構成に関して説明を行う。図4は図2の局部量子化器23と出力制御器24との部分219の部分を表しており、第1の局部量子化器44はオーバーフロー検出器42を備え、オーバーフロー検出器42は、局部量子化器44のオーバーフローの状態信号43を出力制御器45に入力するように構成されている。
ここで、量子化誤差量の制限を行なわず、入力信号が局部量子化器44の入力範囲を超えない状態において、局部量子化器44で発生する量子化誤差を通常の量子化誤差量と定義する。この時、局部量子化器44へ入力される信号が入力範囲を超えてしまい、局部量子化器44で発生する量子化誤差が増大して通常の量子化誤差量を超えてしまう状態をオーバーフローと定義している。オーバーフロー検出器42では、局部量子化器44へ入力される信号が入力範囲を超えているか否かを検出している。
このときオーバーフロー検出信号43は、実施の形態1及び実施の形態2で説明した出力制御器45内の振幅制御器に入力されている。
図5Bに、オーバーフロー検出回路42を備えた場合の出力制御器45内の振幅制御器に関してフローチャートを示す。まず、5b1〜5b3は、実施の形態1で記載した5a1〜5a3と同じ動作である。異なる点は判断5b3において、判断5b3でメインループ・サブループが安定していると判断された後に、第1の局部量子化器23のオーバーフローを検出しているかの判断5b4を追加している点である。実施の形態1では、サブループからの帰還入力分12により、メインループ27の安定を判断していた。ここでは、オーバーフロー検出状態を参照することにより、第1の局部量子化器23の量子化誤差分13がオーバーフローにより増大していないかについても判断する事が可能となる。以下、5b5〜5b7は、実施の形態1で記載の5a4〜5a6と同じ動作である。
以上のように、出力制御器45内の振幅制御器は、オーバーフロー検出器42が出力する局部量子化器44のオーバーフローの状態信号43をもとに、出力制御器45の動作により発生する量子化誤差量を制御する事で、より精度良くメインループのオーバーフローを防ぐことができる。オーバーフローを防ぐ事で、量子化誤差の増大を防ぎ、メインループの回路の安定化を図っている。
なお、本実施の形態3のオーバーフロー検出器42は、以上の構成に限らず、量子化誤差を発生する全てのリミッタに対して適用する事が可能である。
本発明の第1の局部量子化器の出力範囲を制限するリミッタを有するノイズシェーピング型量子化器は、多段型ノイズシェーピング型量子化器の安定度の向上及び出力信号振幅を増大させる事が可能であることから、オーディオ機器への適用に適している。
本発明の実施の形態1におけるメインループ局部量子化器の入出力関係図 同多段型ノイズシェーピング型量子化器を示すブロック図 (a)本発明の実施の形態1における出力制御器を示す第1の例としてのブロック図、(b)本発明の実施の形態2における出力制御器を示す第2の例としてのブロック図、(c)同出力制御器を示す第3の例としてのブロック図、(d)同出力制御器を示す第4の例としてのブロック図 本発明の実施の形態3における要部を示すブロック図 本発明の実施の形態1における振幅制御器の動作を示すフローチャート 本発明の実施の形態3における振幅制御器の動作を示すフローチャート 従来のメインループ局部量子化器の入出力関係図 従来の多段型ノイズシェーピング型量子化器を示すブロック図
符号の説明
21、22、28、216 加算器
23 第1の局部量子化器
24 出力制御器
25、210、213 減算器
26、214 遅延器
27 メインループ(第1のノイズシェーピング型量子化器)
29 第2の局部量子化器
211 帰還回路
212 サブループ(第2のノイズシェーピング型量子化器)
215 微分器
217、218 帰還信号

Claims (6)

  1. 入力信号の量子化を行う第1の局部量子化器及び、前記第1の局部量子化器の出力範囲を制限するリミッタを有し、かつ与えられた入力のノイズシェーピング演算を行う第1のノイズシェーピング型量子化器と、
    入力信号の量子化を行う第2の局部量子器を有し、前記第1のノイズシェーピング型量子化器が発生する量子化誤差のノイズシェーピングを行う第2のノイズシェーピング型量子化器と、
    前記第2のノイズシェーピング型量子化器の出力を第1のノイズシェーピング型量子化器のシェーピング次数に応じて微分する微分器と、
    前記第1のノイズシェーピング型量子化器の出力と前記微分器の出力とを加算し、その加算結果を出力する加算器とを備え、
    前記第1のノイズシェーピング型量子化器は、
    前記リミッタが動作しているとき、前記第2のノイズシェーピング型量子化器の帰還信号の符号と前記第1の局部量子化器の出力の符号が同じであれば符号が異なる場合と比較して強く自身の出力の出力振幅を制御し、前記第2のノイズシェーピング型量子化器の帰還信号の符号と前記第1の局部量子化器の出力の符号が異なれば符号が同じ場合と比較して弱く自身の出力の出力振幅を制御し、その出力振幅制御された信号を出力する振幅制御手段と、
    前記第1の局部量子化器に入力される前の信号から前記振幅制御手段で出力された信号を減算する減算器とで構成されることを特徴とする多段型ノイズシェーピング型量子化器。
  2. 前記リミッタは、前記微分器の状態に基づき、前記第1の局部量子化器出力の上限値及び下限値を制御する請求項1記載の多段型ノイズシェーピング型量子化器。
  3. 前記微分器は、遅延器と遅延器入力から遅延器出力を減算する減算器とを備え、
    前記リミッタは、前記遅延器の出力値に基づいて、前記第1の局部量子化器出力の上限値及び下限値を制御する請求項1記載の多段型ノイズシェーピング型量子化器。
  4. 前記第2のノイズシェーピング型量子化器の内部状態に基づき、前記第1のノイズシェーピング型量子化器内の前記第1の局部量子化器出力の値を変化させることにより、前記第2のノイズシェーピング型量子化器への入力を制御する請求項1から請求項3のいずれかに記載の多段型ノイズシェーピング型量子化器。
  5. 前記第2のノイズシェーピング型量子化器は、第2の局部量子化器と、前記第2の局部量子化器の発生する量子化誤差を所定の伝達関数により帰還させる帰還回路とを有し、
    前記第1のノイズシェーピング型量子化器が発生する量子化誤差と、前記帰還回路の出力とを加算して前記第2の局部量子化器に入力する請求項4記載の多段型ノイズシェーピング型量子化器。
  6. 前記帰還回路の伝達関数H(z)を

    とした請求項5記載の多段型ノイズシェーピング型量子化器。
JP2006011978A 2006-01-20 2006-01-20 多段型ノイズシェーピング型量子化器 Expired - Fee Related JP4788353B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006011978A JP4788353B2 (ja) 2006-01-20 2006-01-20 多段型ノイズシェーピング型量子化器
US11/655,061 US7355540B2 (en) 2006-01-20 2007-01-19 Multi stage noise shaping quantizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006011978A JP4788353B2 (ja) 2006-01-20 2006-01-20 多段型ノイズシェーピング型量子化器

Publications (2)

Publication Number Publication Date
JP2007194990A JP2007194990A (ja) 2007-08-02
JP4788353B2 true JP4788353B2 (ja) 2011-10-05

Family

ID=38285004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006011978A Expired - Fee Related JP4788353B2 (ja) 2006-01-20 2006-01-20 多段型ノイズシェーピング型量子化器

Country Status (2)

Country Link
US (1) US7355540B2 (ja)
JP (1) JP4788353B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4699510B2 (ja) * 2006-02-14 2011-06-15 パナソニック株式会社 D/a変換器
US7948414B2 (en) * 2009-08-09 2011-05-24 Mediatek, Inc. Delta-sigma analog-to-digital conversion apparatus and method thereof
JP5785127B2 (ja) * 2012-03-23 2015-09-24 旭化成エレクトロニクス株式会社 ディジタル・アナログコンバータ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2543095B2 (ja) * 1987-09-14 1996-10-16 松下電器産業株式会社 オ―バ―サンプリング型d/a変換器
JPH01204528A (ja) * 1988-02-10 1989-08-17 Fujitsu Ltd A/d変換器
FI80548C (fi) * 1988-11-09 1990-06-11 Nokia Oy Ab Foerfarande foer kaskadkoppling av tvao eller flera sigma-deltamodulatorer samt ett sigma-delta-modulatorsystem.
JPH082024B2 (ja) * 1990-05-24 1996-01-10 松下電器産業株式会社 量子化器
DE69127491T2 (de) 1990-04-05 1998-01-08 Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka Digitaler Requantifizierer unter Verwendung von mehrstufigen Rauschformern
JPH0779255B2 (ja) * 1990-04-06 1995-08-23 松下電器産業株式会社 量子化器
US5103229A (en) * 1990-04-23 1992-04-07 General Electric Company Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization
JPH0779256B2 (ja) * 1990-04-06 1995-08-23 松下電器産業株式会社 量子化器
JPH0779258B2 (ja) * 1990-05-24 1995-08-23 松下電器産業株式会社 量子化器
JPH0793585B2 (ja) * 1991-01-11 1995-10-09 松下電器産業株式会社 量子化器
JPH04320112A (ja) * 1991-04-19 1992-11-10 Matsushita Electric Ind Co Ltd ノイズシェーピング型量子化器
JPH0683150A (ja) 1992-09-04 1994-03-25 Canon Inc 画像形成装置
US5283578A (en) * 1992-11-16 1994-02-01 General Electric Company Multistage bandpass Δ Σ modulators and analog-to-digital converters
JPH0779257A (ja) 1993-09-07 1995-03-20 Mitsubishi Electric Corp 信号受信回路装置
JPH082024A (ja) 1994-06-27 1996-01-09 Tec Corp プリンタ
TW443039B (en) * 1999-05-20 2001-06-23 Ind Tech Res Inst Sigma-delta modulator by using method of local nonlinear feedback loop

Also Published As

Publication number Publication date
US7355540B2 (en) 2008-04-08
US20070171110A1 (en) 2007-07-26
JP2007194990A (ja) 2007-08-02

Similar Documents

Publication Publication Date Title
US7148829B2 (en) Delta-sigma modulation circuit with gain control function
US7358881B2 (en) Quantizer overload prevention for feed-back type delta-sigma modulators
JP4788353B2 (ja) 多段型ノイズシェーピング型量子化器
US7420493B2 (en) Extended range delta-sigma modulator and delta-sigma power converter
JP2006211045A (ja) 縦続型可変次数式δς変調器
JP5249254B2 (ja) 変調器およびδς型d/a変換器
JP4699510B2 (ja) D/a変換器
JP2008054099A (ja) 半導体集積回路装置
CN111480299B (zh) Δς调制器系统和方法
US7411527B2 (en) Noise shaping quantizer
JP6454397B1 (ja) 誤り訂正装置、誤り訂正方法及び光通信システム
JP2008158906A (ja) リソース監視における収集間隔調整システム、その方法およびプログラム
JP2002076901A (ja) Δ変調とδς変調を混合した方式の変調器,オーバーサンプリング型d/a変換器およびa/d変換器
JPH0793585B2 (ja) 量子化器
JP4004989B2 (ja) デルタシグマ変調回路
JP2004147074A (ja) 高速オーバーサンプリング変調回路
JP2013058925A (ja) デルタシグマ型変調回路
JPS58179896A (ja) 適応性予測形差分符号化方法
JPH0430620A (ja) 量子化器
JP2018152637A (ja) Δς変調器
JPH09148929A (ja) アナログ/デジタル変換装置
JPH01187574A (ja) 半導体レーザの出力制御装置
JPS59107630A (ja) Adpcm復号回路
JPS59153327A (ja) Adpcm復号回路
JPH0258430A (ja) 適応量子化器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090119

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4788353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees