JP4788353B2 - 多段型ノイズシェーピング型量子化器 - Google Patents
多段型ノイズシェーピング型量子化器 Download PDFInfo
- Publication number
- JP4788353B2 JP4788353B2 JP2006011978A JP2006011978A JP4788353B2 JP 4788353 B2 JP4788353 B2 JP 4788353B2 JP 2006011978 A JP2006011978 A JP 2006011978A JP 2006011978 A JP2006011978 A JP 2006011978A JP 4788353 B2 JP4788353 B2 JP 4788353B2
- Authority
- JP
- Japan
- Prior art keywords
- quantizer
- output
- noise shaping
- local
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M7/3022—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
- H03M7/3042—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator being of the error feedback type, i.e. having loop filter stages in the feedback path only
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
図2は、本発明の実施の形態1における多段型ノイズシェーピング型量子化器の構成を示すブロック図である。
本発明の実施の形態2では、実施の形態1で示した多段型ノイズシェーピング型量子化器の出力制御器24の別の構成について説明する。
図4に示すオーバーフロー検出回路を備えた多段型ノイズシェーピング型量子化器の構成に関して説明を行う。図4は図2の局部量子化器23と出力制御器24との部分219の部分を表しており、第1の局部量子化器44はオーバーフロー検出器42を備え、オーバーフロー検出器42は、局部量子化器44のオーバーフローの状態信号43を出力制御器45に入力するように構成されている。
23 第1の局部量子化器
24 出力制御器
25、210、213 減算器
26、214 遅延器
27 メインループ(第1のノイズシェーピング型量子化器)
29 第2の局部量子化器
211 帰還回路
212 サブループ(第2のノイズシェーピング型量子化器)
215 微分器
217、218 帰還信号
Claims (6)
- 入力信号の量子化を行う第1の局部量子化器及び、前記第1の局部量子化器の出力範囲を制限するリミッタを有し、かつ与えられた入力のノイズシェーピング演算を行う第1のノイズシェーピング型量子化器と、
入力信号の量子化を行う第2の局部量子器を有し、前記第1のノイズシェーピング型量子化器が発生する量子化誤差のノイズシェーピングを行う第2のノイズシェーピング型量子化器と、
前記第2のノイズシェーピング型量子化器の出力を第1のノイズシェーピング型量子化器のシェーピング次数に応じて微分する微分器と、
前記第1のノイズシェーピング型量子化器の出力と前記微分器の出力とを加算し、その加算結果を出力する加算器とを備え、
前記第1のノイズシェーピング型量子化器は、
前記リミッタが動作しているとき、前記第2のノイズシェーピング型量子化器の帰還信号の符号と前記第1の局部量子化器の出力の符号が同じであれば符号が異なる場合と比較して強く自身の出力の出力振幅を制御し、前記第2のノイズシェーピング型量子化器の帰還信号の符号と前記第1の局部量子化器の出力の符号が異なれば符号が同じ場合と比較して弱く自身の出力の出力振幅を制御し、その出力振幅制御された信号を出力する振幅制御手段と、
前記第1の局部量子化器に入力される前の信号から前記振幅制御手段で出力された信号を減算する減算器とで構成されることを特徴とする多段型ノイズシェーピング型量子化器。 - 前記リミッタは、前記微分器の状態に基づき、前記第1の局部量子化器出力の上限値及び下限値を制御する請求項1記載の多段型ノイズシェーピング型量子化器。
- 前記微分器は、遅延器と遅延器入力から遅延器出力を減算する減算器とを備え、
前記リミッタは、前記遅延器の出力値に基づいて、前記第1の局部量子化器出力の上限値及び下限値を制御する請求項1記載の多段型ノイズシェーピング型量子化器。 - 前記第2のノイズシェーピング型量子化器の内部状態に基づき、前記第1のノイズシェーピング型量子化器内の前記第1の局部量子化器出力の値を変化させることにより、前記第2のノイズシェーピング型量子化器への入力を制御する請求項1から請求項3のいずれかに記載の多段型ノイズシェーピング型量子化器。
- 前記第2のノイズシェーピング型量子化器は、第2の局部量子化器と、前記第2の局部量子化器の発生する量子化誤差を所定の伝達関数により帰還させる帰還回路とを有し、
前記第1のノイズシェーピング型量子化器が発生する量子化誤差と、前記帰還回路の出力とを加算して前記第2の局部量子化器に入力する請求項4記載の多段型ノイズシェーピング型量子化器。 - 前記帰還回路の伝達関数H(z)を
とした請求項5記載の多段型ノイズシェーピング型量子化器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006011978A JP4788353B2 (ja) | 2006-01-20 | 2006-01-20 | 多段型ノイズシェーピング型量子化器 |
US11/655,061 US7355540B2 (en) | 2006-01-20 | 2007-01-19 | Multi stage noise shaping quantizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006011978A JP4788353B2 (ja) | 2006-01-20 | 2006-01-20 | 多段型ノイズシェーピング型量子化器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007194990A JP2007194990A (ja) | 2007-08-02 |
JP4788353B2 true JP4788353B2 (ja) | 2011-10-05 |
Family
ID=38285004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006011978A Expired - Fee Related JP4788353B2 (ja) | 2006-01-20 | 2006-01-20 | 多段型ノイズシェーピング型量子化器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7355540B2 (ja) |
JP (1) | JP4788353B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4699510B2 (ja) * | 2006-02-14 | 2011-06-15 | パナソニック株式会社 | D/a変換器 |
US7948414B2 (en) * | 2009-08-09 | 2011-05-24 | Mediatek, Inc. | Delta-sigma analog-to-digital conversion apparatus and method thereof |
JP5785127B2 (ja) * | 2012-03-23 | 2015-09-24 | 旭化成エレクトロニクス株式会社 | ディジタル・アナログコンバータ |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2543095B2 (ja) * | 1987-09-14 | 1996-10-16 | 松下電器産業株式会社 | オ―バ―サンプリング型d/a変換器 |
JPH01204528A (ja) * | 1988-02-10 | 1989-08-17 | Fujitsu Ltd | A/d変換器 |
FI80548C (fi) * | 1988-11-09 | 1990-06-11 | Nokia Oy Ab | Foerfarande foer kaskadkoppling av tvao eller flera sigma-deltamodulatorer samt ett sigma-delta-modulatorsystem. |
JPH082024B2 (ja) * | 1990-05-24 | 1996-01-10 | 松下電器産業株式会社 | 量子化器 |
DE69127491T2 (de) | 1990-04-05 | 1998-01-08 | Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka | Digitaler Requantifizierer unter Verwendung von mehrstufigen Rauschformern |
JPH0779255B2 (ja) * | 1990-04-06 | 1995-08-23 | 松下電器産業株式会社 | 量子化器 |
US5103229A (en) * | 1990-04-23 | 1992-04-07 | General Electric Company | Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization |
JPH0779256B2 (ja) * | 1990-04-06 | 1995-08-23 | 松下電器産業株式会社 | 量子化器 |
JPH0779258B2 (ja) * | 1990-05-24 | 1995-08-23 | 松下電器産業株式会社 | 量子化器 |
JPH0793585B2 (ja) * | 1991-01-11 | 1995-10-09 | 松下電器産業株式会社 | 量子化器 |
JPH04320112A (ja) * | 1991-04-19 | 1992-11-10 | Matsushita Electric Ind Co Ltd | ノイズシェーピング型量子化器 |
JPH0683150A (ja) | 1992-09-04 | 1994-03-25 | Canon Inc | 画像形成装置 |
US5283578A (en) * | 1992-11-16 | 1994-02-01 | General Electric Company | Multistage bandpass Δ Σ modulators and analog-to-digital converters |
JPH0779257A (ja) | 1993-09-07 | 1995-03-20 | Mitsubishi Electric Corp | 信号受信回路装置 |
JPH082024A (ja) | 1994-06-27 | 1996-01-09 | Tec Corp | プリンタ |
TW443039B (en) * | 1999-05-20 | 2001-06-23 | Ind Tech Res Inst | Sigma-delta modulator by using method of local nonlinear feedback loop |
-
2006
- 2006-01-20 JP JP2006011978A patent/JP4788353B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-19 US US11/655,061 patent/US7355540B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7355540B2 (en) | 2008-04-08 |
US20070171110A1 (en) | 2007-07-26 |
JP2007194990A (ja) | 2007-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7148829B2 (en) | Delta-sigma modulation circuit with gain control function | |
US7358881B2 (en) | Quantizer overload prevention for feed-back type delta-sigma modulators | |
JP4788353B2 (ja) | 多段型ノイズシェーピング型量子化器 | |
US7420493B2 (en) | Extended range delta-sigma modulator and delta-sigma power converter | |
JP2006211045A (ja) | 縦続型可変次数式δς変調器 | |
JP5249254B2 (ja) | 変調器およびδς型d/a変換器 | |
JP4699510B2 (ja) | D/a変換器 | |
JP2008054099A (ja) | 半導体集積回路装置 | |
CN111480299B (zh) | Δς调制器系统和方法 | |
US7411527B2 (en) | Noise shaping quantizer | |
JP6454397B1 (ja) | 誤り訂正装置、誤り訂正方法及び光通信システム | |
JP2008158906A (ja) | リソース監視における収集間隔調整システム、その方法およびプログラム | |
JP2002076901A (ja) | Δ変調とδς変調を混合した方式の変調器,オーバーサンプリング型d/a変換器およびa/d変換器 | |
JPH0793585B2 (ja) | 量子化器 | |
JP4004989B2 (ja) | デルタシグマ変調回路 | |
JP2004147074A (ja) | 高速オーバーサンプリング変調回路 | |
JP2013058925A (ja) | デルタシグマ型変調回路 | |
JPS58179896A (ja) | 適応性予測形差分符号化方法 | |
JPH0430620A (ja) | 量子化器 | |
JP2018152637A (ja) | Δς変調器 | |
JPH09148929A (ja) | アナログ/デジタル変換装置 | |
JPH01187574A (ja) | 半導体レーザの出力制御装置 | |
JPS59107630A (ja) | Adpcm復号回路 | |
JPS59153327A (ja) | Adpcm復号回路 | |
JPH0258430A (ja) | 適応量子化器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090119 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110704 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4788353 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |