JPH0793585B2 - 量子化器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は入力されたディジタル信
号を、そのサンプリング周波数よりも更に高いサンプリ
ング周波数を用いてビット圧縮を行う量子化器に係り、
特に、無信号入力時にこの量子化器をリセットするよう
にしたものである。

【０００２】

【従来の技術】近年、デジタル信号処理技術の向上によ
り従来アナログ処理されていた信号がデジタル処理化さ
れてきており、ディジタルアナログ変換器の高性能化、
ローコスト化が更に重要となってきている。この目的の
ために、Δ−Σ型（ノイズシェーピング型）の量子化器
がよく用いらている。Δ−Σ型を用いた量子化器として
は、例えば、特開昭６３−２０９３３４号公報に多段ノ
イズシェーピング型による量子化器が開示されている。
この量子化器を用いると、発振などを起こすことのない
安定な高次のノイズシェーピングを行うことができる。
しかし、一方で量子化器出力の階調が増えるという課題
もあった。そこで、我々はこの量子化器に改良を施し、
特願平２−１３４４０３号公報に量子化器出力の階調増
加を抑えながらより高次のノイズシェーピングを行う手
法を示した。図９にそのブロック図を示し、その説明を
行う。

【０００３】２０，６は局部量子化器であり、入力され
る信号の量子化を行う。入出力の関係を（表１）及び
（表２）に示す。なお、出力は「１１２６４」で規格化
している。

【０００４】

【表１】

【０００５】

【表２】

【０００６】９９は帰還回路であり、その伝達関数Ｈ
（ｚ）を（数１）に示す。

【０００７】

【数１】

【０００８】２１は振幅検出器であり、帰還回路９９の
出力βを入力とし、そのレベルに応じて（表３）に示す
通り値Ｃを出力する。

【０００９】

【表３】

【００１０】加算器３，局部量子化器２２，加算器２
２，減算器２，遅延器４により単積分型Δ−Σ型量子化
器のメインループが構成される。加算器２２及び局部量
子化器２２により発生される量子化誤差をＶq1とすると
減算器２の出力は−Ｖq1となる。この値が遅延器４を介
して入力にフィードバックされ、このメインループの出
力Ｑ１は（数２）の通りとなる。

【００１１】

【数２】

【００１２】一方、局部量子化器６，加算器７，減算器
８，帰還回路９９によりサブループが構成される。ここ
で、局部量子化器６への入力について考えると、この値
は帰還回路９９による帰還量βとメインループの発生す
る量子化誤差Ｖq1の差であるので、先ず、振幅検出器２
１に入力される帰還量βが「＋１１２６４〜＋１６８９
５」の場合について考えると、局部量子化器２２の入力
には「５６３２」が加算されるので、局部量子化器２２
が出力する量子化誤差Ｖq1は「０〜＋１１２６４」の範
囲にある。よって、局部量子化器６の入力Ｐの値は「０
〜＋１６８９５」の範囲、即ち「１１２６４」で規格化
すると、「０〜＋１．５」の範囲にある。よって、局部
量子化器６が発生する量子化誤差Ｖq2は±０．５以内と
なり、安定に動作することがわかる。帰還回路９９によ
る利得の最大値がその伝達関数より２．６４であるの
で、帰還回路９９による帰還量βは１．３２以下であ
る。故に、その他の場合についても同様に、局部量子化
器６が発生する量子化誤差は常に±５６３２（規格化す
ると０．５）以内となって、βの値は１．５を超えるこ
とはなく、このサブループは安定に動作する。

【００１３】よって、このサブループの出力を微分回路
１０によって１階微分したものとメインループの出力を
加算器１２により加算すると、（数３）に示す通りの入
出力関係を有する４次のノイズシェーピング効果を有す
る量子化器が得られる。

【００１４】

【数３】

【００１５】この回路を３２倍オーバーサンプリングで
動作させると、約１１８dBのダイナミックレンジを得る
ことができる。

【００１６】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、無信号入力時においても回路動作が停止
することなくΔ−Σ型量子化器特有のシェーピングノイ
ズを発生させ続け、無信号時における残留ノイズがゼロ
にならないという問題点があった。

【００１７】本発明は上記の問題点に鑑み、無信号入力
時には残留ノイズを発生させない量子化器を提供するこ
とを目的とするものである。

【００１８】

【課題を解決するための手段】この目的を達成するため
に本発明による量子化器は、入力信号の量子化を行う第
１の局部量子化器を有し、与えられた入力信号のノイズ
シェーピングを行う第１のΔ−Σ型量子化器と、入力信
号の量子化を行う第２の局部量子化器と、前記第２の局
部量子化器の発生する量子化誤差を検出する第２の検出
手段と、前記量子化誤差を入力とし、所定の伝達関数を
有する帰還回路と、前記第１のΔ−Σ型量子化器が発生
する量子化誤差と前記帰還回路の出力とを加算して前記
第２の局部量子化器に入力する第２のΔ−Σ型量子化器
と、前記第２のΔ−Σ型量子化器の出力を第１のΔ−Σ
型量子化器のシェーピング次数に応じて微分する微分器
と、前記微分器と前記第１の局部量子化器の出力を加算
する加算手段と、前記第１の局部量子化器が、前記帰還
回路の出力レベルに基づき前記第１の局部量子化器の出
力の値を変化させる局部量子化器であり、更に、無信号
入力時に前記第１の局部量子化器の出力と前記第１の検
出手段の出力に基づき、前記第１の局部量子化器が発生
する量子化誤差が一定の値以下になるまで減少するよう
に所定の数値を発生して第１のΔ−Σ型量子化器に入力
する数値発生器と、前記加算手段の出力が所定回数以上
連続してゼロであることを検出するゼロ検出手段とを具
備し、前記ゼロ検出手段出力に基づき、前記第１，第２
のΔ−Σ型量子化器と、前記微分器とをリセットする構
成としたものである。

【００１９】

【作用】上記のように無信号入力時に第１のΔ−Σ型量
子化器の量子化誤差が一定の範囲に入るまで小さくなる
ように量子化器に所定の値を入力し、この量子化器の出
力が一定回数以上ゼロが連続して現われることを検出し
てリセットするようにしたため、リセット時に量子化器
がノイズを発生させることなく回路動作を停止させるこ
とができるものである。

【００２０】

【実施例】以下、図面に基づき本発明の説明を行う。図
１は本発明による量子化器の実施例を示すブロック図で
ある。なお、この図において図９と同一機能を有するも
のについては同一の記号を付し詳細な説明は省略する。
１は局部量子化器であり、端子Ｃより与えられる制御信
号に基づき、入力Ｘより与えられる入力信号の量子化を
行う。ここでは図２に示す通り、局部量子化器２０，加
算器２２，振幅検出器２１によって構成されており、従
来例である図９と同じ構成になっている。９は帰還回路
であり、（数１）に示す通りの伝達関数を有している。
具体的には図３に示す通りの構成となっており、リセッ
ト付の遅延回路３０〜３５，乗算器３６〜４１，加算器
４２〜４４により、（数４）に示す通りの伝達関数Ｈ
（ｚ）を得ている。

【００２１】

【数４】

【００２２】ここでは、ａ＝−２，ｂ＝２．５，ｃ＝−
１，ｄ＝１，ｅ＝−０．５，ｆ＝０としている。１３は
数値発生器であり、具体的には図４に示す通りの構成と
なっている。即ち、局部量子化器４６が、Ａ＞４ならば
Ｙ＝−１を、Ａ＜−４ならばＹ＝−１を出力する。ゼロ
検出器４７がＢ≠０ならば「０」を出力し、ゲート４８
によって端子Ｘに与えられた値をゼロにして端子Ｙより
出力する。結果として、数値発生器１３全体としては、
Ｂ＝０のとき、Ａ＞４ならばＹ＝−１を、Ａ＜−４なら
ばＹ＝−１を出力し、Ｂ≠０のときはＹ＝０を出力する
ようになっている。１５はゼロ検出器であり、具体的に
は図５に示す通りの構成となっている。即ち、この量子
化器全体のシステムクロックＦｓをクロック入力とする
リセット付カウンタ５０によって、入力がゼロのときは
カウンタ５０がシステムクロックＦｓをカウントし、カ
ウンタ値が３２になると端子Ｑが「１」から「０」に反
転する。するとクロックの立ち下がりエッジで動作する
Ｄフリップフロップ５１の端子Ｑが「１」になり、ＡＮ
Ｄゲート５３からは１クロック分だけ「１」が出力され
る。

【００２３】次に、図１の動作について説明する。局部
量子化器１，減算器２，加算器３，遅延回路４によって
第１のΔ−Σ型量子化器であるメインループが構成さ
れ、局部量子化器６，減算器８，帰還回路９，加算器７
によって第２のΔ−Σ型量子化器であるサブループが構
成されている。減算器２によって局部量子化器１が発生
する量子化誤差Ｖq1が取り出されている。ここで、入力
Ｘとして無信号が与えられると無信号検出フラグＺＦＬ
Ｇが「１」になり、セレクタ１４によって数値発生器１
３からの出力が加算器３に与えられる。数値発生器１３
は、メインループの発生する量子化誤差Ｖq1に応じて
「＋１」或は「−１」を出力している。故に、いま仮に
Ｖq1＝−５００であったとすると、遅延回路９出力をβ
として、「−１１２６４≦β≦＋１１２６３」のとき、
数値発生器１３は「−１」を出力し、振幅検出器２１は
「０」を出力するので、遅延回路４の出力は「＋５０
０」 _, 「＋４９９」，「＋４９８」，…と減少してい
く。「β≦−１１２６４」のとき、振幅検出器２１が
「−５６３２」を出力するので、局部量子化器１の出力
Ｗ＝−１となる。このときは、数値発生器１３のＢ入力
≠０、数値発生器１３のＹ出力＝０であるので、遅延回
路４の出力は「６１３２（＝５６３２＋５００）」と一
次的に大きくなるが、次のサイクルではＷ＝＋１が出力
されることになり、遅延回路４の出力は「＋５００」に
戻る。

【００２４】このようにして、局部量子化器１が発生す
る量子化誤差Ｖq1の絶対値は徐々に小さくなり、Ｖq1＝
−４となったところで固定される。

【００２５】この時点でサブループでは、Ｖq1＝−４、
＋４という微少な、しかし一定した入力が与えられ続け
ることとなる。これは即ち、Δ−Σ型量子化器に対して
微少な直流値を与えることになる。一般的にΔ−Σ型量
子化器に対して微少な直流値を与えると、「０」を繰り
返し出力し、時々「０」以外の値を出力することにより
入力された直流値を表現する状態と、「０」以外の値を
頻繁に出力することにより入力された直流値を表現する
状態とをゆっくりと繰り返す。

【００２６】故に、このサブループにおいてもゼロを繰
り返し出力する状態が存在し、一定回数（ここでは３２
回）以上ゼロが連続して現われると、ゼロ検出器１５内
においてカウンタ５０のＱ出力が「１」になり、ゼロ検
出器１５がリセット信号を発生して遅延回路４，帰還回
路９，微分回路１０をリセットする。これらがリセット
されると、量子化器内部の値がすべてゼロになるため、
局部量子化器１，局部量子化器６は常に「０」を出力す
ることになり、加算器１２の出力からは常時「０」が出
力される。また、遅延回路４，帰還回路９，微分回路１
０がリセットされたときには、元々加算器１２から
「０」が連続して出力されているので、リセットに伴う
パルス状ノイズなどの聴感上問題になるような音は発生
しない。また、メインループの量子化誤差Ｖq1が「＋
４」或は「−４」になったときに、数値発生器１３によ
ってメインループに与えられる信号が「−１」或は「＋
１」から「０」に変化するが、ここでは「１ＬＳＢ」と
いう非常に微少な信号による直流変化であるので、聴感
上全く聞こえることはない。

【００２７】以上のように構成することにより、ノイズ
などを発生することなく量子化器をリセットすることが
できる。

【００２８】図６は本発明による量子化器の他の実施例
である。なお、この図において図１〜５および図９と同
一機能を有するものについては同一の記号を付し詳細な
説明は省略する。この実施例においては、メインループ
を局部量子化器１，加算器３，遅延回路４，積分器５を
用いて構成した場合について示している。サブループへ
は減算器２によって局部量子化器１が発生する量子化誤
差Ｖq1を取り出している。メインループにおける入出力
の関係式は図１の場合と全く同一になり、また、数値発
生器１３の端子Ａへの入力についても、図１，図６共に
量子化誤差Ｖq1を１サイクル遅延させたものであるの
で、図６に示す回路が図１と同様の動作を行うことは明
らかである。

【００２９】図７は局部量子化器１の他の実施例であ
り、帰還回路９の出力を乗算器７１を用いて例えば０．
５倍した後「１１２６４」で規格化し局部量子化器２０
の出力に加算するようにしたものである。このような局
部量子化器１を用いたものであっても図１の通りに構成
すれば同様にしてノイズを発生させることなく量子化器
をリセットすることができる。

【００３０】図８は数値発生器１３の他の実施例であ
る。この場合は、ラッチ８０を用いて、局部量子化器１
の出力が「０」でない場合は、局部量子化器１の出力＝
１となる直前の局部量子化器４６の出力をラッチ８０に
てラッチし、この値を出力するようにしたものである。
このように構成することにより、セレクタ１４から出力
される値が常に一定となり、頻繁に局部量子化器１が
「＋１」，「−１」を出力するような場合においても交
流成分の無い微少な直流値が加算器３に入力され、量子
化器の出力Ｙから可聴領域の信号が出力されることが防
止できる。

【００３１】なお、無信号入力を検出する手段について
は触れなかったが、例えば図５に示すような連続して一
定回数以上ゼロが続くと「１」を出力するものでよい。
図５の場合で言えば、Ｄフリップフロップ５１のＱ出力
を無信号検出フラグＺＦＬＧとして取り出し、セレクタ
１４の端子Ｓに与えるようにすればよい。また、数値発
生器１３は、Ａ入力が「４」を超える場合には、入力値
に関係なくＹ＝−１を出力するようにしたが、無論これ
に限ったものではなく、入力Ａと出力Ｙの関係が、例え
ば、（数５）に示すようなものであっても良いことはい
うまでもない。

【００３２】

【数５】

【００３３】このように構成することにより、メインル
ープにて発生される量子化誤差Ｖq1をより早く小さくす
ることができる。また、ゼロ検出器１５については、上
記の実施例においては３２回連続してゼロが続いた場合
にリセットパルスを発生するようにしているが、要求さ
れるノイズレベルがそれほど厳しくない場合は更に少な
い回数でリセットパルスを発生しても良いものである。

【００３４】

【発明の効果】以上のべたように本発明は、入力信号の
量子化を行う第１の局部量子化器を有し、与えられた入
力信号のノイズシェーピングを行う第１のΔ−Σ型量子
化器と、入力信号の量子化を行う第２の局部量子化器
と、前記第２の局部量子化器の発生する量子化誤差を検
出する第２の検出手段と、該量子化誤差を入力とし、所
定の伝達関数を有する帰還回路と、前記第１のΔ−Σ型
量子化器が発生する量子化誤差と前記帰還回路の出力と
を加算して前記第２の局部量子化器に入力する第２のΔ
−Σ型量子化器と、前記第２のΔ−Σ型量子化器の出力
を第１のΔ−Σ型量子化器のシェーピング次数に応じて
微分する微分器と、前記微分器と前記第１の局部量子化
器の出力を加算する加算手段と、前記第１の局部量子化
器が、前記帰還回路の出力レベルに基づき前記第１の局
部量子化器の出力の値を変化させる局部量子化器であ
り、更に、無信号入力時に該第１の局部量子化器の出力
と前記第１の検出手段出力に基づき、前記第１の局部量
子化器が発生する量子化誤差が一定の値以下になるまで
減少するように所定の数値を発生して前記第１のΔ−Σ
型量子化器に入力する数値発生器と、前記加算手段の出
力が所定回数以上連続してゼロであることを検出するゼ
ロ検出手段とを具備し、前記ゼロ検出手段の出力に基づ
き、前記第１、第２のΔ−Σ型量子化器と、前記微分器
とをリセットするよう構成したことにより、ノイズ等を
発生することなく量子化器をリセットすることができ、
無信号入力時における残留雑音を著しく減少させること
ができるという優れた効果を有するものである。

【図面の簡単な説明】

【図１】本発明による量子化器の実施例を示すブロック
図である。

【図２】図１における局部量子化器１の具体的構成の１
例を示すブロック図である。

【図３】図１における帰還回路９の具体的構成の１例を
示すブロック図である。

【図４】図１における数値発生器１３の具体的構成の１
例を示すブロック図である。

【図５】図１におけるゼロ検出器１５の具体的構成の１
例を示すブロック図である。

【図６】本発明による量子化器の他の実施例を示すブロ
ック図である。

【図７】図１における局部量子化器１の他の具体的構成
の１例を示すブロック図である。

【図８】図１における数値発生器１３の他の具体的構成
の１例を示すブロック図である。

【図９】従来の量子化器の構成を示すブロック図であ
る。

【符号の説明】

１，６ 局部量子化器 ２，８ 減算器 ３，７ 加算器 ５ 積分器 ４ １１ 遅延回路 ９ 帰還回路 １３ 数値発生器 １５ ゼロ検出器

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力信号の量子化を行う第１の局部量子
   化器を有し、与えられた入力信号のノイズシェーピング
   を行う第１のΔ−Σ型量子化器と、入力信号の量子化を
   行う第２の局部量子化器と、前記第２の局部量子化器の
   発生する量子化誤差を検出する第２の検出手段と、前記
   量子化誤差を入力とし、所定の伝達関数を有する帰還回
   路と、前記第１のΔ−Σ型量子化器が発生する量子化誤
   差と前記帰還回路の出力とを加算して前記第２の局部量
   子化器に入力する第２のΔ−Σ型量子化器と、前記第２
   のΔ−Σ型量子化器の出力を第１のΔ−Σ型量子化器の
   シェーピング次数に応じて微分する微分器と、前記微分
   器と前記第１の局部量子化器の出力を加算する加算手段
   と、前記第１の局部量子化器が、前記帰還回路の出力レ
   ベルに基づき前記第１の局部量子化器の出力の値を変化
   させる局部量子化器であり、更に、無信号入力時に前記
   第１の局部量子化器の出力と前記第１の検出手段の出力
   に基づき、前記第１の局部量子化器が発生する量子化誤
   差が一定の値以下になるまで減少するように所定の数値
   を発生し、前記第１のΔ−Σ型量子化器に入力する数値
   発生器と、前記加算手段の出力が所定回数以上連続して
   ゼロであることを検出するゼロ検出手段とを具備し、前
   記ゼロ検出手段の出力に基づき、前記第１，第２のΔ−
   Σ型量子化器と、前記微分器とをリセットする量子化
   器。