KR20050122260A - 시그마-델타 변조기 - Google Patents

시그마-델타 변조기 Download PDF

Info

Publication number
KR20050122260A
KR20050122260A KR1020057019648A KR20057019648A KR20050122260A KR 20050122260 A KR20050122260 A KR 20050122260A KR 1020057019648 A KR1020057019648 A KR 1020057019648A KR 20057019648 A KR20057019648 A KR 20057019648A KR 20050122260 A KR20050122260 A KR 20050122260A
Authority
KR
South Korea
Prior art keywords
output
input
integrators
sdm
signal
Prior art date
Application number
KR1020057019648A
Other languages
English (en)
Inventor
에르윈 잔센
덱 리프만
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20050122260A publication Critical patent/KR20050122260A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/3035—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with provisions for rendering the modulator inherently stable, e.g. by restricting the swing within the loop, by removing part of the zeroes using local feedback loops, by positioning zeroes outside the unit circle causing the modulator to operate in a chaotic regime
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/44—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable
    • H03M3/442—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by restricting the swing within the loop, e.g. gain scaling
    • H03M3/444—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by restricting the swing within the loop, e.g. gain scaling using non-linear elements, e.g. limiters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3028—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/3037—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

시그마-델타 변조기(SDM)는 n개(n≥1)의 적분기들로서, 상기 n개(n≥1)의 적분기들 중 제 1 적분기가 입력 신호를 수신하는 n개(n≥1)의 적분기들, 자신에 입력되는 신호의 절대 값이 작을 때 양자화기로서 작용하고 자신에 입력되는 신호의 절대값이 클 때 이득 소자로서 작용하는 적어도 하나의 Q 장치, 및 유닛의 출력을 양자화하는 장치를 포함한다. SDM은 피드백 또는 피드 포워드 SDM일 수 있다. SDM은 단일 또는 다수의 Q 장치들을 포함할 수 있다. 단일 Q 장치는 하나의 Q 장치에 입력된 신호가 마지막 적분기의 출력이 되도록 하고 하나의 Q1의 출력은 양자화 장치 및/또는 n개의 적분기들에 입력되도록 위치될 수 있다. 다수의 Q 장치들에 대해서, Q 장치들 각각은 다수의 파라미터 세트를 가져 안정성, SNR을 개선시키며 및/또는 아티팩트들의 발생을 감소시킨다. SDM은 아날로그 대 디지털 변환기 및/또는 디지털 대 아날로그 변환기 부분일 수 있다. SDM은 디지털 또는 아날로그 신호들, 예를 들어 1-비트 신호를 처리할 수 있다.

Description

시그마-델타 변조기{SIGMA-DELTA MODULATOR}
본 발명은 일반적으로 시그마-델타 변조기 및 그 방법에 관한 것이다.
도 1a는 종래의 디지털 피드백 시그마 델타 변조기(SDM)(10)의 구조를 도시한 것이다. 도시된 바와 같이, 양자화기(12)의 출력 신호(20)는 가중값들(또는 이득들)(a1...n)(n≥1)을 통해서 피드백되고 적분기(I1 ...n) 입력들로부터 감산된다. 도 1b는 종래의 디지털 피드 포워드 시그마 델타 변조기(SDM)(11)의 구조를 도시한 것이다. 도시된 바와 같이, 적분기들(I1...n)의 출력들은 가중되어 (합산기(13)에서)합산된다. 양자화기(12)의 출력 신호(20)는 피드백되고 제 1 적분기로의 입력으로부터 감산된다.
SDM(10)이 안정되는 한, 적분기(I1...n)의 값들은 바운드 된다. 그러나, 고차(예를 들어, 2차 초과) SDM들(특히, 1-비트 SDM들)은 큰 입력 신호들에 대해서 안정될 수 없다. 이러한 현상은 시그마 델타 아날로그 대 디지털 변환기들(ADC들) 및 디지털 대 디지털(DD) 변환기들에서 문제를 야기할 수 있는데, 그 이유는 (예를 들어, 라이브 레코딩시) 입력 신호 진폭이 제어될 수 없기 때문이다. 큰 입력으로 인한 SDM 렌더링된 불안정을 안정화시키기 위한 기존 해결책들이 후술된다.
불안정 SDM의 특성은 출력 신호(20)가 0들 또는 1들의 긴 스트링을 포함한다. 동일한 출력들의 긴 스트링들이 검출되면, SDM(10)은 리셋될 수 있다. 상기 해결책의 단점은 SDM(10)의 출력 비트스트림이 매우 가청가능한 불연속성을 포함한다는 것이다.
M스베리(Tewksbury) 등이 1978년 7월, IEEE Transactions on Circuits and Systems, Vol. 25, "오버샘플링된, 선형 예측 및 차수 N>1의 노이즈-정형 코더들(Oversampled, Linear Predictive, and Noise-Shaping Coders of Order N>1)"에 개시한 바와 같은 또 다른 종래 해결책은 클리퍼들(clippers)의 사용을 포함한다. SDM이 완전히 불안정하게 되기 직전, 내부 적분기들의 값은 신속하게 증가된다. 제한기 회로를 적분기(I1...n)의 값들에 적용함으로써, SDM(10)은 안정성을 유지한다. 그러나, 이 안정성은 일반적으로 조건화되지 않고 단지 정상 동작 범위를 다소 넘는 값들에 대해서만 보장된다. 클리퍼들이 활성화될 때, SNR은 저하되어, 저 레벨들로 신속하게 드롭된다. 게다가, 클리퍼들이 또한 원래 안정한 사용가능한 에어리어에서 SNR을 다소 저하시킨다. 또한, 클리퍼들의 활성화는 종종 가청가능한 아티팩트들을 야기한다.
서술된 바와 같이, SDM 안정성을 유지하기 위한 종래의 기술들은 적어도 3가지 단점들을 갖는다.
1. 안정성이 조건화되지 않는다.
2. SNR 수행성능이 저하된다.
3. 가청 아티팩트들이 발생된다.
도 1a는 종래의 피드백 SDM의 구조를 도시한 도면.
도 1b는 종래의 피드 포워드 SDM의 구조를 도시한 도면.
도 2는 본 발명의 전형적인 실시예를 따른 피드백 SDM의 구조를 도시한 도면.
도 3은 본 발명의 전형적인 실시예에 따른 장치 Q의 일반적인 전달 함수를 도시한 도면.
도 4는 본 발명의 또 다른 전형적인 실시예를 따른 피드백 SDM의 구조를 도시한 도면.
도 5는 진폭 0.7을 지닌 1kHz의 입력 사인에 대한 본 발명의 전형적인 실시예를 따른 SDM 구조의 결과적인 스펙트럼을 도시한 도면.
도 6은 진폭 0.8을 지닌 1kHz의 입력 사인에 대한 본 발명의 전형적인 실시예를 따른 SDM 구조의 결과적인 스펙트럼을 도시한 도면.
도 7은 본 발명의 전형적인 실시예를 따른 피드 포워드 SDM의 구조를 도시한 도면.
도 8은 본 발명의 또 다른 전형적인 실시예를 따른 피드 포워드 SDM의 구조를 도시한 도면.
도 9는 본 발명의 또 다른 전형적인 실시예를 따른 피드 포워드 SDM의 구조를 도시한 도면.
본 발명의 목적은 시그마-델타 변조기(SDM)의 안정성을 개선시키는 해결책을 제공하는 것이다.
이를 위하여, 본 발명은 n개(n≥1)의 적분기들로서, 상기 n개(n≥1)의 적분기들 중 제 1 적분기가 입력 신호를 수신하는 n개(n≥1)의 적분기들, 자신에 입력되는 신호의 절대값이 작을 때 양자화기로서 작용하고 자신에 입력되는 신호의 절대값이 클 때 이득 소자로서 작용하는 적어도 하나의 Q 장치, 및 유닛의 출력을 양자화하는 장치를 포함한다.
하나 이상의 전형적인 실시예들에서, 유닛은 피드백되거나 피드 포워드 SDM이 된다.
하나 이상의 전형적인 실시예들에서, 유닛은 하나의 Q 장치를 포함한다. 이와 같은 배열에서, 하나의 Q 장치에 입력된 신호가 마지막 적분기의 출력이 되도록 하고 하나의 장치 Q1의 출력은 양자화 장치 및/또는 n개의 적분기들에 대해 가중들을 지닌 피드백 루프들로 입력되도록 위치될 수 있다.
하나 이상의 전형적인 실시예들에서, 유닛은 m개의 Q 장치들(여기서 m≤n)을 포함한다. 이와 같은 배열에서, m개의 Q 장치들에 입력되는 신호는 마지막 적분기의 출력일 수 있으며, m개의 Q 장치들의 출력들은 적분기들에 대해 가중들을 지닌 피드백 루프들 중 하나 이상의 루프로 입력될 수 있고, 적분기의 출력 또는 임의의 m개의 Q 장치들의 출력은 양자화 장치에 입력된다.
대안적인 배열에서, n개의 적분기들로부터 출력되는 신호들은 가중되어 합산되며, 이 합산된 출력은 m개의 장치들에 입력되며, 이 m개의 Q 장치들의 출력들은 n개의 적분기들 중 하나 이상의 적분기들에 입력되고 이 m개의 Q 장치들 중 한 장치의 출력은 양자화 장치에 입력된다.
또 다른 대안적인 배열에서, n개의 적분기들로부터 출력되는 신호들은 가중되어 합산되며, 이 합산된 출력은 m개의 Q 장치들 및 양자화 장치에 입력되고, m개의 Q 장치들의 출력들은 n개의 적분기들 중 하나 이상의 장치들에 입력된다.
본 발명의 전형적인 유닛들은 아날로그 대 디지털 변환기 및/또는 디지털 대 디지털 변환기의 구성요소들 일 수 있다. 본 발명의 전형적인 유닛들은 디지털 또는 아날로그 신호들, 예를 들어 1-비트 신호를 처리할 수 있다.
하나 이상의 Q 장치를 지닌 전형적인 실시예들에서, Q 장치들 각각은 여러 파라미터들의 세트를 가져 안정성 개선, SNR 개선, 및/또는 아티팩트들의 발생을 감소시킨다.
본 발명의 전형적인 실시예들은 또한 신호를 직렬인 n개(n≥1)의 적분기(I1...n).들에 입력하는 단계, 자신에 입력되는 신호의 절대값이 작을때 양자화하고 자신에 입력되는 신호의 절대값이 클때 증폭하는 단계 및 출력을 양자화는 단계를 포함하는 방법에 관한 것이다.
본 발명의 다른 목적들은 SDM의 SNR 수행성능을 개선 및/또는 클릭들 및 팝들(clicks and pops)과 같은 가청가능한 아티팩트들을 감소시키는 해결책을 제공하는 것이다.
본 발명은 단지 예시를 위한 것이고 본 발명을 제한하는 것이 아닌 첨부 도면들을 참조한 이하의 설명으로부터 더욱 완전하게 이해될 것이다.
도 2는 본 발명의 전형적인 실시예를 따른 피드백 SDM(100)의 구조를 도시한 것이다. 이 전형적인 실시예는 종래의 양자화기(예를 들어 1-비트 양자화기)를 작은 입력들을 위한 일반적인 양자화기로서 작용하지만 큰 입력들에 대해서 오프셋(제로와 같거나 다른)되는 이득 소자로서 작용하는 장치 Q로 대체함으로써 적분기(I1 ...n) 값들(불안전성의 표시자)의 제어되지 않은 성장(growth)을 감소 또는 방지한다. 도 2에 도시된 바와 같이, 장치 Q의 출력은 이득들(a1 ...n)로의 피드백 신호로서 사용된다. 최종 출력은 또한 일반적인 양자화기를 사용하여 최종 적분기의 출력을 양자화함으로써 생성된다.
도 3은 본 발명의 전형적인 실시예를 따른 장치 Q의 일반적인 전달 함수의 예를 도시한 것이다. 일반적인 전달 함수는 다음과 같이 정의될 수 있다:
작은 포지티브 입력들(범위 [0, r])에 대해서, 출력은 t와 동일하고;
큰 포지티브의 입력들(범위<r, inf>)에 대해서, 출력은 t+(x-r)ㆍs이고;
작은 네거티브 입력들(범위 [-r, 0])에 대해서, 출력은 -t와 동일하며;
큰 네거티브 입력들(범위<-inf, -r>)에 대해서, 출력은 -t+(x+r)ㆍs이다.
파라미터들을 위한 전형적인 값들은 r∈[1.2], s∈[0,10], t∈[0,1]일 수 있다. s=0 및 t=1이면, 이 작용은 종래의 1-비트 양자화기(12)의 작용과 동일하다. s≠0에 대해서, 장치 Q의 출력은 1-비트 신호가 아니라 다수-비트 신호가 된다.
r, s 및 t에 대한 적절한 값들을 선택함으로써, SDM(100) 수행성능은 개선될 수 있다. 도 2의 전형적인 구조를 따르며, 무조건적으로 안정될 수 있는 SDM을 생성할 수 있다(양자화기(12)의 출력 레벨과 비교하여 0dB의 진폭을 지닌 유지 입력들이 SDM(100)을 불안정하게 하지않을 것이다).
도 4는 본 발명의 또 다른 전형적인 실시예를 따른 피드백 SDM(200)의 구조를 도시한 것이다. SDM(200)은 장치들(Q1 ...m)을 포함한다. 도 4의 전형적인 실시예에서, 장치들(Q1...m) 각각은 다른 세팅들을 가질 수 있다. 이는 다음을 가질 수 있다.
1. 무조건적으로 안정한 SDM- 다른 장치들(Q1 ...m)의 파라미터들을 적절하게 선택함으로써, 이 SDM은 개선된 SNR로 이루어질 수 있다. 및/또는
2. 제한된 입력 범위를 위한 개선되거나 최적의 SNR을 지닌 SDM-이 SNR은 소정 입력 범위 밖에 있는 동안 소정 입력 범위에서 개선되거나 최적화될 수 있으며, SDM은 불안정하게 된다.
클리퍼들과 같은 종래 기술들은 원래 안정한 영역에서 이미 SNR을 저하시키는 반면에, 본 발명의 전형적인 실시예들은 이 결점을 반드시 갖지 않는다. 통상적으로 불안정한 영역에서, SNR 수행성능은 매우 높게 유지되고 불안정성이 도달될 때까지 단지 천천히 강하된다. 클릭들 및 팝들이 피해진다. 또 다른 가능성은 고차(7 또는 이 보다 높은)SDM들을 안정화시킬 수 있는데, 이는 클리퍼들이 활성화될 때 불안정하게 된다.
예 1
도 2의 구조를 갖는 예의 SDM이 생성된다. SDM은 100kHz의 코너 주파수(버터워스 고역통과 설계(butterworth highpass design))를 지닌 5차의 64배 오버샘플링(64*44100Hz)된다. 계수들(a1 ...5)은 0.719981, 0.252419, 0.052997, 0.006604 및 0.000389이다. 이 장치 Q는 -1.5 및 1.5(r=1.5) 간의 입력들을 위한 일반적인 양자화기 작용을 갖는다. 이 장치(Q)의 기울기(s)는 0.9이다. Q는 t=0을 갖는다.
표 1은 (장치 Q를 갖는)도 2의 전형적인 실시예를 따른 종래의 SDM(장치 Q 없음) 및 SDM 구조 둘 다를 위한 각종 사인 입력들(사인 주파수 1kHz)을 위하여 성취된 SNR을 도시한다. 종래의 SDM이 0.65 및 이보다 높은 입력들에 대해서 불안정한 반면에, 도 2의 전형적인 실시예를 따른 SDM 구조는 무조건적으로 안정하게 된다. 도 2의 전형적인 실시예를 따른 SDM 구조의 수행성능은 최대 0.65까지의 입력들에 대해서 종래의 SDM과 동일하게 된다. 0.65의 입력들을 초과하며 SNR은 강하된다. 도 5는 진폭 0.7을 지닌 1kHz의 입력 사인(input sine)에 대한 도 4의 전형적인 실시예를 따른 SDM 구조의 결과적인 스펙트럼을 도시한 것이다.
표 1
예 2
이 예에서, SDM은 80kHz의 코너 주파수(버터워쓰 고역통과 설계)를 지닌 5차의 64배 오버샘플링(64*44100Hz)된다. 계수들(a1 ...5)은 0.576107, 0.162475, 0.027609, 0.002805 및 0.000136이다. 장치들(Q1, Q2, 및 Q3)은 -1 및 1(r=1) 간의 입력들에 대한 일반적인 양자화기 작용을 갖는다. 장치들(Q4 및 Q5)은 r=1.1을 갖는다. 장치들(Q1 ...5)의 기울기들은 1.5, 1.4, 0.45, 0.1 및 0.1이다. 장치들(Q1 ...5)의 파라미터(t)는 1.0이다. 표 2는 1000Hz의 주파수를 지닌 사인 입력들에 대해서 얻어진 SNR을 목록화한 것이다. 제 1 칼럼은 입력 진폭을 목록화한 것이다. 제 2 칼럼은 종래의 양자화기의 수행성능을 도시한 것이며, 제 3 칼럼은 장치들(Q1 ...5)의 수행성능을 도시한 것이다.
상이한 Q1 ...5(또는 일반적인 경우에, Q1 ...m에 대해)에 대해 널리 선택된 파라미터들을 사용함으로써, 고 입력 진폭들을 위한 SDM의 차수를 효율적으로 감소시킬 수 있다. 도 6은 진폭 0.8을 지닌 1kHz의 입력 사인에 대한 본 발명의 전형적인 실시예를 따른 SDM 구조의 결과적인 스펙트럼을 도시한 것이다. 스펙트럼의 저 주파수 부분은 2차 작용을 가지며, 고 주파수 부분은 5차이다. 이 작용이 2차 내지 5차로 변경되는 정확한 주파수는 입력 진폭에 좌우된다.
정량적으로 표현하는 것이 곤란하지만, 인지된 오디오 품질은 매우 중요하다. 종래의 클리퍼들의 경우에, 인지된 오디오 품질은 원리 불안정한 에어리어에서 매우 고속으로 저하된다. 도 4의 전형적인 실시예를 따른 SDM 구조는 이 영역에서 훨씬 더 양호한 오디오 품질을 유지한다.
표 2
서술되고 상기 도시된 바와 같이, 도 2 및 도 4는 피드백 SDM들 둘 다에 관한 것이다. 도시된 바와 같이, 피드백 SDM은 직렬인 n개의 적분기들을 포함할 수 있는데, 여기서 최종 적분기의 출력은 양자화기에 입력된다. 양자화기의 출력은 SDM 출력이고 입력 신호로부터 감산된다. 입력 신호 및 양자화기 출력 간의 차인 이 신호는 제 1 적분기에 입력된다.
그러나, 본 발명은 피드 포워드 SDM들과 같은 다른 SDM들에 인가될 수 있다. 피드 포워드 SDM은 직렬인 n 적분기들을 포함할 수 있는데, 각 적분기의 출력은 가중되어 합산된다. 이 합은 양자화기에 입력되고 양자화기의 출력은 SDM 출력이다. 입력 신호 및 양자화기 출력 간의 차인 이 신호는 제 1 적분기에 입력된다.
도 7은 본 발명의 전형적인 실시예를 따른 피드 포워드 SDM(101)의 구조를 도시한 것이다. 전형적인 실시예는 종래의 양자화기(예를 들어 1-비트 양자화기)를 작은 입력들을 위한 일반적인 양자화기로서 작용하지만 큰 입력들에 대해서 오프셋(제로와 같거나 다른)되는 이득 소자로서 작용하는 장치 Q로 대체함으로써 적분기(I1 ...n) 값들(불안전성의 표시자)의 제어되지 않은 성장(growth)을 감소 또는 방지한다. 도 7에 도시된 바와 같이, 장치 Q의 출력은 양자화기로 출력되고 제 1 적분기로의 입력으로부터 감산된다. SDM(101)의 최종 출력은 또한 일반적인 양자화기(12)를 사용하여 최종 적분기의 출력을 양자화함으로써 생성된다.
r,s 및 t에 대한 적절한 값을 선택함으로써, SDM(101) 수행성능은 개선될 수 있다. 도 7의 전형적인 구조를 따르면, 무조건적으로 안정화되는 SDM을 생성할 수 있다(양자화기(12)의 출력 레벨과 비교하여 0dB의 진폭을 지닌 유지 입력들이 SDM(101)을 불안정하게 하지않을 것이다).
도 8은 본 발명의 또 다른 전형적인 실시예를 따른 피드 포워드 SDM의 구조를 도시한 것이다. SDM(201)은 장치들(Q1 ...m)을 포함한다. 도 8의 전형적인 실시예에서, 장치들(Q1...m) 각각은 여러 세팅들을 가질 수 있다. t에 대한 전형적인 값들은 0.0 및 1.0이다. 도 8에 도시된 바와 같이, 합산기(13)의 출력은 장치들(Q1 ...m) 각각으로 입력된다. 장치들(Q1 ...m)의 출력은 적분기들(I1...m)중 하나 이상의 적분기로부터 감산된다. 장치들(Q1 ...m) 또는 합산기(13)중 하나의 출력은 또한 양자화기(12)에 입력되어 출력 신호(20)를 발생시킨다.
도 9는 본 발명의 또 다른 전형적인 실시예를 따른 피드 포워드(301)의 구조를 도시한 것이다. SDM(301)은 장치들(Q1 ...m)을 포함한다. 도 9의 전형적인 실시예에서, 장치들(Q1 ...,m) 각각은 여러 세팅들을 가질 수 있다. 도 9에 도시된 바와 같이, 합산기(13)의 출력은 장치들(Q1 ...m) 각각으로 입력되고 또한 양자화기(12)에 입력되어 출력 신호(20)를 발생시킨다.
서술되고 상기 도시된 바와 같이, 도 2, 4, 7, 8 및 9는 디지털 SDM들을 도시한다. 그러나, 본 발명은 아날로그 SDM들(피드백 또는 피드 포워드 중 어느 하나)에 인가될 수 있다.
본 발명의 특징들은 피드백, 피드 포워드, 연속, 이산 시간, 소프트웨어, 하드웨어, 아날로그, 디지털, SC-필터, 디더링, 언디더링, 저차, 고차, 단일-비트, 다수-비트 또는 이들 특징들의 임의의 조합을 포함한 많은 유형들의 SDM들 및 잡음 셰이퍼들뿐만 아니라 SDM들 및/또는 다른 장치들과 조합(예를 들어, 캐스케이드)하여 또는 단독으로 다른 잡음 셰이퍼들과 같은 다른 장치들에 사용될 수 있다는 점에 유의하라.
상술된 각종 전형적인 실시예들의 구조적 및 기능적 특징들은 개별적으로 또는 조합하여 호환가능하게 사용될 수 있다. 예를 들어, 양자화기(12)는 임의 공지된 양자화기 등가물일 수 있다.
본 발명의 실시예들을 따른 장치는 ADC 및/또는 DC 변환기에 포함될 수 있다. 이와 같은 ADC 및/또는 DD 변환기는 슈퍼 오디오 CD(SACD) 장비, 예를 들어 플레이어를 위한 신호 처리 애플리케이션들/장치들의 부분일 수 있다.
상술된 처리는 DSD의 처리시에 특히 유용하다는 점에 유의하라.
입력은 비트스트림으로 제한될 필요가 없다는 점에 유의하라. 이 입력은 아날로그 또는 디지털일 수 있다. 상술된 실시예들은 본 발명을 제한하는 것이 아니라, 당업자는 첨부된 청구항들의 범위로부터 벗어남이 없이 많은 대안적인 실시예들을 설계할 수 있다는 점에 유의하여야 한다. 청구항들에서, 괄호안에 배치된 임의의 참조 부호들은 청구항들을 제한하는 것으로서 해석되지 않아야 한다. 단어 "포함하는(comprising)"은 청구항에 목록화된 것들 이외의 소자들 또는 단계들의 존재를 배제하지 않는다. 첨부된 청구항들의 수식어들 "하나(a, an)", "하나(one)" 및 "적어도 하나(at least one)" 모두는 이들의 수식하는 것이 하나 또는 그 이상을 포함한다는 것을 의미한다. 본 발명은 여러 소자들을 포함하는 하드웨어 및 적절하게 프로그램된 컴퓨터에 의해 구현될 수 있다. 장치 청구항에서, 열거한 여러 수단들, 여러 이들 수단은 하드웨어의 동일한 항목에 의해 구현될 수 있다. 특정 수단이 서로 다른 종속항들에서 인용되었다는 간단한 팩터가 이들 수단의 조합이 유용하게 사용될 수 없다는 것을 나타내지는 않는다.

Claims (16)

  1. 유닛(100, 101, 200, 201, 301)으로서,
    직렬인 n개(n≥1)의 적분기들(I1...n)로서, 상기 n개(n≥1)의 적분기들(I1 ...n) 중 제 1 적분기가 입력 신호를 수신하는, 상기 직렬인 n개의 적분기들(I1 ...n);
    자신에 입력되는 신호의 절대값이 작을 때 양자화기로서 작용하고, 자신에 입력되는 상기 신호의 절대값이 클 때 이득 소자로서 작용하는 적어도 하나의 장치(Q); 및
    상기 유닛(100, 101, 200, 201, 301)의 출력을 양자화하는 장치(12)를 포함하는, 유닛(100, 101, 200, 201, 301).
  2. 제 1 항에 있어서, 상기 적어도 하나의 장치는 오프셋을 갖거나 오프셋이 없는 이득 장치로서 작용하는, 유닛(100, 101, 200, 201, 301).
  3. 제 2 항에 있어서, 상기 적어도 한 장치(Q1)로의 신호 입력은 상기 적분기(In)의 출력이고, 상기 적어도 한 장치(Q1)의 출력은 상기 장치(12)에 입력되고 가중된 피드백 경로들로서 상기 n개의 적분기들(I1...n)에 입력되는, 유닛(100).
  4. 제 2 항에 있어서, 상기 적어도 한 장치(Q1)로의 신호 입력은 상기 적분기(In)의 출력이고, 상기 적분기(In)의 출력은 장치(12)에 입력되고 상기 적어도 한 장치(Q1)의 출력은 상기 n개의 적분기들(I1...n)에 대해 상기 가중된 피드백 경로들로 입력되는, 유닛(100).
  5. 제 2 항에 있어서, 상기 n개의 적분기들(I1...n)로부터 출력되는 신호들은 가중되어 합산되고, 상기 합산된 출력은 상기 적어도 한 장치(Q1)에 입력되고, 상기 적어도 한 장치(Q1)의 출력은 상기 장치(12) 및 상기 적분기(I1)에 입력되는, 유닛(101).
  6. 제 2 항에 있어서, 상기 n개의 적분기들(I1...n)로부터 출력되는 신호들은 가중되어 합산되고 상기 합산된 출력은 상기 적어도 한 장치(Q1) 및 상기 장치(12)에 입력되고, 상기 적어도 한 장치(Q1)의 출력은 상기 적분기(I1)에 입력되는, 유닛(101).
  7. 제 2 항에 있어서, 상기 적어도 한 장치(Q1 ...m)에 입력되는 신호는 상기 적분기(In)의 출력이고, m≤n이며, 상기 적어도 한 장치(Q1 ...m)의 출력들은 가중된 피드백 경로들로서 상기 n개의 적분기들(I1 ...m) 중 하나 이상의 적분기에 입력되고 상기 적분기들(In)의 출력은 상기 장치(12)에 입력되는, 유닛(200).
  8. 제 2 항에 있어서, 상기 적어도 한 장치(Q1 ...m)에 입력되는 신호는 상기 적분기(In)의 출력이고, 상기 적어도 한 장치(Q1 ...m)의 출력들은 가중된 피드백 경로들로서 상기 n개의 적분기들(I1 ...m) 중 하나 이상의 적분기에 입력되고 상기 적어도 한 장치들(Q1...m) 중 임의의 출력은 상기 장치(12)에 입력되는, 유닛(200).
  9. 제 2 항에 있어서, 상기 n개의 적분기들(I1...n)로부터 출력되는 신호들은 가중되어 합산되고, 상기 합산된 출력은 상기 적어도 한 장치(Q1 ...m)에 입력되며, 상기 적어도 한 장치(Q1 ...m)의 출력들은 상기 n개의 적분기들(I1 ...m) 중 하나 이상의 적분기에 입력되고 상기 적어도 한 장치(Q1 ...m)중 한 장치의 출력은 상기 장치(12)에 입력되는, 유닛(201).
  10. 제 2 항에 있어서, 상기 n개의 적분기들(I1...n)로부터 출력되는 신호들은 가중되어 합산되고, 상기 합산된 출력은 상기 적어도 한 장치(Q1 ...m)에 입력되며, 상기 적어도 한 장치(Q1 ...m)의 출력들은 상기 n개의 적분기들(I1 ...m) 중 하나 이상의 적분기에 입력되고, 상기 합산기(13) 출력은 상기 장치(12)에 입력되는, 유닛(201).
  11. 제 2 항에 있어서, 상기 n개의 적분기들(I1...n)로부터 출력되는 신호들은 가중되어 합산되며, 상기 합산된 출력은 적어도 한 장치(Q1 ...m) 및 상기 장치(12)에 입력되고, 상기 적어도 한 장치(Q1 ...m)의 출력들은 상기 n개의 적분기들(I1...n)중 하나 이상의 적분기에 입력되는, 유닛(301).
  12. 제 2 항에 있어서, 상기 n개의 적분기들(I1...n)로부터 출력되는 신호들은 가중되어 합산되며, 상기 합산된 출력은 적어도 한 장치(Q1 ...m)에 입력되고, 상기 적어도 한 장치(Q1 ...m)의 출력들은 상기 n개의 적분기들(I1...n)중 하나 이상의 적분기에 입력되고 상기 적어도 한 장치(Q1 ...m)중 한 장치의 출력은 장치(12)에 입력되는, 유닛(301).
  13. 제 1 항 내지 제 12 항 중 어느 한 항의 상기 유닛(100, 101, 200, 201, 301)을 포함하는 아날로그 대 디지털 변환기.
  14. 제 1 항 내지 제 12 항 중 어느 한 항의 상기 유닛(100, 101, 200, 201, 301)을 포함하는 디지털 대 디지털 변환기.
  15. 제 1 항 내지 제 12 항 중 어느 한 항의 상기 유닛(100, 101, 200, 201, 301)으로서, 상기 m개의 장치들(Q1 ...m) 각각은 안정성 개선, SNR 개선 및/또는 아티팩트들의 발생을 감소시키기 위한 상이한 파라미터들 세트를 갖는, 유닛.
  16. 방법에 있어서,
    신호를 직렬인 n개(n≥1)의 적분기(I1...n)들에 입력하는 단계;
    자신에 입력되는 신호의 절대값이 작을때 양자화하고 자신에 입력되는 신호의 절대값이 클때 오프셋을 갖고 혹은 오프셋 없이 증폭하는 단계; 및
    출력을 양자화하는 단계를 포함하는, 방법.
KR1020057019648A 2003-04-16 2004-04-13 시그마-델타 변조기 KR20050122260A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03101036.6 2003-04-16
EP03101036 2003-04-16

Publications (1)

Publication Number Publication Date
KR20050122260A true KR20050122260A (ko) 2005-12-28

Family

ID=33185935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057019648A KR20050122260A (ko) 2003-04-16 2004-04-13 시그마-델타 변조기

Country Status (8)

Country Link
US (1) US7330142B2 (ko)
EP (1) EP1618667B1 (ko)
JP (1) JP2006523999A (ko)
KR (1) KR20050122260A (ko)
CN (1) CN1774866A (ko)
AT (1) ATE363768T1 (ko)
DE (1) DE602004006740T2 (ko)
WO (1) WO2004093324A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8301024B2 (en) 2009-11-26 2012-10-30 Sharp Kabushiki Kaisha Camera flash, a camera, and a method of generating a flash

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764616B (zh) * 2009-11-27 2012-05-02 四川和芯微电子股份有限公司 一种具有宽输入范围的σ-δ调变器
US9455736B2 (en) 2014-12-22 2016-09-27 Onkyo Corporation ΔΣ modulator and program of ΔΣ modulator
JP6160604B2 (ja) * 2014-12-22 2017-07-12 オンキヨー株式会社 Δς変調器およびそのプログラム
JP6350265B2 (ja) * 2014-12-22 2018-07-04 オンキヨー株式会社 Δς変調器およびそのプログラム
CN104702290A (zh) * 2014-12-30 2015-06-10 上海贝岭股份有限公司 低噪声过采样模数转换器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064326A (en) * 1998-03-30 2000-05-16 Silicon Laboratories, Inc. Analog-to-digital conversion overload detection and suppression
US6157331A (en) * 1998-10-01 2000-12-05 Tritech Microelectronics, Ltd. Sigma delta modulator with automatic saturation detection and recovery
KR100334057B1 (ko) * 1999-06-26 2002-04-26 윤덕용 혼합모드 적분기를 이용한 시그마-델타 아날로그-디지털 변환기
US6831577B1 (en) * 2001-02-02 2004-12-14 Sonion A/S Sigma delta modulator having enlarged dynamic range due to stabilized signal swing
US7009543B2 (en) * 2004-01-16 2006-03-07 Cirrus Logic, Inc. Multiple non-monotonic quantizer regions for noise shaping
US7081843B2 (en) * 2004-07-19 2006-07-25 Cirrus Logic, Inc. Overload protection for look-ahead delta sigma modulators

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8301024B2 (en) 2009-11-26 2012-10-30 Sharp Kabushiki Kaisha Camera flash, a camera, and a method of generating a flash

Also Published As

Publication number Publication date
US7330142B2 (en) 2008-02-12
EP1618667B1 (en) 2007-05-30
EP1618667A1 (en) 2006-01-25
WO2004093324A1 (en) 2004-10-28
US20070035424A1 (en) 2007-02-15
DE602004006740D1 (en) 2007-07-12
CN1774866A (zh) 2006-05-17
DE602004006740T2 (de) 2008-02-07
JP2006523999A (ja) 2006-10-19
WO2004093324A8 (en) 2004-12-29
ATE363768T1 (de) 2007-06-15

Similar Documents

Publication Publication Date Title
US7009543B2 (en) Multiple non-monotonic quantizer regions for noise shaping
US7358881B2 (en) Quantizer overload prevention for feed-back type delta-sigma modulators
EP1540827B1 (en) Noise shaping circuits and methods with feedback steering overload compensation and systems using the same
EP1488525B1 (en) A system and method for adaptive sigma-delta modulation
EP0756384A2 (en) A method of improving the stability of a sigma-delta modulator employing dither
US6791404B1 (en) Method and apparatus for efficient mixed signal processing in a digital amplifier
US6975257B2 (en) Sigma-delta modulation
JP2005027170A (ja) 縦続型デルタシグマ変調器
US7081843B2 (en) Overload protection for look-ahead delta sigma modulators
US20040036636A1 (en) Tone-free dithering methods for sigma-delta DAC
JP3636130B2 (ja) トレリス型ノイズシェイピング変調器
JP4649777B2 (ja) デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法
KR20050122260A (ko) 시그마-델타 변조기
US6331833B1 (en) Highly linear sigma-delta modulator having graceful degradation of signal-to-noise ratio in overload condition
US10659074B2 (en) Delta-sigma modulator, electronic device, and method for controlling delta-sigma modulator
KR20060041267A (ko) 하이파이 오디오를 위한 개선된 무손실 압축 및 양호한오디오 품질을 가진 노이즈-정형 장치 및 방법
Aldajani et al. A stable adaptive structure for delta modulation with improved performance
US20060049970A1 (en) Sigma-delta modulation
EP1855384A1 (en) Accumulator for adaptive sigma-delta modulation
JPH0793585B2 (ja) 量子化器
Wang et al. Noise-reducing loop in multi-bit/spl Sigma/-/spl Delta/modulators
JP2016119585A (ja) Δς変調器およびそのプログラム

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid