CN1774866A - ∑－△调制器 - Google Patents

∑－△调制器 Download PDF

Info

Publication number
CN1774866A
CN1774866A CNA2004800102902A CN200480010290A CN1774866A CN 1774866 A CN1774866 A CN 1774866A CN A2004800102902 A CNA2004800102902 A CN A2004800102902A CN 200480010290 A CN200480010290 A CN 200480010290A CN 1774866 A CN1774866 A CN 1774866A
Authority
CN
China
Prior art keywords
equipment
output
input
integrator
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800102902A
Other languages
English (en)
Inventor
E·詹斯森
D·里夫曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1774866A publication Critical patent/CN1774866A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/3035—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with provisions for rendering the modulator inherently stable, e.g. by restricting the swing within the loop, by removing part of the zeroes using local feedback loops, by positioning zeroes outside the unit circle causing the modulator to operate in a chaotic regime
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/44—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable
    • H03M3/442—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by restricting the swing within the loop, e.g. gain scaling
    • H03M3/444—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by restricting the swing within the loop, e.g. gain scaling using non-linear elements, e.g. limiters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3028—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/3037—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Abstract

一种∑－Δ调制器(SDM)，包括：串联的n(n≥1)个积分器，其中n个积分器的第一个积分器接收输入信号；至少一个Q设备，其在对其输入的信号的绝对值较小时用作量化器，而在对其输入的信号的绝对值较大时用作增益元件(带有或者不带偏移)；以及一个用于量化该单元输出的设备。SDM可以是反馈或者前馈SDM。SDM可包括单个或多个Q设备。可这样放置单个Q设备，即：使从该一个Q设备输入的信号是最后一个积分器的输出，并且该一个设备Q1的输出向用于量化的设备输入，和/或向n个积分器输入。对于多个Q设备，每个Q设备可具有不同的设置参数，以提高稳定性、提高SNR、和/或降低人为噪声的引入。SDM可以是模/数转换器、和/或数/数转换器的一部分。SDM可以处理数字或模拟的信号，例如，1位信号。

Description

∑-Δ调制器
本发明通常涉及一种∑-Δ(sigma-delta)调制器及其方法。
图1A示出了常规数字反馈∑-Δ调制器(SDM)10的结构。如所示，量化器12的输出信号20经过加权(或增益)a1...n(n≥1)反馈，并从积分器I1...n的输入中减去。图1B示出了常规数字前馈∑-Δ调制器(SDM)11的结构。如所示，积分器I1...n的输出被加权并相加(在加法器13中)。量化器12的输出信号20被反馈，并从第一积分器的输入中减去。
只要SDM 10稳定，积分器I1...n的值就有界。然而，对于大的输入信号，高阶(例如，二阶以上)的SDM(具体地，1位SDM)会不稳定。这种现象可导致在∑-Δ模/数转换器(ADC)以及数/数(DD)转换器中出现问题，这是因为不能控制输入信号的幅度(例如，在现场录音中)。下面描述了为使由于大的输入而不稳定的SDM达到稳定的现有解决方法。
不稳定的SDM的特征在于，输出信号20包括长串的0或1。如果检测到长串的相等输出，则可复位SDM 10。这种解决方法的缺点在于SDM 10的输出位流将包含真正可以听到的中断。
另一种常规解决方法，如1978年7月Tewksbury等人在《IEEETransations on Circuits and Systems》(第25卷)中的“Oversampled，Linear Predictive，and Noise-Shaping Coders of Order N＞1”所教导的，包括限幅器的使用。在SDM刚要变得完全不稳定之前，内积分器的值迅速增加。通过给积分器I1...n的值施加限幅器电路，SDM 10保持稳定。然而，通常这种稳定不是绝对的，并且仅对稍大于工作正常范围的值确保这种稳定。当限幅器工作时，SNR降低，且迅速降至低水平。而且，限幅器在最初稳定的可用区域内还使SNR稍微降低。况且，限幅器的工作常常导致可以听到的人为噪声(artifact)。
如所描述的那样，保持SDM稳定的常规技术具有至少3个缺点：
1.稳定不是无条件的，
2.SNR性能降低；以及
3.引入了可以听到的人为噪声。
本发明的目的在于提出一种提高∑-Δ调制器(SDM)稳定性的方法。
为此，本发明提供了一种单元，其包括：串联的n(n≥1)个积分器，其中n个积分器的第一个积分器接收输入信号；至少一个Q设备，在对其输入的信号的绝对值较小时用作量化器，而在对其输入的信号的绝对值较大时用作增益元件；以及一个用于量化该单元的输出的设备。
在一个或多个示范性实施例中，所述单元是反馈或前馈SDM。
在一个或多个示范性实施例中，所述单元包括一个Q设备。在这种设置中，可这样放置这个Q设备，即：使向这个Q设备输入的信号是最后一个积分器的输出，并且这个Q1设备的输出是用于量化的设备的输入，和/或向带有n个积分器的权重的反馈环输入。
在一个或多个示范性实施例中，所述单元包括m个Q设备(m≤n)。在这种设置中，向m个Q设备输入的信号可以是最后一个积分器的输出，m个Q设备的输出可以向具有对积分器进行加权的n个反馈环中的一个或多个输入，并且最后积分器的输出或m个Q设备中任意一个的输出向用于量化的设备输入。
在替换的设置中，从n个积分器输出的信号被加权并相加，相加后的输出向m个设备输入，m个Q设备的输出向n个积分器中的一个或多个输入，并且m个Q设备之一的输出向用于量化的设备输入。
在另一替换的设置中，从n个积分器的输出被加权并相加，相加后的输出向m个Q设备和用于量化的设备输入，m个Q设备的输出向n个积分器中的一个或多个输入。
本发明的示例单元可以是模/数转换器和/或数/数转换器的元件。本发明的示例单元可以处理数字或模拟信号，例如，1位信号。
在具有一个以上的Q设备的示范性实施例中，每个Q设备可具有不同的设置参数，以提高稳定性、提高SNR、和/或降低引入的可以听到的人为噪声。
本发明示范性实施例的目的还可以在于一种方法，其包括：向串联的n(n之1)个积分器(I1...n)输入信号；在对其输入的信号的绝对值较小时进行量化，而在对其输入的信号的绝对值较大时进行放大；以及量化输出。
本发明的其它目的在于提供一种改善SDM的SNR性能和/或降低可以听到的人为噪声，例如：卡嗒声和砰砰声的解决方案。
将从下面提供的详细说明和附图中更加充分地理解本发明，所提供的详细说明和附图仅是出于例示的目的，因而并不限定本发明。
图1A示出了常规反馈SDM的结构。
图1B示出了常规前馈SDM的结构。
图2示出了根据本发明示范性实施例的反馈SDM的结构。
图3示出了根据本发明示范性实施例的Q设备的一般转换函数。
图4示出了根据本发明另一示范性实施例的反馈SDM的结构。
图5示出了根据本发明示范性实施例的正弦输入的SDM结构对于1kHz、幅度为0.7的正弦输入的结果频谱。
图6示出了根据本发明示范性实施例的SDM结构对于1kHz、幅度为0.8的正弦输入的结果频谱。
图7示出了根据本发明示范性实施例的前馈SDM的结构。
图8示出了根据本发明另一示范性实施例的前馈SDM的结构。
图9示出了根据本发明另一示范性实施例的前馈SDM的结构。
图2示出了根据本发明示范性实施例的反馈SDM 100的结构。示范性实施例通过用设备Q代替常规量化器(例如1位量化器)，来降低或防止积分器值不受控制的增长(不稳定的指示)，其中，设备Q对于较小的输入用作标准量化器，但对于较大的输入用作带有偏移(等于或不等于零)的增益元件。如图2所示，设备Q的输出用作增益a1...n的反馈信号。最后的输出通过还采用标准量化器来量化最后一个积分器的输出而产生。
图3示出了根据本发明示范性实施例的设备Q的示例通用转换函数。通用转换函数可定义如下：
对于小的正输入(范围[0，r])，输出等于t；
对于大的正输入(范围<r，无穷大>)，输出为t+(x-r)·s；
对于小的负输入(范围[-r，0])，输出等于-t；以及
对于大的负输入(范围<-无穷大，-r>)，输出为-t+(x-r)·s。
参数的示例性值可以是r∈[1，2]，s∈[0，10]，t∈[0，1]。如果s＝0并且t＝1，则功效等于常规1位量化器12的功效。对于s≠0，则设备Q的输出不是1位信号，而是多位信号。
通过选择r、s和t的合适值，可改善SDM 100的性能。用图2的示例性结构，可创建无条件稳定的SDM(与量化器12的输出电平相比，持续的0dB幅度的输入将不会使SDM 100不稳定)。
图4示出了根据本发明另一示范性实施例的反馈SDM 200的结构。SDM 200包括设备Q1...m。在图4的示范性实施例中，设备Q1...m中的每个都可以具有不同设置。这使它可具有：
1.无条件稳定的SDM-通过适当选择不同设备Q1...m的参数，可制成具有提高的SNR的SDM；和/或
2.具有针对有限输入范围的提高或优化的SNR的SDM-SNR针对给定的输入范围得以提高或优化，而在给定的输入范围之外，SDM变得不稳定。
虽然诸如限幅器之类的常规技术在最初稳定状态下已使SNR降级，但本发明的示范性实施例肯定不会形成这种缺陷。在通常不稳定的状态下，SNR性能可保持非常高，而且直到达到非稳定，才慢慢地逐渐降低。避免了卡嗒声和砰砰声。另一可能性是高阶(7阶或更高阶)SDM的稳定性，该高阶SDM在限幅器工作时变得不稳定。
示例1
已经创建了具有图2结构的示例SDM。SDM是5阶，经过64次过采样(64*44100Hz)，具有100kHz的转角频率(巴特沃斯(butterworth)高通设计)。系数a1...5是0.719981，0.252419，0.052997，0.006604和0.000389。对于-1.5和1.5之间的输入(r＝1.5)，设备Q具有标准量化器的功效。设备Q的斜率s为0.9。Q的t＝1.0。
表1针对常规SDM(没有设备Q)和根据图2示范性实施例的SDM结构(具有设备Q)，示出了不同正弦输入(正弦频率1kHz)得到的SNR。对于0.65以及更高的输入，常规SDM变得不稳定，而根据图2示范性实施例的SDM结构是无条件稳定的。对于直到0.65的输入，根据图2示范性实施例的SDM结构的性能相当于常规SDM。输入超过0.65，SNR下降。图5示出了根据图4示范性实施例的SDM结构对于1kHz、幅度为0.7的输入正弦的结果频谱。
表1
  输入幅度  SNR(dB)(常规量化器)   SNR(dB)(图2实施例)
  0.1   85.41   85.41
  0.2   90.20   90.20
  0.3   95.63   95.63
  0.4   97.60   97.60
  0.5   100.05   100.05
  0.6   100.54   100.54
  0.64   101.96   101.96
  0.65   101.33   101.33
  0.66   0   67.40
  0.7   0   44.72
  0.8   0   25.30
  0.9   0   23.18
  1.0   0   21.98
示例2
在本示例中SDM是五阶，经过64次过采样(64*44100Hz)，转角频率为80kHz(巴特沃斯高通设计)。系数a1...5是0.576107，0.162475，0.027609，0.002805和0.000136。对于在-1和1之间的输入(r＝1)，设备Q1、Q2和Q3具有标准量化器的功效。设备Q4、Q5的r＝1.1。设备Q1...5的斜度为1.5、1.4、0.45、0.1和0.1。设备Q1...5的参数t为1.0。表2列出了频率1000Hz的正弦输入所获得的SNR。第一列列出了输入幅度。第二列列出了常规量化器的性能，第三列列出了设备Q1...5的性能。
通过使用适当挑选的不同Q1...5(或在通常情况下，Q1...m)的参数，有可能降低高输入幅度的SDM的有效阶数。图6示出了根据图4示范性实施例的SDM结构针对1kHz、幅度为0.8的正弦输入的功率频谱，该频谱的低频部分具有二阶功效，高频部分是5阶。功效从二阶变到五阶的准确频率取决于输入幅度。
虽然难以定量地表达，但觉察到的音频质量是非常重要的。在常规限幅器的情况下，所觉察的音频质量在最初不稳定的区域内下降得非常快。根据图4示范性实施例的SDM结构在这一区域内保持了非常好的音频质量。
表2
  输入幅度  SNR(dB)(常规量化器)   SNR(dB)(图4实施例)
  0.1   77.15   77.15
  0.2   83.76   83.76
  0.3   87.58   87.58
  0.4   89.62   89.62
  0.5   91.59   91.59
  0.6   95.44   95.44
  0.7   95.29   95.29
  0.8   0   76.73
  0.9   0   66.68
  1.0   0   38.60
如上所描述和例示的，图2和4都涉及反馈SDM。如所示，反馈SDM可包括串联的n个积分器，其中最后一个积分器的输出向量化器输入。量化器的输出是SDM的输出，并从输入信号中减去。为输入信号和量化器输出之间的差值的信号向第一个积分器输入。
然而，本发明可应用于其它SDM，例如前馈SDM。前馈SDM可包括串联的n个积分器，其中每个积分器的输出被加权并相加。相加之和向量化器输入，而量化器的输出是SDM的输出。为输入信号和量化器输出之间的差值的信号向第一积分器输入。
图7示出了根据本发明示范性实施例的前馈SDM 101的结构。示范性实施例通过用设备Q替代常规量化器(例如，1位量化器)，来降低或防止积分器I1...n值不受控制的增加，其中设备Q对于较小的输入用作标准量化器，对于较大的输入用作带有偏移(等于或不等于零)的增益元件。如图7所示，设备Q的输出被输出到量化器，并从对第一积分器的输入中减去。SDM 101的最终输出还通过用标准量化器12量化最后一个积分器的输出而产生。
通过选择r、s和t的合适值，可提高SDM 101的性能。用图7的示例性结构，可创建无条件稳定的SDM(与量化器12的输出电平相比，具有0dB幅度的持续输入将不会使SDM 101不稳定)。
图8示出了根据本发明另一示范性实施例的前馈SDM 201的结构。SDM 201包括设备Q1...m。在图8的示范性实施例中，设备Q1...m中的每个都具有不同设置。t的示例性值为0.0和1.0。如图8所示，加法器13的输出向设备Q1...m中的每一个输入。设备Q1...m的输出从一个或多个积分器I1...n中减去。设备Q1...m或加法器13中的一个的输出也向量化器12输入，以便产生输出信号20。
图9示出了根据本发明另一示范性实施例的前馈SDM 301的结构。SDM 301包括设备Q1...m。在图9的示范性实施例中，设备Q1...m的每个都具有不同设置。如图9所示，加法器13的输出向设备Q1...m中的每一个输入，并且也向量化器12输入，以便产生输出信号20。
如上所描述和例示的，图2、4、7、8和9例示了数字SDM。然而，本发明可应用于模拟SDM(反馈或者前馈)。
还要指出的是，本发明的特征可与许多类型的SDM和噪声整形器一起使用，包括反馈、前馈、连续、离散时间、软件、硬件、模拟、数字、SC-滤波器、颤动、非颤动、低阶、高阶、单位、多位或这些特征的任意组合，以及与诸如噪声整形器之类的其它设备一起使用，这些其它设备要么是与SDM和/或其它设备组合(例如，级联)，要么是单独的。
还要指出的是，上述各种示范性实施例的结构和功能特征可以互换、单独或组合使用。例如，量化器12也可以是任何已知的量化器等效物。
根据本发明实施例的设备可包含在ADC和/或DD转换器中。这种ADC和/或DD转换器可以是超级音频CD(SACD)设备(例如播放器)的信号处理应用软件/设备的一部分。
要指出的是，上述处理尤其利于DSD的处理。
还要指出的是，该输入无须限定为位流；输入可以是模拟或数字的。应该指出的是，上述实施例仅是例示而不是限制本发明，并且，本领域技术人员在不脱离所附权利要求的前提下，将能够设计许多替换实施例。在权利要求中，任何置于括号内的参考符号不应视为对权利要求的限制。单词“包括”不排除权利要求列出的元件或步骤之外的其它元件或步骤的存在。如所附权利要求中使用的修饰语“一”、“一个”和“至少一个”，全都意在包括一个或多个它们所修饰的东西。本发明可利用包括若干不同元素的硬件、并借助于适宜编程的计算机来实现。在列举若干装置的设备权利要求中，这些若干装置可通过同一个硬件项来体现。起码的实事，即，在互不相同的从属权利要求中记载某些方法，并不表示采用这些方法的组合不是有利的。

Claims (16)

1.一种单元(100，101，200，201，301)，包括：
串联的n(n≥1)个积分器(I1...n)，n个积分器(I1...n)中的第一个积分器接收输入信号；
至少一个设备(Q)，在对其输入的信号的绝对值较小时用作量化器，而在对其输入的信号的绝对值较大时用作增益元件；以及
一个用于量化所述单元(100，101，200，201，301)的输出的设备(12)。
2.权利要求1的单元(100，101，200，201，301)，其中，所述至少一个设备用作具有或不具有偏移的增益设备。
3.权利要求2的单元(100)，其中，向至少一个设备(Q1)输入的信号是积分器(In)的输出，并且将至少一个设备(Q1)的输出向设备12输入并作为n个积分器(I1...n)的加权反馈路径。
4.权利要求2的单元(100)，其中，向至少一个设备(Q1)输入的信号是积分器(In)的输出，并且将积分器(In)的输出向设备(12)输入，并且将至少一个设备(Q1)的输出向n个积分器(I1...n)的加权反馈路径输入。
5.权利要求2的单元(101)，其中，从n个积分器I1...n输出的信号被加权并相加，并且相加后的输出向至少一个设备(Q1)输入，至少一个设备(Q1)的输出向设备(12)和积分器(I1)输入。
6.权利要求2的单元(101)，其中，从n个积分器(I1...n)输出的信号被加权并相加，并且相加后的输出向至少一个设备(Q1)和设备(12)输入，至少一个设备(Q1)的输出向积分器(I1)输入。
7.权利要求2的单元(200)，其中，向至少一个设备(Q1...m)输入的信号是积分器(In)的输出，其中m≤n，将至少一个设备(Q1...m)的输出作为加权反馈路径输入n个积分器(I1...n)中的一个或多个，并且积分器(In)的输出向设备(12)输入。
8.权利要求2的单元(200)，其中，向至少一个设备(Q1...m)输入的信号是积分器(In)的输出，将至少一个设备(Q1...m)的输出作为加权反馈路径输入n个积分器(I1...n)中的一个或多个，并且至少一个设备(Q1...m)中任意一个的输出向设备(12)输入。
9.权利要求2的单元(201)，其中，从n个积分器(I1...n)输出的信号被加权并相加，相加后的输出向至少一个设备(Q1...m)输入，至少一个设备(Q1...m)的输出向n个积分器(I1...n)中的一个或多个输入，并且至少一个设备(Q1...m)中任意一个的输出向设备(12)输入。
10.权利要求2的单元(201)，其中，从n个积分器(I1...n)输出的信号被加权并相加，相加后的输出向至少一个设备(Q1...m)输入，至少一个设备(Q1...m)的输出向n个积分器(I1...n)中的一个或多个输入，并且加法器(13)的输出向设备(12)输入。
11.权利要求2的单元(301)，其中，从n个积分器(I1...n)输出的信号被加权并相加，相加后的输出向至少一个设备(Q1...m)和设备(12)输入，并且至少一个设备(Q1...m)的输出向n个积分器(I1...n)中的一个或多个输入。
12.权利要求2的单元(301)，其中，从n个积分器(I1...n)输出的信号被加权并相加，相加后的输出向至少一个设备(Q1...m)输入，并且至少一个设备(Q1...m)的输出向n个积分器(I1...n)中的一个或多个输入，并且至少一个设备(Q1...m)之一的输出向设备(12)输入。
13.一种包括任意前述权利要求的单元(100，101，200，201，301)的模/数转换器。
14.一种包括权利要求1-12的单元(100，101，200，201，301)的数/数转换器。
15.权利要求1-12中任意权利要求的单元(100，101，200，201，301)，其中，m个设备(Q1...m)中的每个都具有不同的设置参数，以提高稳定性、提高SNR、和/或降低人为噪声的引入。
16.一种方法，包括：
向串联的n(n≥1)个积分器(I1...n)输入信号；以及
在对其输入的信号的绝对值较小时进行量化，而在对其输入的信号的绝对值较大时具有或不具有偏移地进行放大；以及
量化输出。
CNA2004800102902A 2003-04-16 2004-04-13 ∑－△调制器 Pending CN1774866A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03101036 2003-04-16
EP03101036.6 2003-04-16

Publications (1)

Publication Number Publication Date
CN1774866A true CN1774866A (zh) 2006-05-17

Family

ID=33185935

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800102902A Pending CN1774866A (zh) 2003-04-16 2004-04-13 ∑－△调制器

Country Status (8)

Country Link
US (1) US7330142B2 (zh)
EP (1) EP1618667B1 (zh)
JP (1) JP2006523999A (zh)
KR (1) KR20050122260A (zh)
CN (1) CN1774866A (zh)
AT (1) ATE363768T1 (zh)
DE (1) DE602004006740T2 (zh)
WO (1) WO2004093324A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764616B (zh) * 2009-11-27 2012-05-02 四川和芯微电子股份有限公司 一种具有宽输入范围的σ-δ调变器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2475705A (en) * 2009-11-26 2011-06-01 Sharp Kk Camera flash
JP6350265B2 (ja) * 2014-12-22 2018-07-04 オンキヨー株式会社 Δς変調器およびそのプログラム
US9455736B2 (en) 2014-12-22 2016-09-27 Onkyo Corporation ΔΣ modulator and program of ΔΣ modulator
JP6160604B2 (ja) * 2014-12-22 2017-07-12 オンキヨー株式会社 Δς変調器およびそのプログラム
CN104702290A (zh) * 2014-12-30 2015-06-10 上海贝岭股份有限公司 低噪声过采样模数转换器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064326A (en) * 1998-03-30 2000-05-16 Silicon Laboratories, Inc. Analog-to-digital conversion overload detection and suppression
US6157331A (en) * 1998-10-01 2000-12-05 Tritech Microelectronics, Ltd. Sigma delta modulator with automatic saturation detection and recovery
KR100334057B1 (ko) * 1999-06-26 2002-04-26 윤덕용 혼합모드 적분기를 이용한 시그마-델타 아날로그-디지털 변환기
US6831577B1 (en) * 2001-02-02 2004-12-14 Sonion A/S Sigma delta modulator having enlarged dynamic range due to stabilized signal swing
US7009543B2 (en) * 2004-01-16 2006-03-07 Cirrus Logic, Inc. Multiple non-monotonic quantizer regions for noise shaping
US7081843B2 (en) * 2004-07-19 2006-07-25 Cirrus Logic, Inc. Overload protection for look-ahead delta sigma modulators

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764616B (zh) * 2009-11-27 2012-05-02 四川和芯微电子股份有限公司 一种具有宽输入范围的σ-δ调变器

Also Published As

Publication number Publication date
KR20050122260A (ko) 2005-12-28
EP1618667B1 (en) 2007-05-30
US7330142B2 (en) 2008-02-12
WO2004093324A8 (en) 2004-12-29
DE602004006740T2 (de) 2008-02-07
WO2004093324A1 (en) 2004-10-28
DE602004006740D1 (en) 2007-07-12
EP1618667A1 (en) 2006-01-25
JP2006523999A (ja) 2006-10-19
ATE363768T1 (de) 2007-06-15
US20070035424A1 (en) 2007-02-15

Similar Documents

Publication Publication Date Title
US7009543B2 (en) Multiple non-monotonic quantizer regions for noise shaping
US7084798B2 (en) Look-ahead delta sigma modulators with quantizer input approximations
US7081843B2 (en) Overload protection for look-ahead delta sigma modulators
CN1096149C (zh) 供声场处理∑△调制过的数字信号的信号处理设备和方法
CN1586040A (zh) Sigma－delta调制
JPH07105724B2 (ja) ディジタル・アナログ変換回路
CN1625055A (zh) 字长减少电路
CN1774866A (zh) ∑－△调制器
CN1233025A (zh) 音频信号处理器
US7508331B2 (en) Digital-to-analog converter with dynamic element matching to minimize mismatch error
US6476752B1 (en) Signal processing system employing two bit ternary signal
CN1112777C (zh) 信号处理方法和装置
US6940437B2 (en) Multibit delta-sigma modulator with variable-level quantizer
CN1945978A (zh) 采用积分非线性误差整形的流水线adc
US20070290906A1 (en) Noise-Shaping Device and Method with Improved Lossless Compression and Good Audio Quality for High Fidelity Audio
CN1258069A (zh) 传输装置和再生装置
CN1360759A (zh) ∑－△调制器
JPH01117527A (ja) コード変換器
CN1878000A (zh) 数模转换器
CN1685617A (zh) б－δ调制
US20060290540A1 (en) Recursive bit-stream converter and method for recursive bit-stream conversion
CN1126391A (zh) 数字信号处理设备和方法及颤动信号发生设备
JPH1168570A (ja) デルタ・シグマ型ｄ／ａ変換器
EP1673869A1 (en) Generating bit-streams with higher compression gains

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication