JP2006523999A - シグマ−デルタ変調器 - Google Patents

シグマ−デルタ変調器 Download PDF

Info

Publication number
JP2006523999A
JP2006523999A JP2006506833A JP2006506833A JP2006523999A JP 2006523999 A JP2006523999 A JP 2006523999A JP 2006506833 A JP2006506833 A JP 2006506833A JP 2006506833 A JP2006506833 A JP 2006506833A JP 2006523999 A JP2006523999 A JP 2006523999A
Authority
JP
Japan
Prior art keywords
output
input
sdm
integrators
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006506833A
Other languages
English (en)
Inventor
ヤンセン，エルウィン
レーフマン，デルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2006523999A publication Critical patent/JP2006523999A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/3035—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with provisions for rendering the modulator inherently stable, e.g. by restricting the swing within the loop, by removing part of the zeroes using local feedback loops, by positioning zeroes outside the unit circle causing the modulator to operate in a chaotic regime
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/44—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable
    • H03M3/442—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by restricting the swing within the loop, e.g. gain scaling
    • H03M3/444—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by restricting the swing within the loop, e.g. gain scaling using non-linear elements, e.g. limiters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3028—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/3037—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

シグマ−デルタ変調器（SDM）は、nの積分器のうち第１のものが入力信号を受信する連続したn（n≧1）の積分器と、信号入力の絶対値が小さいときに量子化器として動作し、信号入力の絶対値が大きいときに（オフセットありの又はオフセットなしの）ゲイン要素として動作する少なくとも１つのQ装置と、ユニットの出力を量子化する装置とを有する。SDMはフィードバック又はフィードフォワード型SDMでもよい。SDMは単一又は複数のQ装置を有してもよい。単一のQ装置は、１つのQ装置への信号入力が最後の積分器の出力であり、１つの装置Q1の出力が量子化する装置及び／又はnの積分器に入力されるように、配置されてもよい。複数のQ装置では、それぞれのQ装置は、安定性を改善し、SNRを改善し、及び／又は人為的結果の導入を低減するための異なるパラメータセットを有してもよい。SDMはアナログ−デジタル変換器及び／又はデジタル−デジタル変換器の一部でもよい。SDMは、デジタル又はアナログ信号（例えば1ビット信号）を処理してもよい。

Description

本発明は、概してシグマ−デルタ変調器及びその方法に関する。
図１Ａは、従来のデジタルフィードバック型シグマ−デルタ変調器（SDM：Sigma Delta Modulator）10の構造を示している。図示のように、量子化器12の出力信号20は、重み（又はゲイン）a1...n（n≧1）でフィードバックされ、積分器I1...nの入力から控除される。図１Ｂは、従来のデジタルフィードフォワード型シグマ−デルタ変調器（SDM）11の構造を示している。図示のように、積分器I1...nの出力は重み付けされて（加算器13で）加算される。量子化器12の出力信号20はフィードバックされ、最初の積分器への入力から控除される。
SDM10が安定している限り、積分器I1...nの値は有界である。しかし、高位（例えば２次より上）のSDM（特に1ビットSDM）は、大きい入力信号に対して不安定である。（例えば生の記録で）入力信号の振幅が制御できないため、この現象はシグマ−デルタ・アナログ−デジタル変換器（ADC：Analog to Digital Converter）及びデジタル−デジタル（DD：Digital to Digital）変換器に問題を起こすことがある。大きい入力により不安定にされたSDMを安定化する既存の解決策について、以下に説明する。
不安定なSDMの特徴は、出力信号20が0又は1の長い文字列を有する点である。同じ出力の長い文字列が検出された場合、SDM10はリセットされてもよい。この解決策の欠点は、SDM10の出力ビットストリームがよく聞き取れる不連続性を有する点である。
他の従来の解決策は、Tewksbury他の“Oversampled, Linear Predictive, and Noise-Shaping Coders of Order N>1”、IEEE Transactions on Circuits and Systems、Vol.25、1978年７月に教示されるように、クリッパの使用を有する。SDMが完全に不安定になる直前に、内部の積分器の値が急速に増加する。積分器I1...nの値にリミッタ回路を適用することにより、SDM10は安定性を維持する。しかし、安定性は一般的に無条件ではなく、通常の動作範囲のやや上の値に対してのみ保証される。クリッパがアクティブであるときに、SNRが低下し、急速に低レベルに下がる。更に、クリッパはまた、元の安定した有効な領域でSNRをわずかに低下させる。更に、クリッパのアクティブ化は可聴の人為的結果をもたらす。
前述のように、SDMの安定性を維持する従来の技術は、少なくとも３つの欠点を有する。
１．安定性が無条件でない。
２．SNRの性能が低下する。
３．可聴の人為的結果が導入される。
本発明の目的は、シグマ−デルタ変調器（SDM）の安定性を改善する解決策を提示することである。
このため、本発明は、nの積分器のうち第１のものが入力信号を受信する連続したn（n≧1）の積分器と、信号入力の絶対値が小さいときに量子化器として動作し、信号入力の絶対値が大きいときにゲイン要素として動作する少なくとも１つのQ装置と、ユニットの出力を量子化する装置とを有するユニットを提供する。
１つ以上の例示的な実施例において、そのユニットはフィードバック又はフィードフォワード型SDMである。
１つ以上の例示的な実施例において、そのユニットは、１つのQ装置を有する。このような構成では、１つのQ装置への信号入力が最後の積分器の出力であり、１つの装置Q1の出力が量子化する装置及び／又はnの積分器に対する重みを備えたフィードバックループに入力されるように、１つのQ装置が配置されてもよい。
１つ以上の例示的な実施例において、そのユニットは、mのQ装置（m≦n）を有する。このような構成では、mのQ装置への信号入力は、最後の積分器の出力でもよく、mのQ装置の出力は、積分器に対する重みを備えたnのフィードバックループのうち１つ以上に入力されてもよく、最後の積分器の出力又はmのQ装置のいずれかの出力は、量子化する装置に入力される。
代替の構成において、nの積分器からの信号出力は重み付けされて加算され、加算された出力は、mの装置に入力され、mのQ装置の出力は、nの積分器のうち１つ以上に入力され、mのQ装置のうち１つの出力は、量子化する装置に入力される。
他の代替の構成において、nの積分器からの信号出力は重み付けされて加算され、加算された出力がmのQ装置及び量子化する装置に入力され、mの装置の出力は、nの積分器のうち１つ以上に入力される。
本発明の例示的なユニットは、アナログ−デジタル変換器及び／又はデジタル−デジタル変換器の構成要素でもよい。本発明の例示的なユニットは、デジタル又はアナログ信号（例えば1ビット信号）を処理してもよい。
１つより多いQ装置を備えた例示的な実施例において、それぞれのQ装置は、安定性を改善し、SNRを改善し、及び／又は人為的結果の導入を低減するための異なるパラメータセットを有してもよい。
本発明の例示的な実施例はまた、連続したn（n≧1）の積分器I1...nに信号を入力し、信号入力の絶対値が小さいときに量子化し、信号入力の絶対値が大きいときに増幅し、出力を量子化することを有する方法を対象としてもよい。
本発明の他の目的は、SDMのSNR性能を改善し、及び／又はクリック及びポップのような可聴の人為的結果を低減する解決策を提示することである。
本発明は、以下の詳細な説明及び図面から十分に理解されるようになる。これらは例示目的でのみ提供されており、本発明を限定するものではない。
図２は、本発明の例示的な実施例によるフィードバック型SDM100の構造を示している。例示的な実施例は、従来の量子化器（例えば1ビット量子化器）を、小さい入力に対して通常の量子化器として動作するが、大きい入力に対して（0と等しい又は0と異なる）オフセットを備えたゲイン要素として動作する装置Qと交換することで、積分器I1...nの値の制御不能の増加（不安定性の指標）を低減又は回避する。図２に示すように、装置Qの出力は、ゲインa1...nへのフィードバック信号として使用される。最後の出力は、通常の量子化器を使用して最後の積分器の出力をも量子化することにより、作られる。
図３は、本発明の例示的な実施例による装置Qの一般伝達関数を示している。一般伝達関数は、以下のように定められ得る。
小さい正の入力（範囲[0,r]）に対して、出力はtに等しい。
大きい正の入力（範囲<r,inf>）に対して、出力は、t+(x-r)*sである。
小さい負の入力（範囲[-r,0]）に対して、出力は-tに等しい。
大きい負の入力（範囲[-inf,-r]）に対して、出力は、-t+(x+r)*sである。
パラメータの例示的な値は、r∈[1,2]、s∈[0,10]、t∈[0,1]でもよい。s=0且つt=1の場合、動作は従来の1ビット量子化器12の動作と同じである。s≠0の場合、装置Qの出力は1ビット信号でなく、マルチビット信号である。
r、s及びtについて適切な値を選択することにより、SDM100の性能は改善され得る。図２の例示的な構成では、無条件に安定なSDMを作ることが可能である（量子化器12の出力レベルに比較して0dBの振幅で維持された入力は、SDM100を不安定に駆動しない）。
図４は、本発明の他の例示的な実施例によるフィードバック型SDM200の構造を示している。SDM200は装置Q1...mを有する。図４の例示的な実施例では、それぞれの装置Q1...mは異なる設定を有してもよい。それにより、以下のことを有することが可能になる。
１．無条件に安定したSDM（異なる装置Q1...mのパラメータを適切に選択することにより、SDMは改善したSNRで作られ得る）及び／又は
２．限られた入力範囲について改善又は最適化されたSNRを備えたSDM（SNRは所定の入力範囲について改善又は最適化され得る一方で、所定の入力範囲の外ではSDMは不安定になる）
クリッパのような従来の技術は、既に安定した領域にあるSNRを低下するが、本発明の例示的な実施例は、必ずしもこの欠点をもたらすとは限らない。通常の不安定な領域では、SNRの性能は非常に高いままになり、不安定に到達するまでわずかに低下するにすぎない。クリック及びポップが回避される。更なる可能性は、高位（7以上）のSDMの安定性であり、そのSDMはクリッパがアクティブのときに不安定になる。
［例１］
図２の構造を備えた例示的なSDMが作られている。SDMは、コーナー周波数100kHzで５次で64回オーバーサンプル（64*44100Hz）されている（バターワース高域設計（butterworth highpass design））。係数a1...5は、0.719981、0.252419、0.052997、0.006604及び0.000389である。装置Qは、-1.5から1.5の間の入力について通常の量子化動作を有する（r=1.5）。装置Qの傾きsは0.9である。Qはt=1.0を有する。
表１は、従来のSDM（装置Qなし）と、図２の例示的な実施例によるSDM構造（装置Qあり）との双方について、多様なサイン入力（サイン周波数1kHz）で達成したSNRを示している。従来のSDMは0.65以上の入力で不安定になるが、図２の例示的な実施例によるSDM構造は無条件に安定する。図２の例示的な実施例によるSDM構造の性能は、0.65までの入力について従来のSDMと等しい。0.65の入力より上ではSNRは下がる。図５は、振幅0.7での1kHzの入力サインについて、図４の例示的な実施例によるSDM構造の結果のスペクトルを示している。
Figure 2006523999
 ［例２］
この例では、SDMはコーナー周波数80kHzで５次で64回オーバーサンプル（64*44100Hz）されている（バターワース高域設計）。係数a1...5は、0.576107、0.162475、0.027609、0.002805及び0.000136である。装置Q1、Q2及びQ3は、-1から1の間の入力について通常の量子化動作を有する（r=1）。装置Q4及びQ5はr=1.1を有する。装置Q1...5の傾きは、1.5、1.4、0.45、0.1及び0.1である。装置Q1...5のパラメータtは1.0である。表２は、周波数1000Hzでのサイン入力について取得したSNRを記載している。最初のカラムは入力振幅を記載している。第２のカラムは従来の量子化器の性能を示しており、第３のカラムは装置Q1..5での性能を示している。
異なるQ1...5（又は一般的な場合ではQ1...m）についてうまく選択されたパラメータを使用することにより、高入力振幅のSDMの有効な次数を減少することができる。図６は、振幅0.8での1kHzの入力サインについて、図４の例示的な実施例によるSDM構造のパワースペクトルを示している。スペクトルの低周波数部分は２次の動作を有するが、高周波数部分は５次である。動作が２次から５次に変わる正確な周波数は、入力振幅に依存する。
定量的に表現することは困難であるが、知覚オーディオ品質は非常に重要である。従来のクリッパの場合、知覚オーディオ品質は元の不安定な領域で非常に速く低下する。図４の例示的な実施例によるSDM構造は、この領域でかなり優れたオーディオ品質を維持する。
Figure 2006523999
 前述及び図示のように、図２及び４の双方はフィードバック型SDMを対象としている。図示のように、フィードバック型SDMは連続したnの積分器を有してもよく、最後の積分器の出力が量子化器に入力される。量子化器の出力はSDM出力であり、入力信号から控除される。入力信号と量子化器の出力との差の信号は、最初の積分器に入力される。
しかし、本発明は、フィードフォワード型SDMのような他のSDMにも適用され得る。フィードフォワード型SDMは連続したnの積分器を有してもよく、各積分器の出力が重み付けされて加算される。その合計は量子化器に入力され、量子化器の出力はSDM出力である。入力信号と量子化器との差の信号は、最初の積分器に入力される。
図７は、本発明によるフィードフォワード型SDM101の構造を示している。例示的な実施例は、従来の量子化器（例えば1ビット量子化器）を、小さい入力に対して通常の量子化器として動作するが、大きい入力に対して（0と等しい又は0と異なる）オフセットを備えたゲイン要素として動作する装置Qと交換することで、積分器I1...nの値の制御不能の増加（不安定性の指標）を低減又は回避する。図７に示すように、装置Qの出力は量子化器に出力され、最初の積分器への入力から控除される。SDM101の最後の出力は、通常の量子化器12を使用して最後の積分器の出力をも量子化することにより、作られる。
r、s及びtについて適切な値を選択することにより、SDM101の性能は改善され得る。図７の例示的な構成では、無条件に安定なSDMを作ることが可能である（量子化器12の出力レベルに比較して0dBの振幅で維持された入力は、SDM101を不安定に駆動しない）。
図８は、本発明の他の例示的な実施例によるフィードフォワード型SDM201の構造を示している。SDM201は装置Q1...mを有する。図８の例示的な実施例では、それぞれの装置Q1...mは異なる設定を有してもよい。tの例示的な値は0.0及び1.0である。図８に示すように、加算器13の出力は、それぞれの装置Q1...mに入力される。装置Q1...mの出力は、積分器I1...nのうち１つ以上から控除される。装置Q1...m又は加算器13のうち１つの出力はまた、量子化器12に入力され、出力信号20を作る。
図９は、本発明の他の例示的な実施例によるフィードフォワード型SDM301の構造を示している。SDM301は装置Q1...mを有する。図９の例示的な実施例では、それぞれの装置Q1...mは異なる設定を有してもよい。図９に示すように、加算器13の出力は、それぞれの装置Q1...mに入力され、量子化器12にも入力され、出力信号20を作る。
前述及び図示のように、図２、４、７、８及び９は、デジタルSDMを示している。しかし、本発明は、アナログSDM（フィードバック型又はフィードフォワード型）にも適用され得る。
本発明の特徴は、フィードバック型、フィードフォワード型、連続的、離散時間型、ソフトウェア、ハードウェア、アナログ、デジタル、SCフィルタ、ディザ型（dithered）、非ディザ型、下位、高位、シングルビット、マルチビット又はその特徴の如何なる組み合わせを含み、多くの形式のSDM及びノイズシェーパー、並びにSDM及び／又は他の装置と（例えばカスケード）結合した或いは単独の他の装置（ノイズシェーパー等）で使用可能であることに更に留意すべきである。
前述の多様な例示的な実施例の機能的特徴は、個々に又は組み合わせで交換可能なように使用され得る。例えば、量子化器12はまた、如何なる既知の量子化器の等価物でもよい。
本発明の実施例による装置は、ADC及び／又はDD変換器に含まれてもよい。このようなADC及び／又はDD変換器は、Super Audio CD（SACD）装置（例えばプレイヤ）の信号処理アプリケーション／装置の一部でもよい。
前述の処理は、DSDの処理に特に有用である点に留意すべきである。
入力はビットストリームに制限される必要はない点に更に留意すべきである。入力はアナログでもよく、デジタルでもよい。前述の実施例は本発明を限定するのではなく、例示的なものであり、特許請求の範囲を逸脱することなく、当業者は多数の代替実施例を設計することができる点に留意すべきである。特許請求の範囲において、括弧の間にある如何なる参照符号も特許請求の範囲を限定するものとして解釈されるべきではない。“有する”という用語は、請求項に記載されたもの以外の要素又はステップの存在を除外するものではない。請求項で使用される先行詞及び“少なくとも１つ”という修飾語は全て、どんなに変更していても、その１つ以上を有することを意図する。本発明は、複数の明確な要素を有するハードウェアを用いて、及び適切にプログラムされたコンピュータを用いて実装され得る。複数の手段を列挙する装置の請求項において、その手段のいくつかは、ハードウェアの同一のアイテムにより具現されてもよい。特定の手段が相互に異なる従属項に記載されているという単なる要因は、その手段の組み合わせが有利に使用され得ないことを意味しているのではない。
従来のフィードバック型SDMの構造である。 従来のフィードフォワード型SDMの構造である。 本発明の例示的な実施例によるフィードバック型SDMの構造である。 本発明の例示的な実施例による装置Qの一般伝達関数である。 本発明の他の例示的な実施例によるフィードバック型SDMの構造である。 振幅0.7での1kHzの入力サインについて、本発明の例示的な実施例によるSDM構造の結果のスペクトルである。 振幅0.8での1kHzの入力サインについて、本発明の例示的な実施例によるSDM構造の結果のスペクトルである。 本発明の例示的な実施例によるフィードフォワード型SDMの構造である。 本発明の他の例示的な実施例によるフィードフォワード型SDMの構造である。 本発明の他の例示的な実施例によるフィードフォワード型SDMの構造である。

Claims (16)

  1. nの積分器（I1...n）のうち第１のものが入力信号を受信する連続したn（n≧1）の積分器（I1...n）と、
    信号入力の絶対値が小さいときに量子化器として動作し、信号入力の絶対値が大きいときにゲイン要素として動作する少なくとも１つの装置（Q）と、
    ユニットの出力を量子化する装置と
    を有するユニット。
  2. 請求項１に記載のユニットであって、
    前記少なくとも１つの装置は、オフセットのあるゲイン装置又はオフセットのないゲイン装置として動作するユニット。
  3. 請求項２に記載のユニットであって、
    前記少なくとも１つの装置（Q1）への信号入力は、前記積分器（In）の出力であり、前記少なくとも１つの装置（Q1）の出力は、前記nの積分器（I1...n）への重み付けフィードバックパスとして前記装置に入力されるユニット。
  4. 請求項２に記載のユニットであって、
    前記少なくとも１つの装置（Q1）への信号入力は、前記積分器（In）の出力であり、前記積分器（In）の出力は、前記装置に入力され、前記少なくとも１つの装置（Q1）の出力は、前記nの積分器（I1...n）への重み付けフィードバックパスに入力されるユニット。
  5. 請求項２に記載のユニットであって、
    前記nの積分器I1...nからの信号出力は重み付けされて加算され、加算された出力は、前記少なくとも１つの装置（Q1）に入力され、前記少なくとも１つの装置（Q1）の出力は、前記装置及び積分器（I1）に入力されるユニット。
  6. 請求項２に記載のユニットであって、
    前記nの積分器（I1...n）からの信号出力は重み付けされて加算され、加算された出力は、前記少なくとも１つの装置（Q1）及び前記装置に入力され、前記少なくとも１つの装置（Q1）の出力は、前記積分器（I1）に入力されるユニット。
  7. 請求項２に記載のユニットであって、
    前記少なくとも１つの装置（Q1...m）（m≦n）への信号入力は、前記積分器(In)の出力であり、前記少なくとも１つの装置（Q1...m）の出力は、前記nの積分器（I1...n）のうち１つ以上に重み付けフィードバックパスとして入力され、前記積分器(In)の出力は、前記装置に入力されるユニット。
  8. 請求項２に記載のユニットであって、
    前記少なくとも１つの装置（Q1...m）への信号入力は、前記積分器(In)の出力であり、前記少なくとも１つの装置（Q1...m）の出力は、前記nの積分器（I1...n）のうち１つ以上に重み付けフィードバックパスとして入力され、前記少なくとも１つの装置(Q1...m)のいずれかの出力は、装置に入力されるユニット。
  9. 請求項２に記載のユニットであって、
    前記nの積分器（I1...n）からの信号出力は重み付けされて加算され、加算された出力は、前記少なくとも１つの装置（Q1...m）に入力され、前記少なくとも１つの装置（Q1...m）の出力は、前記nの積分器（I1...n）に入力され、前記少なくとも１つの装置（Q1...m）のうち１つの出力は、前記装置に入力されるユニット。
  10. 請求項２に記載のユニットであって、
    前記nの積分器（I1...n）からの信号出力は重み付けされて加算され、加算された出力は、前記少なくとも１つの装置（Q1...m）に入力され、前記少なくとも１つの装置（Q1...m）の出力は、前記nの積分器（I1...n）のうち１つ以上に入力され、前記加算器の出力は、前記装置に入力されるユニット。
  11. 請求項２に記載のユニットであって、
    前記nの積分器（I1...n）からの信号出力は重み付けされて加算され、加算された出力は、前記少なくとも１つの装置（Q1...m）及び前記装置に入力され、前記少なくとも１つの装置（Q1...m）の出力は、前記nの積分器（I1...n）のうち１つ以上に入力されるユニット。
  12. 請求項２に記載のユニットであって、
    前記nの積分器（I1...n）からの信号出力は重み付けされて加算され、加算された出力は、前記少なくとも１つの装置（Q1...m）に入力され、前記少なくとも１つの装置（Q1...m）の出力は、前記nの積分器（I1...n）のうち１つ以上に入力され、前記少なくとも１つの装置（Q1...m）のうち１つの出力は、装置に入力されるユニット。
  13. 請求項１ないし１２のうちいずれか１項に記載のユニットを有するアナログ−デジタル変換器。
  14. 請求項１ないし１２のうちいずれか１項に記載のユニットを有するデジタル−デジタル変換器。
  15. 請求項１ないし１２のうちいずれか１項に記載のユニットであって、
    前記mの装置（Q1...m）のそれぞれは、安定性を改善し、SNRを改善し、及び／又は人為的欠陥の導入を低減するための異なるパラメータセットを有するユニット。
  16. 連続したn（n≧1）の積分器（I1...n）に信号を入力し、
    信号入力の絶対値が小さいときに量子化し、信号入力の絶対値が大きいときにオフセットありで又はオフセットなしで増幅し、
    出力を量子化する
    ことを有する方法。
JP2006506833A 2003-04-16 2004-04-01 シグマ−デルタ変調器 Withdrawn JP2006523999A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03101036 2003-04-16
PCT/IB2004/050424 WO2004093324A1 (en) 2003-04-16 2004-04-13 Sigma-delta modulator

Publications (1)

Publication Number Publication Date
JP2006523999A true JP2006523999A (ja) 2006-10-19

Family

ID=33185935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006506833A Withdrawn JP2006523999A (ja) 2003-04-16 2004-04-01 シグマ−デルタ変調器

Country Status (8)

Country Link
US (1) US7330142B2 (ja)
EP (1) EP1618667B1 (ja)
JP (1) JP2006523999A (ja)
KR (1) KR20050122260A (ja)
CN (1) CN1774866A (ja)
AT (1) ATE363768T1 (ja)
DE (1) DE602004006740T2 (ja)
WO (1) WO2004093324A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016119586A (ja) * 2014-12-22 2016-06-30 オンキヨー株式会社 Δς変調器およびそのプログラム
JP2016119587A (ja) * 2014-12-22 2016-06-30 オンキヨー株式会社 Δς変調器およびそのプログラム

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2475705A (en) 2009-11-26 2011-06-01 Sharp Kk Camera flash
CN101764616B (zh) * 2009-11-27 2012-05-02 四川和芯微电子股份有限公司 一种具有宽输入范围的σ-δ调变器
US9455736B2 (en) 2014-12-22 2016-09-27 Onkyo Corporation ΔΣ modulator and program of ΔΣ modulator
CN104702290A (zh) * 2014-12-30 2015-06-10 上海贝岭股份有限公司 低噪声过采样模数转换器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064326A (en) * 1998-03-30 2000-05-16 Silicon Laboratories, Inc. Analog-to-digital conversion overload detection and suppression
US6157331A (en) * 1998-10-01 2000-12-05 Tritech Microelectronics, Ltd. Sigma delta modulator with automatic saturation detection and recovery
KR100334057B1 (ko) * 1999-06-26 2002-04-26 윤덕용 혼합모드 적분기를 이용한 시그마-델타 아날로그-디지털 변환기
US6831577B1 (en) * 2001-02-02 2004-12-14 Sonion A/S Sigma delta modulator having enlarged dynamic range due to stabilized signal swing
US7009543B2 (en) * 2004-01-16 2006-03-07 Cirrus Logic, Inc. Multiple non-monotonic quantizer regions for noise shaping
US7081843B2 (en) * 2004-07-19 2006-07-25 Cirrus Logic, Inc. Overload protection for look-ahead delta sigma modulators

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016119586A (ja) * 2014-12-22 2016-06-30 オンキヨー株式会社 Δς変調器およびそのプログラム
JP2016119587A (ja) * 2014-12-22 2016-06-30 オンキヨー株式会社 Δς変調器およびそのプログラム

Also Published As

Publication number Publication date
WO2004093324A8 (en) 2004-12-29
WO2004093324A1 (en) 2004-10-28
EP1618667B1 (en) 2007-05-30
US20070035424A1 (en) 2007-02-15
EP1618667A1 (en) 2006-01-25
CN1774866A (zh) 2006-05-17
KR20050122260A (ko) 2005-12-28
ATE363768T1 (de) 2007-06-15
DE602004006740D1 (en) 2007-07-12
DE602004006740T2 (de) 2008-02-07
US7330142B2 (en) 2008-02-12

Similar Documents

Publication Publication Date Title
US7009543B2 (en) Multiple non-monotonic quantizer regions for noise shaping
EP1540827B1 (en) Noise shaping circuits and methods with feedback steering overload compensation and systems using the same
US7358881B2 (en) Quantizer overload prevention for feed-back type delta-sigma modulators
JP4890503B2 (ja) デルタシグマ変調器
US6791404B1 (en) Method and apparatus for efficient mixed signal processing in a digital amplifier
US6822594B1 (en) Overload protection and stability for high order 1-bit delta-sigma modulators
JP2005027170A (ja) 縦続型デルタシグマ変調器
KR101216560B1 (ko) 디지털 신호처리장치 및 디지털 신호처리방법
JP2005510110A (ja) シグマデルタ変調
JPH09266447A (ja) 語長変換装置及びデータ処理装置
JP4649777B2 (ja) デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法
JP2006523999A (ja) シグマ−デルタ変調器
US20190296763A1 (en) Delta-sigma modulator, electronic device, and method for controlling delta-sigma modulator
US10784890B1 (en) Signal processor
KR20060041267A (ko) 하이파이 오디오를 위한 개선된 무손실 압축 및 양호한오디오 품질을 가진 노이즈-정형 장치 및 방법
US20050093727A1 (en) Multibit delta-sigma modulator with variable-level quantizer
JP2004140787A (ja) ディジタル信号処理装置及びディジタル信号処理方法
US20060049970A1 (en) Sigma-delta modulation
CN111480299A (zh) Δς调制器系统和方法
JP4549264B2 (ja) デルタシグマ変調回路及びそれを備えたスイッチングアンプ
JP2004364322A (ja) デルタシグマ変調装置
JPH0340525A (ja) デジタルレベル調整回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070410

AA91 Notification that invitation to amend document was cancelled

Free format text: JAPANESE INTERMEDIATE CODE: A971091

Effective date: 20070522

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080109