JP2005510110A - シグマデルタ変調 - Google Patents

Abstract

本発明により得られるシグマデルタ変調装置は、入力信号を第１のＳＤＭに与え、第１のＳＤＭの出力を入力信号から減算し、フィルタ処理された信号を得るために、減算出力をフィルタ処理し、入力信号を遅延させ、フィルタ処理された信号を遅延した入力信号に加算し、加算器の出力を第２のＳＤＭに与え、第２のＳＤＭの出力を供給する。減算及びフィルタリングの組合せにおける第１のＳＤＭは、入力信号にそれを加えることで、補正信号を出力し、第２のＳＤＭにて歪を減らし、第２のＳＤＭは装置の実際上のシグマデルタ変調を行なう。

Description

本発明は、シグマデルタ変調に関連する。

シグマデルタ変調器（ＳＤＭ：Ｓｉｇｍａ−Ｄｅｌｔａ−Ｍｏｄｕｌａｔｏｒ）は、帯域制限された入力信号をディジタル出力信号に変換する。入力信号は出力パルス密度を変える（変調する）。入力信号は、出力信号をローパスフィルタリングすることで再生されることができる。図２は従来のＳＤＭ１０の基本構造を示す。ＳＤＭ１０は、加算器１２と、ループフィルタ１４と、量子化器１６とを含む。ＳＤＭはアナログ形式又はディジタル形式のＳＤＭとして実現されてもよい。

ＳＤＭ１０のクロック周波数ｆ_ａは、入力信号Ｕ_ｅの最高周波数よりも充分に高くあるべきである。ＣＤプレーヤのディジタル出力（１６ビット／４４，１ｋＨｚ）から充分に高い信号雑音比を得るために、一般に、少なくとも３２倍のオーバーサンプリングが必要である。ディジタルＳＤＭでは、入力信号は、この高いデータレートで供給されるべきである。これは、ディジタル補間フィルタを用いることで達成される。

最も簡易な場合では、ループフィルタ１４は積分器として実現されてもよい。図３及び４は、アナログ式の及びディジタル式の積分器１４１，１４２をそれぞれ示す。

ループフィルタ１４は、ＳＤＭ１０の分解能（Ｓ／Ｎ比）を決定する。高次のループフィルタ１４を用いることで、良好なＳ／Ｎ比を達成できるが、安定性の問題が生じるかもしれない。

量子化器１６の閾値は通常的にはゼロである。量子化器１６に対する入力信号Ｕ_ｋがＵ_ｋ＜０ならば、量子化器１６の出力信号Ｕ_ａは＋１であり、Ｕ_ｋ＜０ならば−１である。量子化器１６は、新たなクロックサイクル各々と共にその出力を変える。

例として、ゼロの入力信号及び一次ループフィルタを有するアナログＳＤＭは、次のように動作する。開始時において、ＳＤＭ１０出力は＋１である。入力へのループバックは、ループフィルタ１４への新たな入力に−１を与える（入力信号（０）−出力信号（＋１）＝−１）。ループフィルタ１４の出力Ｕ_ｋは、負の供給レールに緩やかに減少する。従って、次のクロックサイクルは量子化器１６の出力を−１に設定する。これは、ループフィルタ１４への新たな入力に＋１を与える（入力（０）−出力（−１）＝＋１）。ここで、Ｕ_ｋは正の値にドリフトする。目下のＳＤＭ１０の出力は、ランダムなビットストリーム（＋１及び−１）である。図５は様々な時間におけるＵ_ａ及びＵ_ｋの値を示す。ＳＤＭ１０の入力信号Ｕ_ｅがゼロであるならば、出力Ｕ_ａの平均もゼロになる。ＳＤＭ１０で変調する場合に、＋１及び−１パルスの出現及びシーケンスは入力信号Ｕ_ｅに従って変化する。

周波数領域でのＳＤＭ１０を検討するために、加算器１８、雑音源Ｎ（ｚ）及びゲインｇ_Ｑの量子化増幅器で量子化器１６を置換することが有利である。図６から、２つの伝達関数が得られ、それらは信号伝達関数Ｈ_ｘ（ｚ）と雑音伝達関数Ｈ_Ｎ（ｚ）である。

仮に、

ならば、

である。ここで、ｇ_Ｑは量子化器の利得である。

図７は、異なる利得を有する４次のループフィルタを備えるＳＤＭ１０に対する２つの異なる雑音又はノイズ伝達関数を示す。雑音伝達関数Ｈ_Ｎ（ｚ）は、音声範囲において（ｆ／ｆ_ａ＝０．．．０．０１）、周波数の強い拒絶性を示す。高周波数は増幅され伝送される。これは、ノイズ整形（ｎｏｉｓｅ−ｓｈａｐｉｎｇ）とも呼ばれている。音響周波数帯域におけるノイズレベルは、ループフィルタ１４の次数を増やすことによって低減できるかもしれない。

ＳＤＭ１０、アナログＳＤＭ、ディジタルＳＤＭ及びスイッチトキャパシタフィルタを備えたＳＤＭ（ＳＣ−フィルタ）の３つの可能な態様がある。異なるアプリケーションには異なる実現法を要する。例えば、Ａ／Ｄ変換器に対しては、アナログＳＤＭ又はＳＣ−ＳＤＭが適切であろう。Ｄ／Ａ変換器に対しては、ディジタルＳＤＭが最良の選択肢である。

従来のＳＤＭは、アナログ不完全性に敏感でないことで良く知られており、そのため非常に多くの用途に相応しい。それらの有用性は、スーパーオーディオＳＣ（ＳＡＣＤ）用のデータフォーマットとしてのダイレクトストリームディジタル（ＤＳＤ：Ｄｉｒｅｃｔ Ｓｔｒｅａｍ Ｄｉｇｉｔａｌ）フォーマット（ＳＤＭのシングルビット出力）の採用を可能にする。ＳＡＣＤにおけるデータストリームは、最小の付加的な信号処理でＡ／Ｄ変換ステップから導出され、可能な限り最高の品質を与えることができると思われる。しかしながら、従来のＳＤＭは、それ自身、ＳＤＭ１０内の量子化器１６の非線形性に起因して、信号アーティファクト（ａｒｔｉｆａｃｔ）を生みだしてしまう。これらの影響は図８に示され、そこでは、奇数次の高調波歪積（ｏｄｄ ｈａｒｍｏｎｉｃ ｄｉｓｔｏｒｔｉｏｎ ｐｒｏｄｕｃｔｓ）が明瞭に観測されている。

本発明の課題は、有利なシグマデルタ変調器を提供することである。

このため、本発明は、特許請求の範囲に記載されたシグマデルタ変調を行なう装置及び方法を提供する。有利な例は従属項に記載される。

本発明の一態様によるシグマデルタ変調装置は、入力信号を第１のＳＤＭに与え、第１のＳＤＭの出力を入力信号から減算し、フィルタ処理された信号を得るために、減算出力をフィルタ処理し、入力信号を遅延させ、フィルタ処理された信号を遅延した入力信号に加算し、加算器の出力を第２のＳＤＭに与え、第２のＳＤＭの出力を供給する。減算及びフィルタリングの組合せにおける第１のＳＤＭは、入力信号にそれを加えることで、補正信号を出力し、第２のＳＤＭにて歪を減らし、第２のＳＤＭは装置の実際上のシグマデルタ変調を行なう。

本発明の更なる態様では、第１及び第２のＳＤＭが、同じＳＤＭである。良好な出力を達成するための実施態様では、同一のＳＤＭが望ましい。

本発明の更なる態様では、第１のＳＤＭは、位相シフト誤差を減らす為の並列的なフィルタを含む。

本発明の利点は、以下に提示される詳細な説明から、よりいっそう明瞭になるであろう。本発明の好適実施例を示すが、詳細な説明及び具体例は例示として与えられるに過ぎないことが、理解されるべきである、というのは、本発明の精神及び範囲内で様々な変更や修正が、この詳細な説明により当業者に明らかになるからである。

本発明を限定するものではなく、例示目的で与えられるに過ぎない以下の詳細な説明及び添付図面により、本発明は、より一層理解されるであろう。

本発明の実施例は、非線形性を減らすシグマデルタ変調器を意図している。本実施例は、以下の原理に基づいている。

ＳＤＭが、以下の入出力特性（ｘ→ｙ）を有する非線形素子としてモデル化される場合であって：
ｙ＝ｘ＋α_３ｘ^３ （４）
入力信号
Ｖ’＝ｘ−α_３ｘ^３ （５）
がそのモデルに与えられるならば、その結果は以下の出力信号ｙ’になる；
ｙ’＝Ｖ’^３＋α_３Ｖ’^３＝ｘ−α_３ｘ^３＋α_３（ｘ−α_３ｘ^３）^３＝ｘ＋α_３ ^２Ｏ（ｘ^５） （６）
。

このように、ＳＤＭにより生成される高調波歪は顕著に抑制される。実際には、式（４）における歪積数は非常に大きく、多くの歪を除去して入力信号が調整されることが可能である。

図９には、ディジタル領域でこのモデルを使用するシグマデルタ変調器１００の例が示されている。シグマデルタ変調器１００は、第１の従来のＳＤＭ１０２と、フィルタ１０４と、遅延部１０６と、第２の従来のＳＤＭ１０８とを含む。

入力信号はＳＤＭ１０２を通じて伝送され、このＳＤＭの出力信号はその後に入力信号ｘから減算される。これは、信号ｖになる。ｘ＋ｖは、式（５）の信号Ｖ’の性質を有することに留意を要する。しかしながら、ＳＤＭ１０２の出力信号も相当量の高周波（ＨＦ）雑音を含み、その雑音はそれ自身入力信号ｘと非相関性であり、そのＨＦ電力の多くを除去するためにフィルタ１０４が設けられる。フィルタ１０４に起因する遅延の遅延部１０６による補償後に、入力信号ｘは、フィルタ１０４の出力Ｆ（ｖ）に加算され、ＳＤＭ１０２と同一構造を有する第２のＳＤＭ１０８に与えられる。遅延部１０６は一連のフリップフロップとして実現されてもよい。図９では、本質的には式（６）を実行し、その式は、信号ｙが、単独の従来のＳＤＭ１０から得られたものと比較して、非常に良好な信号であることを示す。

図１０に、シグマデルタ変調器１００の出力例が示され、ここで、１２０は、単独の従来の低次の非ディザＳＤＭによる出力信号であり、１２２は図９のカスケード接続ＳＤＭによる出力である。改善効果は明らかである。

図９のシグマデルタ変調器１００は２つのカスケード接続されたＳＤＭを有するが、式（６）から残余の項を更に減らすために、より多くのＳＤＭがカスケード接続されても良いことに留意を要する。更に、カスケード接続された２以上のＳＤＭは同一のＳＤＭであってもよいことに留意を要する。

更に、図９のシグマデルタ変調器１００は振幅誤差（主に、ＳＤＭ１０により導入されてしまう）を減らすが、シグマデルタ変調器は位相シフト誤差を補正することもできることに留意を要する。位相シフト誤差は、特に高周波数にて、図１０に示される。位相シフト誤差は、図１１の実施例に示されるようにして補償されても良い。

図１１の実施例では、シグマデルタ変調器２００は、入力信号のＳＤＭ１０２に対する（周波数依存性の）位相回転を補償するために付加されたフィルタ２０２を含む。目下の信号ｖは、位相シフトでもある誤差信号のみを含む。フィルタ２０４は、高周波雑音を減らす為のローパス特性を有する。最終的に、遅延部２０６は全ての遅延を補償するために使用される。目下の遅延は、（ディジタル領域における）時間ステップの非整数倍でもよく、従って、遅延部２０６は、一連のフリップフロップよりも複雑になるかもしれないが、それは当業者の知識の範疇である。

更に、式（４）のモデルは例であり、当業者に既知の別のモデルが使用されても良いことに留意を要する。更に、上述の処理はＤＳＤの処理に特に有用であることに留意を要する。

更に、本発明は、アナログ、ディジタル、ＳＣ−フィルタ、ディザ、非ディザ、低次、高次、シングルビット、マルチビット又はこれらの任意の組合せによる多様なＳＤＭに利用可能であることに留意を要する。更に、非線形性は、シングルビットＳＤＭに一層大きな問題になる傾向があることに留意を要する。

本発明の実施例によるシグマデルタ変調器は、単独の処理装置内に含まれていてもよい。そのような装置は、例えばプレーヤのようなＳＡＣＤ装置（の一部）であってもよい。更にその装置はＤＳＤ−ＡＤ変換器等であってもよい。

上述の実施例は本発明を限定するものではなく、当業者は、添付の特許請求の範囲から逸脱せずに様々な代替例を設計できることに留意を要する。特許請求の範囲における語句の間に置かれた参照符号は、特許請求の範囲を限定するものとして解釈されてはならない。「有する（ｃｏｍｐｒｉｓｉｎｇ）」なる語は、クレームに列挙されたもの以外の他の要素又はステップの存在を排除するものではない。本発明は、いくつかの個々の要素を有するハードウエアによって、及び適切にプログラムされたコンピュータによって実現されてもよい。幾つかの手段を列挙する装置クレームにおいて、これら手段の幾つかは、１つ同一のハードウエア要素によって実現されてもよい。ある手段が互いに異なる独立項に引用されるという単なる事柄は、それらの手段の組合せが利益をもたらすように使用できないことを示すものではない。

ＳＤＭ信号の例を示す図である。 従来のＳＤＭの基本構造を示す図である。 従来のアナログ積分器を示す図である。 従来のディジタル積分器を示す図である。 ＳＤＭの出力Ｕ_ａとループフィルタ１４の出力Ｕ_ｋの値を示す図である。 周波数領域におけるＳＤＭ１０を示す図である。 ４次のループフィルタを有するＳＤＭ１０に関する２つの異なるノイズ伝達関数Ｈ_Ｎ（ｚ）を示す図である。 ＳＤＭ１０内の量子化器１６の非線形性に起因する信号アーティファクトを示す図である。 本発明の一実施例による、低次の非ディザ−シグマデルタ変調器を示す図である。 図９のシグマデルタ変調器の出力と単独の従来のＳＤＭの出力信号とを比較結果を示す図である。 本発明の別の実施例によるシグマデルタ変調器を示す図である。

Claims (6)

1. 出力信号を得るために入力信号を変調するシグマデルタ変調装置であって：
   − 前記入力信号をシグマデルタ変調する第１のシグマデルタ変調器と、
   − 前記第１のシグマデルタ変調器に接続され、前記第１のシグマデルタ変調器の出力を前記入力信号から減算する減算器と、
   − フィルタ処理された信号を得るために、前記減算器の出力をフィルタ処理する、前記減算器に接続されるフィルタと、
   − 遅延した入力信号を得るために、前記入力信号を遅延させる遅延部と、
   − 遅延した入力信号を前記フィルタ処理された信号に加える加算器と、
   − 前記加算器の出力に接続される入力及び前記出力信号を与える出力を有する第２のシグマデルタ変調器と
   を有することを特徴とするシグマデルタ変調装置。
2. 前記第１及び第２のシグマデルタ変調器が、同一のシグマデルタ変調器を含む
   ことを特徴とする請求項１記載のシグマデルタ変調装置。
3. 前記第１及び第２のシグマデルタ変調器が、シングルビットシグマデルタ変調器である
   ことを特徴とする請求項１又は２に記載のシグマデルタ変調装置。
4. 更に、前記第１のシグマデルタ変調器に並列的なフィルタを有し、前記第１のシグマデルタ変調器及びフィルタのペアは位相シフト誤差を減らす
   ことを特徴とする請求項１，２又は３に記載のシグマデルタ変調装置。
5. 出力信号を得るために入力信号をシグマデルタ変調する方法であって：
   − 前記入力信号を第１のシグマデルタ変調器に与えるステップと、
   − 前記第１のシグマデルタ変調器の出力を前記入力信号から減算器にて減算するステップと、
   − フィルタ処理された信号を得るために、前記減算器の出力をフィルタ処理するステップと、
   − 前記入力信号を遅延させるステップと、
   − 前記遅延した入力信号を前記フィルタ処理されたに加算器にて加えるステップと、
   − 前記加算器の出力を第２のシグマデルタ変調器に与えるステップと、
   − 前記第２のシグマデルタ変調器の出力を前記出力信号として与えるステップと
   を有することを特徴とする方法。
6. − ビットストリームを得るための入力部と、
   − 出力信号を得るために、請求項１，２，３又は４に記載されるシグマデルタ変調装置と、
   − 前記出力信号を得るための出力部と
   を有することを特徴とする信号処理装置。
   

Images