JP3232865B2 - デジタル／アナログ信号変換装置 - Google Patents
デジタル／アナログ信号変換装置Info
- Publication number
- JP3232865B2 JP3232865B2 JP06435794A JP6435794A JP3232865B2 JP 3232865 B2 JP3232865 B2 JP 3232865B2 JP 06435794 A JP06435794 A JP 06435794A JP 6435794 A JP6435794 A JP 6435794A JP 3232865 B2 JP3232865 B2 JP 3232865B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- data
- digital
- dither
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明はノイズシェーパー回路を
備えているデジタル／アナログ信号変換装置に係わり、
特にΔΣ方式のノイズシェーパーを使用して量子化ノイ
ズを低減するデジタル／アナログ信号変換装置におい
て、ディザ信号を加える際に好適なデジタル／アナログ
信号変換装置に関するものである。
備えているデジタル／アナログ信号変換装置に係わり、
特にΔΣ方式のノイズシェーパーを使用して量子化ノイ
ズを低減するデジタル／アナログ信号変換装置におい
て、ディザ信号を加える際に好適なデジタル／アナログ
信号変換装置に関するものである。
【０００２】
【従来の技術】デジタル信号に変換された情報をアナロ
グ信号に変換するデジタル／アナログ信号変換装置とし
ては、スイッチング素子と重み付けされた抵抗器によっ
てアナログ信号を発生するＤＡコンバータや、重み付け
され定電流源をデジタル信号によって駆動しアナログ信
号を発生するＤ／Ａ変換器が一般的である。
グ信号に変換するデジタル／アナログ信号変換装置とし
ては、スイッチング素子と重み付けされた抵抗器によっ
てアナログ信号を発生するＤＡコンバータや、重み付け
され定電流源をデジタル信号によって駆動しアナログ信
号を発生するＤ／Ａ変換器が一般的である。
【０００３】しかしながら、上記したようなマルチ型の
Ｄ／Ａ変換器は一般的に量子化ノイズが発生すると共
に、下記のような問題点を生じる。 （１） 重み付けされている素子の精度によって発生す
る非直線歪みを解消することが困難である。 （２） デジタル信号よって開閉されるスイッチング素
子のタイミング誤差によってグリッチノイズを発生す
る。 （３） オーディオ関係のデジタル信号の場合は、変換
ビット数が大きくなると共にスイッチング素子の数が増
大するため、特にゼロクロスポイントで発生する大きな
歪み（ゼロクロス歪み）が問題となる。
Ｄ／Ａ変換器は一般的に量子化ノイズが発生すると共
に、下記のような問題点を生じる。 （１） 重み付けされている素子の精度によって発生す
る非直線歪みを解消することが困難である。 （２） デジタル信号よって開閉されるスイッチング素
子のタイミング誤差によってグリッチノイズを発生す
る。 （３） オーディオ関係のデジタル信号の場合は、変換
ビット数が大きくなると共にスイッチング素子の数が増
大するため、特にゼロクロスポイントで発生する大きな
歪み（ゼロクロス歪み）が問題となる。
【０００４】そこで、入力されたデジタル信号のサンプ
リング周波数を高くするオーバサンプリングによって量
子化ノイズのレベルを低下し、上記したスイッチング素
子のタイミング誤差によって生じるグリッチノイズや、
非線形歪みを低減するためにこのオーバサンプリングさ
れたデジタル信号のビット数を所定のビット数に変換す
る量子化器を使用して、この量子化器から出力される量
子化歪みをノイズシェーパーで低減した後、アナログ信
号に変換する方式のＤ／Ａコンバータが開発されてい
る。
リング周波数を高くするオーバサンプリングによって量
子化ノイズのレベルを低下し、上記したスイッチング素
子のタイミング誤差によって生じるグリッチノイズや、
非線形歪みを低減するためにこのオーバサンプリングさ
れたデジタル信号のビット数を所定のビット数に変換す
る量子化器を使用して、この量子化器から出力される量
子化歪みをノイズシェーパーで低減した後、アナログ信
号に変換する方式のＤ／Ａコンバータが開発されてい
る。
【０００５】例えば、図３に示されているようにサンプ
リング周波数がｆｓとされているデジタルデータの量子
化ノイズは、ＤＣ〜ｆｓ／２の範囲で一様に分布するホ
ワイトノイズＮＱで示されているが、このデジタルデー
タを２倍のサンプリング周波数２ｆｓでオーバサンプリ
ングすると、ノイズのレベルはＮＱ’に示されているよ
うに１／２に低減される。そして、実際の信号帯域（可
聴帯域）に含まれるノイズは複合斜線で示された範囲内
に圧縮される。
リング周波数がｆｓとされているデジタルデータの量子
化ノイズは、ＤＣ〜ｆｓ／２の範囲で一様に分布するホ
ワイトノイズＮＱで示されているが、このデジタルデー
タを２倍のサンプリング周波数２ｆｓでオーバサンプリ
ングすると、ノイズのレベルはＮＱ’に示されているよ
うに１／２に低減される。そして、実際の信号帯域（可
聴帯域）に含まれるノイズは複合斜線で示された範囲内
に圧縮される。
【０００６】しかし、オーバサンプリングによってＤ／
Ａコンバータの変換クロック周波数が高くなると、前記
したグリッジノイズが増大し非線形歪みも改善されない
ことになる。そこで、オーバサンプリングされたデータ
を再び量子化器によって少ないビット数のデータに変換
し、この再量子化によって生じた量子化ノイズを次のデ
ータに帰還することによって量子化ノイズを高域側に押
やり、信号帯域内のノイズを低減するノイズシェーピン
グ技術が使用されている。
Ａコンバータの変換クロック周波数が高くなると、前記
したグリッジノイズが増大し非線形歪みも改善されない
ことになる。そこで、オーバサンプリングされたデータ
を再び量子化器によって少ないビット数のデータに変換
し、この再量子化によって生じた量子化ノイズを次のデ
ータに帰還することによって量子化ノイズを高域側に押
やり、信号帯域内のノイズを低減するノイズシェーピン
グ技術が使用されている。
【０００７】図４は上記したノイズシェーピング回路を
使用してＤ／Ａコンバータを構成するノイズシェーパー
の一例を示すブロック図であって、１、２は加算器、
３、４は１サンプル遅延器、５は量子化器を示す。この
ノイズシェーパー回路は入力デジタル信号Ｘが、例えば
Ｎビットの信号とされている時に量子化器５によってＮ
−Ｍビットのデジタル出力信号Ｙとして取り出されるよ
うになされている。（但し、Ｎ＞Ｍである）
使用してＤ／Ａコンバータを構成するノイズシェーパー
の一例を示すブロック図であって、１、２は加算器、
３、４は１サンプル遅延器、５は量子化器を示す。この
ノイズシェーパー回路は入力デジタル信号Ｘが、例えば
Ｎビットの信号とされている時に量子化器５によってＮ
−Ｍビットのデジタル出力信号Ｙとして取り出されるよ
うになされている。（但し、Ｎ＞Ｍである）
【０００８】量子化器５の入力信号をＸ1 とすると、Ｘ
1 ＝Ｘ−Ｚ-1（Ｙ−Ｘ1 ）になる。ＮビットのデータＸ
1 を量子化器５によって（Ｎ−Ｍ）ビットのデータＹに
再量子化するときに生じる量子化誤差をＱとすると、Ｑ
＝Ｙ−Ｘ1 、したがって、上記の式から Ｙ＝Ｘ＋（１
−Ｚ-1）・Ｑ
1 ＝Ｘ−Ｚ-1（Ｙ−Ｘ1 ）になる。ＮビットのデータＸ
1 を量子化器５によって（Ｎ−Ｍ）ビットのデータＹに
再量子化するときに生じる量子化誤差をＱとすると、Ｑ
＝Ｙ−Ｘ1 、したがって、上記の式から Ｙ＝Ｘ＋（１
−Ｚ-1）・Ｑ
【０００９】すなわち、上記図４の回路は入力されたＮ
ビットのデジタル信号Ｘを（Ｎ−Ｍ）ビットの出力デー
タＹに変換する際に、量子化ノイズＱが（１−Ｚ-1）倍
されることになる。ところで（１−Ｚ-1）はデジタル信
号処理回路において１次微分、すなわち６ｄＢ／ＯＣＴ
で低域の信号成分を下げるフィルタであるから、図３の
一点鎖線で示したようにＤＣから１／２ｆｓの範囲に分
布していた再量子化に伴う可聴帯域内のノイズパワーが
この一点鎖線で示す１次のノイズシェーパーによって削
減され、Ｓ／Ｎを向上させることができる。また、２次
のノイズシェーパーとしたときは１２ｄｂ／ｏｃｔによ
って低域部分のノイズがカットされることになる。
ビットのデジタル信号Ｘを（Ｎ−Ｍ）ビットの出力デー
タＹに変換する際に、量子化ノイズＱが（１−Ｚ-1）倍
されることになる。ところで（１−Ｚ-1）はデジタル信
号処理回路において１次微分、すなわち６ｄＢ／ＯＣＴ
で低域の信号成分を下げるフィルタであるから、図３の
一点鎖線で示したようにＤＣから１／２ｆｓの範囲に分
布していた再量子化に伴う可聴帯域内のノイズパワーが
この一点鎖線で示す１次のノイズシェーパーによって削
減され、Ｓ／Ｎを向上させることができる。また、２次
のノイズシェーパーとしたときは１２ｄｂ／ｏｃｔによ
って低域部分のノイズがカットされることになる。
【００１０】このノイズシェーパーを使用したＤ／Ａコ
ンバータは、例えば１６ビット、４４．１ＫＨｚのサン
プリング周波数で出力されるデジタルデータを１２８倍
のオーバサンプリング周波数で標本化数を増加すると共
に、２次のノイズシェーパを介して量子化器に入力し、
この量子化器によって１ビットのデータに変換したとき
でも、Ｓ／Ｎ比を８６ｄＢぐらいにすることができる。
そして、そのままローパスフィルタに通すことによって
アナログ信号に変換することができるが、このようにノ
イズシェーピングを施すと入力データの微小なレベルで
特定のパターンを有するアイドリング・パターンが発生
し、可聴帯域内に固有のスペクトラムを生じ音質を劣化
するという問題が生じる。
ンバータは、例えば１６ビット、４４．１ＫＨｚのサン
プリング周波数で出力されるデジタルデータを１２８倍
のオーバサンプリング周波数で標本化数を増加すると共
に、２次のノイズシェーパを介して量子化器に入力し、
この量子化器によって１ビットのデータに変換したとき
でも、Ｓ／Ｎ比を８６ｄＢぐらいにすることができる。
そして、そのままローパスフィルタに通すことによって
アナログ信号に変換することができるが、このようにノ
イズシェーピングを施すと入力データの微小なレベルで
特定のパターンを有するアイドリング・パターンが発生
し、可聴帯域内に固有のスペクトラムを生じ音質を劣化
するという問題が生じる。
【００１１】
【発明が解決しようとする課題】図５はかかる問題を解
決するために、入力されたデジタルデータをフィルタ回
路及び補間回路等からなるオーバサンプリング回路１１
に入力し、ノイズシェーピング回路１２及びＤ／Ａ変換
器１３によってアナログ信号に変換するようなＤ／Ａコ
ンバータにおいて、オーバサンプリング回路１１を構成
するデジタルフィルタ、又は補間回路に小信号時に生じ
るスペクトラムを分散するため、入力信号に対して高い
周波数でレベルの低いディザ信号を供給するディザ発生
回路１４を設けたものである。
決するために、入力されたデジタルデータをフィルタ回
路及び補間回路等からなるオーバサンプリング回路１１
に入力し、ノイズシェーピング回路１２及びＤ／Ａ変換
器１３によってアナログ信号に変換するようなＤ／Ａコ
ンバータにおいて、オーバサンプリング回路１１を構成
するデジタルフィルタ、又は補間回路に小信号時に生じ
るスペクトラムを分散するため、入力信号に対して高い
周波数でレベルの低いディザ信号を供給するディザ発生
回路１４を設けたものである。
【００１２】しかし、従来のディザ発生回路１４はディ
ザ信号を入力信号に付加するために高い周波数で駆動さ
れる大規模のハードウエアが必要であり、コストを上昇
するという問題があった。また、ディザ信号発生回路１
４はオーバサンプリングする周波数、例えば４ｆｓ、８
ｆｓで動作しているデジタルフィルタ又は補間回路に加
算器等を介してディザを付加しているため、アナログ信
号にコンバートされた後のディザ信号と、信号帯域内の
周波数を分離するためのフィルタに次数の高い急峻な遮
断特性を持つものが必要になり、フィルタのハードウエ
アが大規模になると共に、フィルタのカットオフ周波数
付近で位相回りが生じることによって音質を劣化すると
いう問題があった。
ザ信号を入力信号に付加するために高い周波数で駆動さ
れる大規模のハードウエアが必要であり、コストを上昇
するという問題があった。また、ディザ信号発生回路１
４はオーバサンプリングする周波数、例えば４ｆｓ、８
ｆｓで動作しているデジタルフィルタ又は補間回路に加
算器等を介してディザを付加しているため、アナログ信
号にコンバートされた後のディザ信号と、信号帯域内の
周波数を分離するためのフィルタに次数の高い急峻な遮
断特性を持つものが必要になり、フィルタのハードウエ
アが大規模になると共に、フィルタのカットオフ周波数
付近で位相回りが生じることによって音質を劣化すると
いう問題があった。
【００１３】
【課題を解決するための手段】本発明は上記したような
問題点を解消するためになされたもので、オーバサンプ
リングされたデジタル信号を、その量子化ビット数より
小さいビット数のデジタル信号に変換する量子化器に供
給し、その量子化ノイズ出力をノイズシェーパー回路を
介して前記オーバサンプリングされたデジタル信号にフ
ィードバックする回路を備えているＤ／Ａ変換装置にお
いて、上記量子化器に対してディザ信号が供給されるよ
うにしたものである。つまり、ΔΣ方式のノイズシェー
パーが本質的に有する量子化器にディザ回路を重畳する
ようにしたものである。
問題点を解消するためになされたもので、オーバサンプ
リングされたデジタル信号を、その量子化ビット数より
小さいビット数のデジタル信号に変換する量子化器に供
給し、その量子化ノイズ出力をノイズシェーパー回路を
介して前記オーバサンプリングされたデジタル信号にフ
ィードバックする回路を備えているＤ／Ａ変換装置にお
いて、上記量子化器に対してディザ信号が供給されるよ
うにしたものである。つまり、ΔΣ方式のノイズシェー
パーが本質的に有する量子化器にディザ回路を重畳する
ようにしたものである。
【００１４】上記量子化器としては出力データが１ビッ
トデジタル信号（ＰＮＭ信号）とされるような、いわゆ
る１ビットＤ／Ａ変換器で構成することができ、また、
オーバサンプリング周波数の１／ｎの周期で変化する所
定のレベルを有するディザ信号でディザをかけることが
ことができるようにしている。
トデジタル信号（ＰＮＭ信号）とされるような、いわゆ
る１ビットＤ／Ａ変換器で構成することができ、また、
オーバサンプリング周波数の１／ｎの周期で変化する所
定のレベルを有するディザ信号でディザをかけることが
ことができるようにしている。
【００１５】
【作用】ΔΣ型のノイズシェーパーが備えている量子化
器を利用してディザ回路を構成するため、従来のように
特別なディザ発生回路を必要としない。またΔΣ型のノ
イズシェーパーはオーバサンプリングされた比較的高い
周波数で動作しているため、それに重畳してディザ信号
を発生するディザ回路の周波数をノイズシェーパーの動
作周波数の１／ｎの周波数に設定することができ、信号
とディザ信号の分離を容易にすることができる。
器を利用してディザ回路を構成するため、従来のように
特別なディザ発生回路を必要としない。またΔΣ型のノ
イズシェーパーはオーバサンプリングされた比較的高い
周波数で動作しているため、それに重畳してディザ信号
を発生するディザ回路の周波数をノイズシェーパーの動
作周波数の１／ｎの周波数に設定することができ、信号
とディザ信号の分離を容易にすることができる。
【００１６】
【実施例】図１は本発明のＤ／Ａコンバータの実施例を
ブロック図としたもので、２１、２２、２３は加算器、
２４、２５は１サンプル遅延回路、２６はデジタルデー
タを２倍にする係数器、２７は量子化器、２８はオーバ
サンプリングクロック発生器を示す。量子化器２７はオ
ーバサンプリングされたサンプリング周波数で入力され
るデータＸ2 を再量子化するものであり、その出力が１
ビットデータに変換される場合は単純なデジタル比較回
路で構成することができる。そして、この１ビットデー
タをローパスフィルタを介して出力することによりアナ
ログ信号を得ることができる。
ブロック図としたもので、２１、２２、２３は加算器、
２４、２５は１サンプル遅延回路、２６はデジタルデー
タを２倍にする係数器、２７は量子化器、２８はオーバ
サンプリングクロック発生器を示す。量子化器２７はオ
ーバサンプリングされたサンプリング周波数で入力され
るデータＸ2 を再量子化するものであり、その出力が１
ビットデータに変換される場合は単純なデジタル比較回
路で構成することができる。そして、この１ビットデー
タをローパスフィルタを介して出力することによりアナ
ログ信号を得ることができる。
【００１７】この回路で入力されるデジタルデータを
Ｘ、加算器２１の出力データをＸ1 、加算器２２の出力
データをＸ2 、加算器２３の出力データをＱｎ、量子化
器２７の出力データをＹとすると、
Ｘ、加算器２１の出力データをＸ1 、加算器２２の出力
データをＸ2 、加算器２３の出力データをＱｎ、量子化
器２７の出力データをＹとすると、
【数１】 Ｑｎは量子化器２７によって量子化された時の量子化ノ
イズであり、Ｑｎ＝Ｙ−Ｘ2 となる。したがって上記式
から、
イズであり、Ｑｎ＝Ｙ−Ｘ2 となる。したがって上記式
から、
【数２】
【００１８】量子化器２７の出力は入力データＸに再量
子化ノイズＱｎが付加したものになるが、−１ビットに
量子化する再量子化によって生じる量子化ノイズＱｎは
（１−Ｚ-1）2 によって、２次の微分回路により抑圧さ
れる２次ノイズシェーパーを構成する。
子化ノイズＱｎが付加したものになるが、−１ビットに
量子化する再量子化によって生じる量子化ノイズＱｎは
（１−Ｚ-1）2 によって、２次の微分回路により抑圧さ
れる２次ノイズシェーパーを構成する。
【００１９】本発明は上記した実施例において、例えば
量子化器２７の出力データに対してディザを付加するた
めのディザ信号付加回路２９を設け、加算器２３にフィ
ードバックされるデータをオーバサンプリング周波数の
１／ｎの周期で所定のレベルをもって変化するようにし
ている。なお、このディザ付加回路２９は量子化器２７
内に設けることもできる。
量子化器２７の出力データに対してディザを付加するた
めのディザ信号付加回路２９を設け、加算器２３にフィ
ードバックされるデータをオーバサンプリング周波数の
１／ｎの周期で所定のレベルをもって変化するようにし
ている。なお、このディザ付加回路２９は量子化器２７
内に設けることもできる。
【００２０】以下、具体的な数値例を想定してディザ信
号の説明をする。アナログ信号に変換される入力データ
は４４．１ＫＨｚでサンプリングされた１６ビットのデ
ータであるときに、このデータは図示されていないオー
バサンプリング回路によって１２８ｆｓでオーバサンプ
リングされ１６ビットの入力データＸとされる。また，
量子化器２７は入力されるＡ点のデータ（Ｘ2 ）が正ま
たは０の時、すなわちこのデータのＭＳＢが０の時は−
１。負の時、すなわちＭＳＢが１の時は１を出力するも
のとする。
号の説明をする。アナログ信号に変換される入力データ
は４４．１ＫＨｚでサンプリングされた１６ビットのデ
ータであるときに、このデータは図示されていないオー
バサンプリング回路によって１２８ｆｓでオーバサンプ
リングされ１６ビットの入力データＸとされる。また，
量子化器２７は入力されるＡ点のデータ（Ｘ2 ）が正ま
たは０の時、すなわちこのデータのＭＳＢが０の時は−
１。負の時、すなわちＭＳＢが１の時は１を出力するも
のとする。
【００２１】ディザ信号付加回路２９は、オーバサンプ
リング周波数をクロック信号とするカウンタとディザ信
号を出力する論理回路を備え、カウンタの出力が例えば
ａ、ｂ、ｃ、ｄで循環する計数値とされているときは
０、Ｗ、０、−Ｗとなるデータを上記量子化器２７の出
力に加算する。したがって、ディザ付加回路の出力は表
１に示すように変化する。
リング周波数をクロック信号とするカウンタとディザ信
号を出力する論理回路を備え、カウンタの出力が例えば
ａ、ｂ、ｃ、ｄで循環する計数値とされているときは
０、Ｗ、０、−Ｗとなるデータを上記量子化器２７の出
力に加算する。したがって、ディザ付加回路の出力は表
１に示すように変化する。
【表１】
【００２２】上記ディザ信号付加回路の出力は量子化器
２７に入力されるデータＸ2 と同じビット数（２２ビッ
ト）に拡張され、加算器２３で加算されノイズシェーパ
回路に帰還される。したっがて、入力データのレベルが
低い値となっている、すなわち１ビットデータの出力さ
れる頻度が極めて長い時に生じる揺らぎが、ディザ信号
を加えることによって後段の回路で除去されるようにな
る。
２７に入力されるデータＸ2 と同じビット数（２２ビッ
ト）に拡張され、加算器２３で加算されノイズシェーパ
回路に帰還される。したっがて、入力データのレベルが
低い値となっている、すなわち１ビットデータの出力さ
れる頻度が極めて長い時に生じる揺らぎが、ディザ信号
を加えることによって後段の回路で除去されるようにな
る。
【００２３】図２はディザ信号を発生する回路例をさら
に具体的にハードウエアで実現して示したもので、３０
は例えば４ビットのカウンタ３１と、ビット配列器３２
によって構成されるディザ信号発生部を示す。カウンタ
３１は量子化器２７に供給されているクロック信号によ
ってその出力端子Ｕ、Ｖに２ビットの計数値（００、０
１、１０、１１）を出力する。
に具体的にハードウエアで実現して示したもので、３０
は例えば４ビットのカウンタ３１と、ビット配列器３２
によって構成されるディザ信号発生部を示す。カウンタ
３１は量子化器２７に供給されているクロック信号によ
ってその出力端子Ｕ、Ｖに２ビットの計数値（００、０
１、１０、１１）を出力する。
【００２４】また量子化器２７の出力ビット、すなわち
量子化器２７の入力データ（Ａ）のＭＳＢが反転され、
ビット配列器３２に供給される。ビット配列器３２は上
記カウンタの論理値と１ビット出力の論理値によって２
２ビットのディザ信号（Ｃ0 〜Ｃ21）を形成し、加算器
２３に供給される。
量子化器２７の入力データ（Ａ）のＭＳＢが反転され、
ビット配列器３２に供給される。ビット配列器３２は上
記カウンタの論理値と１ビット出力の論理値によって２
２ビットのディザ信号（Ｃ0 〜Ｃ21）を形成し、加算器
２３に供給される。
【００２５】１ビット出力は上記２２ビットのディザ信
号の上位ビット（Ｃ16〜Ｃ21）を構成するデータを形成
し、カウンタ３１の出力ビットＵ、Ｖはディザ信号の下
位ビット（Ｃ0 〜Ｃ15）を構成するデータを形成する。
すなわち、Ａ点のデータが０の時は［３Ｆ０ＯＯＯ］Ｈ
（２２ビットのデータをＨＥＸデータで示す）つまり、
［001111110000000000000000］の上位６ビット（Ｃ16〜
Ｃ21）を出力し、Ａ点のデータが１の時に［００８００
０］Ｈ、つまり[000000001000000000000000]の上位６ビ
ットを出力する。
号の上位ビット（Ｃ16〜Ｃ21）を構成するデータを形成
し、カウンタ３１の出力ビットＵ、Ｖはディザ信号の下
位ビット（Ｃ0 〜Ｃ15）を構成するデータを形成する。
すなわち、Ａ点のデータが０の時は［３Ｆ０ＯＯＯ］Ｈ
（２２ビットのデータをＨＥＸデータで示す）つまり、
［001111110000000000000000］の上位６ビット（Ｃ16〜
Ｃ21）を出力し、Ａ点のデータが１の時に［００８００
０］Ｈ、つまり[000000001000000000000000]の上位６ビ
ットを出力する。
【００２６】また、カウンタ３１の出力ビットＵ、Ｖに
よってビット配列器３２からディザ信号の下位１６ビッ
ト（Ｃ0 〜Ｃ15）に対応する表２のデータが出力され
る。
よってビット配列器３２からディザ信号の下位１６ビッ
ト（Ｃ0 〜Ｃ15）に対応する表２のデータが出力され
る。
【表２】 上記ディザ信号は図２に示されているアンドゲート３
３、及び反転回路３４に入力されるカウンタ３１の出力
ビットＵ、Ｖによって構成される。
３、及び反転回路３４に入力されるカウンタ３１の出力
ビットＵ、Ｖによって構成される。
【００２７】すなわち、カウンタ３１の出力ビットＵが
１であればディザ信号のＣ8 ビット目は１であり、これ
が０の時は０となるように出力される。また、カウンタ
３１の出力ビットＵ、Ｖの論理積が１の時はディザ信号
の中位ビット（Ｃ9 〜Ｃ14）はすべて１となり、０であ
ればすべて０にされる。そして、この時にディザ信号の
Ｃ15ビット目は（Ｃ9 〜Ｃ14）と逆の論理値が出力され
る。その結果、表２に対応する表３のディザ信号が２進
符号で得られる。
１であればディザ信号のＣ8 ビット目は１であり、これ
が０の時は０となるように出力される。また、カウンタ
３１の出力ビットＵ、Ｖの論理積が１の時はディザ信号
の中位ビット（Ｃ9 〜Ｃ14）はすべて１となり、０であ
ればすべて０にされる。そして、この時にディザ信号の
Ｃ15ビット目は（Ｃ9 〜Ｃ14）と逆の論理値が出力され
る。その結果、表２に対応する表３のディザ信号が２進
符号で得られる。
【表３】
【００２８】ビット配列器３２の出力（Ｃ0 〜Ｃ21）は
上記Ａ点のデータのＭＳＢによって形成されるデータ
と、上記ディザ信号の加算されたものであり、その結果
は表４のようなデータとなる。
上記Ａ点のデータのＭＳＢによって形成されるデータ
と、上記ディザ信号の加算されたものであり、その結果
は表４のようなデータとなる。
【表４】 そして、このディザ信号データが加算器２３を介してノ
イズシェーパー回路へ帰還され、処理される信号に対し
てディザをかけることができる。
イズシェーパー回路へ帰還され、処理される信号に対し
てディザをかけることができる。
【００２９】この実施例では、ディザをかける信号はオ
ーバサンプリング周波数の１／４の周期を有するもので
あって、ディザをかけた信号は後段の回路によって容易
に除去することができる。なお、カウンタ３１の出力ビ
ット数及びディザ信号のレベルは、入力されるデジタル
信号の態様によって任意に定めることができる。
ーバサンプリング周波数の１／４の周期を有するもので
あって、ディザをかけた信号は後段の回路によって容易
に除去することができる。なお、カウンタ３１の出力ビ
ット数及びディザ信号のレベルは、入力されるデジタル
信号の態様によって任意に定めることができる。
【００３０】また、ディザをかけるためのディザ信号付
加回路３０は加算器２３を介してもよく、上記実施例に
限定されることなく、当業者であれば他の論理回路、又
は論理素子を採用して任意に変更することが可能であ
る。
加回路３０は加算器２３を介してもよく、上記実施例に
限定されることなく、当業者であれば他の論理回路、又
は論理素子を採用して任意に変更することが可能であ
る。
【００３１】
【発明の効果】以上説明したように、本発明のデジタル
／アナログ信号変換装置は、ノイズシェーパーが本質的
に有する量子化器を利用してディザ信号は得られるよう
にしているため、ディザを発生するため特別なハードウ
エアの追加をほとんど必要とせず、簡易な回路構成で歪
みの低減を計ることができるという効果がある。また、
オーバサンプリング周波数の１／ｎの周波数でディザ信
号が形成されるため、ディザを発生する回路構成が簡易
化されると共に、ディザ信号成分がサンプリング周波数
から離間された位置に生じるため、ディザを除去するた
めのフィルタの遮断特性を緩やかなものにすることがで
き、位相回り等による歪みもなくすことができるという
利点がある。
／アナログ信号変換装置は、ノイズシェーパーが本質的
に有する量子化器を利用してディザ信号は得られるよう
にしているため、ディザを発生するため特別なハードウ
エアの追加をほとんど必要とせず、簡易な回路構成で歪
みの低減を計ることができるという効果がある。また、
オーバサンプリング周波数の１／ｎの周波数でディザ信
号が形成されるため、ディザを発生する回路構成が簡易
化されると共に、ディザ信号成分がサンプリング周波数
から離間された位置に生じるため、ディザを除去するた
めのフィルタの遮断特性を緩やかなものにすることがで
き、位相回り等による歪みもなくすことができるという
利点がある。
【図１】本発明のアナログ／デジタル信号変換装置のブ
ロック図を示す。
ロック図を示す。
【図２】ディザ信号を発生するための具体例を示す回路
図である。
図である。
【図３】ノイズシェーパーによって低減される量子化ノ
イズの説明図である。
イズの説明図である。
【図４】ノイズシェーパーの原理を示すブロック図であ
る。
る。
【図５】従来のディザ信号を付加するＤ／Ａコンバータ
の原理図である。
の原理図である。
２１、２２、２３ 加算器 ２４、２５ １サンプル遅延回路 ２７ 量子化器 ２９、３０ ディザ信号付加回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 3/02 H03M 1/04
Claims (1)
- 【請求項１】 オーバサンプリングされたデジタル信号
をその量子化ビット数より小さいビット数のデジタル信
号に変換する量子化器に供給し、その量子化ノイズ成分
をノイズシェーパー回路を介して上記オーバサンプリン
グされたデジタル信号にフィードバックする回路を備え
ているＤ／Ａ変換装置において、 上記量子化器に対してディザ信号が供給され、 上記ディザ信号は上記量子化器に入力されるデジタル信
号のＭＳＢに対応して周期的に変化する ことを特徴とす
るデジタル／アナログ信号変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06435794A JP3232865B2 (ja) | 1994-03-09 | 1994-03-09 | デジタル／アナログ信号変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06435794A JP3232865B2 (ja) | 1994-03-09 | 1994-03-09 | デジタル／アナログ信号変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07249990A JPH07249990A (ja) | 1995-09-26 |
| JP3232865B2 true JP3232865B2 (ja) | 2001-11-26 |
Family
ID=13255928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06435794A Expired - Fee Related JP3232865B2 (ja) | 1994-03-09 | 1994-03-09 | デジタル／アナログ信号変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3232865B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10024375A1 (de) | 2000-05-17 | 2001-12-20 | Infineon Technologies Ag | Vermeidung eines Störzustandes |
| JP4562624B2 (ja) * | 2005-09-12 | 2010-10-13 | 三洋電機株式会社 | デルタシグマ変調回路 |
| JP5716521B2 (ja) * | 2011-04-28 | 2015-05-13 | ヤマハ株式会社 | 信号処理装置 |
-
1994
- 1994-03-09 JP JP06435794A patent/JP3232865B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07249990A (ja) | 1995-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0978165B1 (en) | Delta-sigma pwm dac for reduced switching | |
| US6150969A (en) | Correction of nonlinear output distortion in a Delta Sigma DAC | |
| US5600320A (en) | Variable sample rate DAC | |
| US6384761B1 (en) | Second and higher order dynamic element matching in multibit digital to analog and analog to digital data converters | |
| JPH01305725A (ja) | ディジタル・アナログ変換装置 | |
| US5079551A (en) | ΔΣ digital-to-analog converter with bit grouping by significance for reducing feedback computation time | |
| EP1449304B1 (en) | Sigma-delta modulation | |
| JPH053436A (ja) | Ａｄ変換器 | |
| JPH04317224A (ja) | Ｄ／ａ変換器用シグマ・デルタ変調器 | |
| US20030031245A1 (en) | Modulator for digital amplifier | |
| JP2002076898A (ja) | ノイズシェーパ | |
| JP3232865B2 (ja) | デジタル／アナログ信号変換装置 | |
| JP2006521712A (ja) | ビット・バイナリ・レート・マルチプライヤで構成されるバイカッド型フィルタ回路 | |
| US10659074B2 (en) | Delta-sigma modulator, electronic device, and method for controlling delta-sigma modulator | |
| JP2000341129A (ja) | 信号処理装置 | |
| JP2778566B2 (ja) | Ｄ／ａ変換装置 | |
| JPH073953B2 (ja) | コード変換器 | |
| JP3428412B2 (ja) | デルタシグマａ／ｄコンバータ | |
| JP4061764B2 (ja) | Ｄ／ａコンバータ | |
| US5990818A (en) | Method and apparatus for processing sigma-delta modulated signals | |
| JP3407851B2 (ja) | Ｐｗｍ回路／加重回路併用式デルタシグマ型ｄ／ａ変換装置 | |
| JPH04331517A (ja) | 信号加算装置および信号加算方法 | |
| JP2002064384A (ja) | デルタシグマ変調器、デジタル信号処理装置及び方法 | |
| JP3036045B2 (ja) | Ｄ／ａ変換装置 | |
| JP3438018B2 (ja) | Ａ／ｄ変換装置及びｄ／ａ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010821 |
|
| LAPS | Cancellation because of no payment of annual fees |