JP3438018B2 - Ａ／ｄ変換装置及びｄ／ａ変換装置 - Google Patents
Ａ／ｄ変換装置及びｄ／ａ変換装置Info
- Publication number
- JP3438018B2 JP3438018B2 JP17784398A JP17784398A JP3438018B2 JP 3438018 B2 JP3438018 B2 JP 3438018B2 JP 17784398 A JP17784398 A JP 17784398A JP 17784398 A JP17784398 A JP 17784398A JP 3438018 B2 JP3438018 B2 JP 3438018B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- converter
- digital
- analog
- modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、ΔΣ変調器を有
してオーディオ機器等において装備されるＡ／Ｄ変換装
置及びＤ／Ａ変換装置に関するものである。
してオーディオ機器等において装備されるＡ／Ｄ変換装
置及びＤ／Ａ変換装置に関するものである。
【０００２】
【従来の技術】図１１は従来のＡ／Ｄ変換装置64のブロ
ック図である。アナログ入力（Ａｎｌａｌｏｇｕｅ Ｉ
ｎｐｕｔ）（＝被処理用アナログ信号）は、ローパスフ
ィルタ11、ΔΣ変調器13、及びデシメーションフィルタ
14を経て１ビット又はマルチビットのデジタル出力（Ｄ
ｉｇｉｔａｌ Ｏｕｔｐｕｔ）へ変換される。図１２は
従来のＤ／Ａ変換装置66のブロック図である。デジタル
入力（ＤｉｇｉｔａｌＩｎｐｕｔ）（＝被処理用デジタ
ル信号）はオーバーサンプリングフィルタ33、ΔΣ変調
器34、１ビットＤ／Ａ変換器35、及びローパスフィルタ
39を経てアナログ出力へ変換される。図１３は、図１１
のΔΣ変調器13及び図１２のΔΣ変調器34の内部のブロ
ック図である。なお、図１１のΔΣ変調器13は、入力及
び出力がそれぞれアナログ及びデジタルであるのに対
し、図１２のΔΣ変調器34は、入力及び出力が共にデジ
タルである。図１３では、ΔΣ変調器13，34の説明のた
めに、所定個所の信号を記号で表しており、上段の記号
はΔΣ変調器13のもの、下段の記号はΔΣ変調器34のも
のである。入力Ｖｉｎ又はｘ（ｎ）は、加算器70におい
て量子化器72の出力分を減算され、ΔΣ変調部71へ入力
される。量子化器72において量子化ノイズｅ（ｎ）が混
入する。
ック図である。アナログ入力（Ａｎｌａｌｏｇｕｅ Ｉ
ｎｐｕｔ）（＝被処理用アナログ信号）は、ローパスフ
ィルタ11、ΔΣ変調器13、及びデシメーションフィルタ
14を経て１ビット又はマルチビットのデジタル出力（Ｄ
ｉｇｉｔａｌ Ｏｕｔｐｕｔ）へ変換される。図１２は
従来のＤ／Ａ変換装置66のブロック図である。デジタル
入力（ＤｉｇｉｔａｌＩｎｐｕｔ）（＝被処理用デジタ
ル信号）はオーバーサンプリングフィルタ33、ΔΣ変調
器34、１ビットＤ／Ａ変換器35、及びローパスフィルタ
39を経てアナログ出力へ変換される。図１３は、図１１
のΔΣ変調器13及び図１２のΔΣ変調器34の内部のブロ
ック図である。なお、図１１のΔΣ変調器13は、入力及
び出力がそれぞれアナログ及びデジタルであるのに対
し、図１２のΔΣ変調器34は、入力及び出力が共にデジ
タルである。図１３では、ΔΣ変調器13，34の説明のた
めに、所定個所の信号を記号で表しており、上段の記号
はΔΣ変調器13のもの、下段の記号はΔΣ変調器34のも
のである。入力Ｖｉｎ又はｘ（ｎ）は、加算器70におい
て量子化器72の出力分を減算され、ΔΣ変調部71へ入力
される。量子化器72において量子化ノイズｅ（ｎ）が混
入する。
【０００３】ΔΣ変調器13における出力Ｄｏｕｔへの量
子化ノイズｅ（ｎ）の影響は次の通りである。 Ｄｏｕｔ＝ｅ（ｎ）−Ｈ（ｆ）・Ｄｏｕｔ ∴Ｄｏｕｔ＝ｅ（ｎ）／｛１＋Ｈ（ｆ）｝ 出力における量子化ノイズＮはＨ（ｆ）のオープンルー
プゲインにより減少する。Ｈ（ｆ）の低域では、ハイオ
ープンループにより設定される（通常は積分器が使用さ
れる。）ので、量子化ノイズが減少する。したがって、
周知のように、この量子化ノイズは高域側へ追いやられ
る。次に、後段のデシメーションフィルタ14等により、
ローパスフィルタリングされ、信号である低域のスペク
トラムに影響されないように、高域側の量子化ノイズを
除去している。
子化ノイズｅ（ｎ）の影響は次の通りである。 Ｄｏｕｔ＝ｅ（ｎ）−Ｈ（ｆ）・Ｄｏｕｔ ∴Ｄｏｕｔ＝ｅ（ｎ）／｛１＋Ｈ（ｆ）｝ 出力における量子化ノイズＮはＨ（ｆ）のオープンルー
プゲインにより減少する。Ｈ（ｆ）の低域では、ハイオ
ープンループにより設定される（通常は積分器が使用さ
れる。）ので、量子化ノイズが減少する。したがって、
周知のように、この量子化ノイズは高域側へ追いやられ
る。次に、後段のデシメーションフィルタ14等により、
ローパスフィルタリングされ、信号である低域のスペク
トラムに影響されないように、高域側の量子化ノイズを
除去している。
【０００４】Ｄ／Ａ変換装置66における出力ｙ（ｎ）へ
の量子化ノイズｅ（ｎ）の影響は次の通りである。な
お、Ｘ（ｚ），Ｙ（ｚ），Ｈ（ｚ），Ｅ（ｚ）は、それ
ぞれｘ（ｎ），ｙ（ｎ），ｈ（ｎ），ｅ（ｎ）のｚ変換
である。 Ｙ（ｚ）＝Ｘ（ｚ）＋Ｈ（ｚ）・Ｅ（ｚ）
の量子化ノイズｅ（ｎ）の影響は次の通りである。な
お、Ｘ（ｚ），Ｙ（ｚ），Ｈ（ｚ），Ｅ（ｚ）は、それ
ぞれｘ（ｎ），ｙ（ｎ），ｈ（ｎ），ｅ（ｎ）のｚ変換
である。 Ｙ（ｚ）＝Ｘ（ｚ）＋Ｈ（ｚ）・Ｅ（ｚ）
【０００５】
【発明が解決しようとする課題】従来のＡ／Ｄ変換装置
64及びＤ／Ａ変換装置66では、並列にｎ（ｎは２以上の
自然数）個接続して、それらの出力を加算して、ｎで割
っても、すなわち平均値を取っても、Ｓ／Ｎ比を十分に
低減できない。
64及びＤ／Ａ変換装置66では、並列にｎ（ｎは２以上の
自然数）個接続して、それらの出力を加算して、ｎで割
っても、すなわち平均値を取っても、Ｓ／Ｎ比を十分に
低減できない。
【０００６】この発明の目的は、上述の問題点を克服す
るＡ／Ｄ変換装置及びＤ／Ａ変換装置を提供することで
ある。
るＡ／Ｄ変換装置及びＤ／Ａ変換装置を提供することで
ある。
【０００７】
【課題を解決するための手段】この発明のＡ／Ｄ変換装
置(10)（図１に対応）によれば、共通の被処理用アナロ
グ信号を、第１のΔΣ変調器(13a)及び第２のΔΣ変調
器(13b)へそれぞれ非反転及び反転して入力し、第１の
ΔΣ変調器(13a)及び第２のΔΣ変調器(13b)の出力をそ
れぞれ非反転及び反転したものの平均値をデジタル信号
で出力する。
置(10)（図１に対応）によれば、共通の被処理用アナロ
グ信号を、第１のΔΣ変調器(13a)及び第２のΔΣ変調
器(13b)へそれぞれ非反転及び反転して入力し、第１の
ΔΣ変調器(13a)及び第２のΔΣ変調器(13b)の出力をそ
れぞれ非反転及び反転したものの平均値をデジタル信号
で出力する。
【０００８】第１のΔΣ変調器(13a)及び第２のΔΣ変
調器(13b)の出力は、デシメーションフィルタ(14a，14
b)により処理されてから、それぞれ非反転及び反転した
ものの平均値を取ってもよいし、それぞれ非反転及び反
転したものの平均値を取ってから、１個のデシメーショ
ンフィルタにより処理されてもよいし、さらに、デシメ
ーションフィルタによる処理を省略されてもよい。
調器(13b)の出力は、デシメーションフィルタ(14a，14
b)により処理されてから、それぞれ非反転及び反転した
ものの平均値を取ってもよいし、それぞれ非反転及び反
転したものの平均値を取ってから、１個のデシメーショ
ンフィルタにより処理されてもよいし、さらに、デシメ
ーションフィルタによる処理を省略されてもよい。
【０００９】こうして、第１のΔΣ変調器(13a)及び第
２のΔΣ変調器(13b)の量子化器(72)では、異なる信号
が量子化されることになるので、第１のΔΣ変調器(13
a)及び第２のΔΣ変調器(13b)の出力における量子化ノ
イズは相関がなく、第１のΔΣ変調器(13a)及び第２の
ΔΣ変調器(13b)の出力をそれぞれ非反転及び反転で加
算して、2で割った平均値は量子化ノイズに対する信号
の比を高めることができる。
２のΔΣ変調器(13b)の量子化器(72)では、異なる信号
が量子化されることになるので、第１のΔΣ変調器(13
a)及び第２のΔΣ変調器(13b)の出力における量子化ノ
イズは相関がなく、第１のΔΣ変調器(13a)及び第２の
ΔΣ変調器(13b)の出力をそれぞれ非反転及び反転で加
算して、2で割った平均値は量子化ノイズに対する信号
の比を高めることができる。
【００１０】なお、第１のΔΣ変調器(13a)及び第２の
ΔΣ変調器(13b)の出力をそれぞれ非反転及び反転した
ものの平均値を求める代わりに、第１のΔΣ変調器(13
a)及び第２のΔΣ変調器(13b)へそれぞれ非反転及び反
転で入力する被処理用アナログ信号に予め１／２を掛け
ておけば、第１のΔΣ変調器(13a)及び第２のΔΣ変調
器(13b)の出力側では、２で割ることなく、加算するの
みで、平均値を求めるのと同じ結果を得ることができ
る。
ΔΣ変調器(13b)の出力をそれぞれ非反転及び反転した
ものの平均値を求める代わりに、第１のΔΣ変調器(13
a)及び第２のΔΣ変調器(13b)へそれぞれ非反転及び反
転で入力する被処理用アナログ信号に予め１／２を掛け
ておけば、第１のΔΣ変調器(13a)及び第２のΔΣ変調
器(13b)の出力側では、２で割ることなく、加算するの
みで、平均値を求めるのと同じ結果を得ることができ
る。
【００１１】この発明のＡ／Ｄ変換装置(20)（図２と図
３又は図４とに対応）によれば、ｍビットＡ／Ｄ変換器
(22)が、所定のオフセットのアナログ値を被処理用アナ
ログ信号の値に加算するアナログ加算手段(26)と、アナ
ログ加算手段(26)の出力を入力されるΔΣ変調器(13)
と、ΔΣ変調器(13)の出力から、所定のオフセットのデ
ジタル値を減算するデジタル減算手段(28)とを有してい
る。複数個のｍビットＡ／Ｄ変換器(22)が、並列接続さ
れて、共通の被処理用アナログ信号を入力され、各ｍビ
ットＡ／Ｄ変換器(22)におけるオフセットは、相互に異
なる値に設定されている。デジタル平均手段(23)は各ｍ
ビットＡ／Ｄ変換器(22)の出力の平均値をデジタル信号
で出力する。
３又は図４とに対応）によれば、ｍビットＡ／Ｄ変換器
(22)が、所定のオフセットのアナログ値を被処理用アナ
ログ信号の値に加算するアナログ加算手段(26)と、アナ
ログ加算手段(26)の出力を入力されるΔΣ変調器(13)
と、ΔΣ変調器(13)の出力から、所定のオフセットのデ
ジタル値を減算するデジタル減算手段(28)とを有してい
る。複数個のｍビットＡ／Ｄ変換器(22)が、並列接続さ
れて、共通の被処理用アナログ信号を入力され、各ｍビ
ットＡ／Ｄ変換器(22)におけるオフセットは、相互に異
なる値に設定されている。デジタル平均手段(23)は各ｍ
ビットＡ／Ｄ変換器(22)の出力の平均値をデジタル信号
で出力する。
【００１２】なお、デシメーションフィルタ(14)が、デ
ジタル減算手段(28)の後段に設けられても、ΔΣ変調器
(13)とデジタル減算手段(28)との間に設けられてもよ
い。また、オフセットには、負の値を含む。オフセット
が負である場合は、ΔΣ変調器(13)の前段及び後段のア
ナログ加算手段(26)及びデジタル減算手段(28)では、そ
れぞれ正の値を減算及び加算したことになる。
ジタル減算手段(28)の後段に設けられても、ΔΣ変調器
(13)とデジタル減算手段(28)との間に設けられてもよ
い。また、オフセットには、負の値を含む。オフセット
が負である場合は、ΔΣ変調器(13)の前段及び後段のア
ナログ加算手段(26)及びデジタル減算手段(28)では、そ
れぞれ正の値を減算及び加算したことになる。
【００１３】この発明のＡ／Ｄ変換装置(20)によれば、
ｍビットＡ／Ｄ変換器(22)が、所定のオフセットのアナ
ログ値を被処理用アナログ信号の値に加算するアナログ
加算手段(26)と、アナログ加算手段(26)の出力を入力さ
れるΔΣ変調器(13)とを有し、複数個のｍビットＡ／Ｄ
変換器(22)が、並列接続されて、共通の被処理用アナロ
グ信号を入力され、各ｍビットＡ／Ｄ変換器(22)におけ
るオフセットのアナログ値の総和は０に設定されてお
り、デジタル平均手段(23)が各ｍビットＡ／Ｄ変換器(2
2)の出力の平均値をデジタル信号で出力する。
ｍビットＡ／Ｄ変換器(22)が、所定のオフセットのアナ
ログ値を被処理用アナログ信号の値に加算するアナログ
加算手段(26)と、アナログ加算手段(26)の出力を入力さ
れるΔΣ変調器(13)とを有し、複数個のｍビットＡ／Ｄ
変換器(22)が、並列接続されて、共通の被処理用アナロ
グ信号を入力され、各ｍビットＡ／Ｄ変換器(22)におけ
るオフセットのアナログ値の総和は０に設定されてお
り、デジタル平均手段(23)が各ｍビットＡ／Ｄ変換器(2
2)の出力の平均値をデジタル信号で出力する。
【００１４】各ｍビットＡ／Ｄ変換器(22)におけるオフ
セットが相互に異なることにより、各ｍビットＡ／Ｄ変
換器(22)からデジタル平均手段(23)へ出力されて来るデ
ジタル信号に含まれる量子化ノイズは相関を有しない。
したがって、各ｍビットＡ／Ｄ変換器(22)の出力の平均
値をＡ／Ｄ変換装置(20)の出力とすることにより、量子
化ノイズに対する信号の比を改善することができる。
セットが相互に異なることにより、各ｍビットＡ／Ｄ変
換器(22)からデジタル平均手段(23)へ出力されて来るデ
ジタル信号に含まれる量子化ノイズは相関を有しない。
したがって、各ｍビットＡ／Ｄ変換器(22)の出力の平均
値をＡ／Ｄ変換装置(20)の出力とすることにより、量子
化ノイズに対する信号の比を改善することができる。
【００１５】この発明のＡ／Ｄ変換装置(20)（図５に対
応）によれば、ｍビットＡ／Ｄ変換器(22)が、被処理用
アナログ信号を入力されるローパスフィルタ(11)と、ロ
ーパスフィルタ(11)とは別の周波数特性をもつ内蔵ロー
パスフィルタをもちローパスフィルタ(11)からのアナロ
グ信号を入力されるΔΣ変調器(13)とを有し、複数個の
ｍビットＡ／Ｄ変換器(22)が、並列接続されて、共通の
被処理用アナログ信号を入力され、デジタル平均手段(2
3)が各ｍビットＡ／Ｄ変換器(22)の出力の平均値をデジ
タル信号で出力する。
応）によれば、ｍビットＡ／Ｄ変換器(22)が、被処理用
アナログ信号を入力されるローパスフィルタ(11)と、ロ
ーパスフィルタ(11)とは別の周波数特性をもつ内蔵ロー
パスフィルタをもちローパスフィルタ(11)からのアナロ
グ信号を入力されるΔΣ変調器(13)とを有し、複数個の
ｍビットＡ／Ｄ変換器(22)が、並列接続されて、共通の
被処理用アナログ信号を入力され、デジタル平均手段(2
3)が各ｍビットＡ／Ｄ変換器(22)の出力の平均値をデジ
タル信号で出力する。
【００１６】周波数特性には、カットオフ周波数やゲイ
ンを含む。各ｍビットＡ／Ｄ変換器(22)において、ロー
パスフィルタ(11)とΔΣ変調器(13)の内蔵ローパスフィ
ルタとの周波数特性を相互に異ならせることにより、各
ｍビットＡ／Ｄ変換器(22)から平均手段へ出力されて来
るデジタル信号に含まれる量子化ノイズは相関を除去さ
れる。したがって、各ｍビットＡ／Ｄ変換器(22)からの
出力の平均を取ることにより、量子化ノイズに対する信
号の比を改善することができる。
ンを含む。各ｍビットＡ／Ｄ変換器(22)において、ロー
パスフィルタ(11)とΔΣ変調器(13)の内蔵ローパスフィ
ルタとの周波数特性を相互に異ならせることにより、各
ｍビットＡ／Ｄ変換器(22)から平均手段へ出力されて来
るデジタル信号に含まれる量子化ノイズは相関を除去さ
れる。したがって、各ｍビットＡ／Ｄ変換器(22)からの
出力の平均を取ることにより、量子化ノイズに対する信
号の比を改善することができる。
【００１７】この発明のＤ／Ａ変換装置(30)（図６に対
応）は次の（ａ）〜（ｅ）を有している。共通のｍビッ
トの被処理用デジタル信号が、同一のオーバーサンプリ
ング周波数でかつ非反転及び反転で第１のΔΣ変調器(3
4a)及び第２のΔΣ変調器(34b)へ入力し、第１のΔΣ変
調器(34a)及び第２のΔΣ変調器(34b)の出力をそれぞれ
非反転及び反転したものの平均値をアナログ信号で出力
する。
応）は次の（ａ）〜（ｅ）を有している。共通のｍビッ
トの被処理用デジタル信号が、同一のオーバーサンプリ
ング周波数でかつ非反転及び反転で第１のΔΣ変調器(3
4a)及び第２のΔΣ変調器(34b)へ入力し、第１のΔΣ変
調器(34a)及び第２のΔΣ変調器(34b)の出力をそれぞれ
非反転及び反転したものの平均値をアナログ信号で出力
する。
【００１８】共通のｍビットの被処理用デジタル信号
は、非反転手段(32a)及び反転手段(32b)によりそれぞれ
非反転及び反転されてから、それぞれのオーバーサンプ
リングフィルタ(33a,33b)を経て第１のΔΣ変調器(34a)
及び第２のΔΣ変調器(34b)へ入力されてもよいし、ま
た、共通のオーバーサンプリングフィルタによりオーバ
ーサンプリング処理してから、非反転手段(32a)及び反
転手段(32b)によりそれぞれ非反転及び反転して、第１
のΔΣ変調器(34a)及び第２のΔΣ変調器(34b)へ入力さ
れてもよい。
は、非反転手段(32a)及び反転手段(32b)によりそれぞれ
非反転及び反転されてから、それぞれのオーバーサンプ
リングフィルタ(33a,33b)を経て第１のΔΣ変調器(34a)
及び第２のΔΣ変調器(34b)へ入力されてもよいし、ま
た、共通のオーバーサンプリングフィルタによりオーバ
ーサンプリング処理してから、非反転手段(32a)及び反
転手段(32b)によりそれぞれ非反転及び反転して、第１
のΔΣ変調器(34a)及び第２のΔΣ変調器(34b)へ入力さ
れてもよい。
【００１９】こうして、絶対値が同じで相互に反対符号
の被処理用デジタル信号が第１のΔΣ変調器(34a)及び
第２のΔΣ変調器(34b)へ入力され、ΔΣ変調される。
したがって、第１のΔΣ変調器(34a)及び第２のΔΣ変
調器(34b)の量子化器(72)では、異なる信号が量子化さ
れることになるので、第１のΔΣ変調器(34a)及び第２
のΔΣ変調器(34b)の出力における量子化ノイズは相関
がなく、アナログ平均手段(38)から出力されるアナログ
信号における量子化ノイズに対する信号の比を高めるこ
とができる。
の被処理用デジタル信号が第１のΔΣ変調器(34a)及び
第２のΔΣ変調器(34b)へ入力され、ΔΣ変調される。
したがって、第１のΔΣ変調器(34a)及び第２のΔΣ変
調器(34b)の量子化器(72)では、異なる信号が量子化さ
れることになるので、第１のΔΣ変調器(34a)及び第２
のΔΣ変調器(34b)の出力における量子化ノイズは相関
がなく、アナログ平均手段(38)から出力されるアナログ
信号における量子化ノイズに対する信号の比を高めるこ
とができる。
【００２０】なお、第１のΔΣ変調器(34a)３及び第２
のΔΣ変調器(34b)の出力をそれぞれ非反転及び反転し
たものの平均値を求める代わりに、第１のΔΣ変調器(3
4a)及び第２のΔΣ変調器(34b)への入力を１／２とすれ
ば、第１のΔΣ変調器(34a)及び第２のΔΣ変調器(34b)
の出力側では、平均を求めることなく、加算するのみ
で、平均値を求めるのと同じ結果を得ることができる。
のΔΣ変調器(34b)の出力をそれぞれ非反転及び反転し
たものの平均値を求める代わりに、第１のΔΣ変調器(3
4a)及び第２のΔΣ変調器(34b)への入力を１／２とすれ
ば、第１のΔΣ変調器(34a)及び第２のΔΣ変調器(34b)
の出力側では、平均を求めることなく、加算するのみ
で、平均値を求めるのと同じ結果を得ることができる。
【００２１】この発明のＤ／Ａ変換装置(50)（図７及び
図８に対応）によれば、ｍビットＤ／Ａ変換器(52)が、
所定のオフセットのデジタル値をｍビットの被処理用デ
ジタル信号に加算するデジタル加算手段(58)と、デジタ
ル加算手段(58)の出力を入力されるΔΣ変調器(34)と、
ΔΣ変調器(34)からの出力から所定のオフセットのデジ
タル値を減算するデジタル減算手段(59)と、デジタル減
算手段(59)の出力をアナログ信号へ変換するＤ／Ａ変換
手段(35)とを有している。複数個のｍビットＤ／Ａ変換
器(52)が、並列接続されて、共通のｍビットの被処理用
デジタル信号を入力され、各ｍビットＤ／Ａ変換器(52)
におけるオフセットは、相互に異なるものに設定されて
いる。アナログ平均手段(53)は各ｍビットＤ／Ａ変換器
(52)の出力の平均値をアナログ信号で出力する。
図８に対応）によれば、ｍビットＤ／Ａ変換器(52)が、
所定のオフセットのデジタル値をｍビットの被処理用デ
ジタル信号に加算するデジタル加算手段(58)と、デジタ
ル加算手段(58)の出力を入力されるΔΣ変調器(34)と、
ΔΣ変調器(34)からの出力から所定のオフセットのデジ
タル値を減算するデジタル減算手段(59)と、デジタル減
算手段(59)の出力をアナログ信号へ変換するＤ／Ａ変換
手段(35)とを有している。複数個のｍビットＤ／Ａ変換
器(52)が、並列接続されて、共通のｍビットの被処理用
デジタル信号を入力され、各ｍビットＤ／Ａ変換器(52)
におけるオフセットは、相互に異なるものに設定されて
いる。アナログ平均手段(53)は各ｍビットＤ／Ａ変換器
(52)の出力の平均値をアナログ信号で出力する。
【００２２】この発明のＤ／Ａ変換装置(50)（図７及び
図９に対応）によれば、ｍビットＤ／Ａ変換器(52)が、
所定のオフセットのデジタル値をｍビットの被処理用デ
ジタル信号に加算するデジタル加算手段(58)と、デジタ
ル加算手段(58)の出力を入力されるΔΣ変調器(34)と、
ΔΣ変調器(34)の出力をアナログ信号へ変換するＤ／Ａ
変換手段(35)と、Ｄ／Ａ変換手段(35)からの出力から所
定のオフセットのアナログ値を減算するアナログ減算手
段(61)とを有している。複数個のｍビットＤ／Ａ変換器
(52)が、並列接続されて、共通のｍビットの被処理用デ
ジタル信号を入力され、各ｍビットＤ／Ａ変換器(52)に
おけるオフセットは、相互に異なるものに設定されてい
る。アナログ平均手段(53)は各ｍビットＤ／Ａ変換器(5
2)の出力の平均値をアナログ信号で出力する。
図９に対応）によれば、ｍビットＤ／Ａ変換器(52)が、
所定のオフセットのデジタル値をｍビットの被処理用デ
ジタル信号に加算するデジタル加算手段(58)と、デジタ
ル加算手段(58)の出力を入力されるΔΣ変調器(34)と、
ΔΣ変調器(34)の出力をアナログ信号へ変換するＤ／Ａ
変換手段(35)と、Ｄ／Ａ変換手段(35)からの出力から所
定のオフセットのアナログ値を減算するアナログ減算手
段(61)とを有している。複数個のｍビットＤ／Ａ変換器
(52)が、並列接続されて、共通のｍビットの被処理用デ
ジタル信号を入力され、各ｍビットＤ／Ａ変換器(52)に
おけるオフセットは、相互に異なるものに設定されてい
る。アナログ平均手段(53)は各ｍビットＤ／Ａ変換器(5
2)の出力の平均値をアナログ信号で出力する。
【００２３】この発明のＤ／Ａ変換装置(50)によれば、
ｍビットＤ／Ａ変換器(52)が、所定のオフセットのデジ
タル値をｍビットの被処理用デジタル信号に加算するデ
ジタル加算手段(58)と、デジタル加算手段(58)の出力を
入力されるΔΣ変調器(34)と、ΔΣ変調器(34)の出力を
アナログ信号へ変換するＤ／Ａ変換手段(35)とを有して
いる。複数個のｍビットＤ／Ａ変換器(52)が、並列接続
されて、共通のｍビットの被処理用デジタル信号を入力
され、各ｍビットＤ／Ａ変換器(52)におけるオフセット
は、相互に異なり、かつ総和が０に設定されている。ア
ナログ平均手段(53)は各Ｄ／Ａ変換手段(35)の出力の平
均値を出力する。
ｍビットＤ／Ａ変換器(52)が、所定のオフセットのデジ
タル値をｍビットの被処理用デジタル信号に加算するデ
ジタル加算手段(58)と、デジタル加算手段(58)の出力を
入力されるΔΣ変調器(34)と、ΔΣ変調器(34)の出力を
アナログ信号へ変換するＤ／Ａ変換手段(35)とを有して
いる。複数個のｍビットＤ／Ａ変換器(52)が、並列接続
されて、共通のｍビットの被処理用デジタル信号を入力
され、各ｍビットＤ／Ａ変換器(52)におけるオフセット
は、相互に異なり、かつ総和が０に設定されている。ア
ナログ平均手段(53)は各Ｄ／Ａ変換手段(35)の出力の平
均値を出力する。
【００２４】オフセットは、正負いずれでもよい。オフ
セットが負の場合の、減算及び加算は、実質的にはそれ
ぞれ加算及び減算となる。
セットが負の場合の、減算及び加算は、実質的にはそれ
ぞれ加算及び減算となる。
【００２５】各ｍビットＤ／Ａ変換器(52)におけるオフ
セットが相互に異なることにより、各ｍビットＤ／Ａ変
換器(52)からアナログ平均手段(53)へ出力されて来るア
ナログ信号に含まれる量子化ノイズは相関を除去され
る。したがって、各ｍビットＤ／Ａ変換器(52)からの出
力の平均を取ることにより、量子化ノイズに対する信号
の比を改善することができる。
セットが相互に異なることにより、各ｍビットＤ／Ａ変
換器(52)からアナログ平均手段(53)へ出力されて来るア
ナログ信号に含まれる量子化ノイズは相関を除去され
る。したがって、各ｍビットＤ／Ａ変換器(52)からの出
力の平均を取ることにより、量子化ノイズに対する信号
の比を改善することができる。
【００２６】この発明のＤ／Ａ変換装置(50)によれば、
ｍビットＤ／Ａ変換器(52)が、被処理用デジタル信号を
入力されるオーバーサンプリングフィルタ(33)と、オー
バーサンプリングフィルタ(33)とは別の周波数特性をも
つ内蔵ローパスフィルタをもちオーバーサンプリングフ
ィルタ(33)からのデジタル信号を入力されるΔΣ変調器
(34)と、ΔΣ変調器(34)の出力をアナログ信号へ変換す
るＤ／Ａ変換手段(35)とを有している。複数個のｍビッ
トＤ／Ａ変換器(52)が、並列接続されて、共通のｍビッ
トの被処理用デジタル信号を入力される。アナログ平均
手段(53)は各ｍビットＤ／Ａ変換器(52)の出力の平均値
をアナログ信号で出力する。
ｍビットＤ／Ａ変換器(52)が、被処理用デジタル信号を
入力されるオーバーサンプリングフィルタ(33)と、オー
バーサンプリングフィルタ(33)とは別の周波数特性をも
つ内蔵ローパスフィルタをもちオーバーサンプリングフ
ィルタ(33)からのデジタル信号を入力されるΔΣ変調器
(34)と、ΔΣ変調器(34)の出力をアナログ信号へ変換す
るＤ／Ａ変換手段(35)とを有している。複数個のｍビッ
トＤ／Ａ変換器(52)が、並列接続されて、共通のｍビッ
トの被処理用デジタル信号を入力される。アナログ平均
手段(53)は各ｍビットＤ／Ａ変換器(52)の出力の平均値
をアナログ信号で出力する。
【００２７】オーバーサンプリングフィルタ(33)及び内
蔵ローパスフィルタの周波数特性には、カットオフ周波
数やゲインを含む。各ｍビットＤ／Ａ変換器(52)におい
て、オーバーサンプリングフィルタ(33)とΔΣ変調器(1
3,34)の内蔵ローパスフィルタとの周波数特性を相互に
異ならせることにより、各ｍビットＤ／Ａ変換器(52)か
らアナログ平均手段(53)へ出力されて来るアナログ信号
に含まれる量子化ノイズは相関を除去される。したがっ
て、各ｍビットＤ／Ａ変換器(52)からの出力の平均値を
出力とすることにより、量子化ノイズに対する信号の比
を改善することができる。
蔵ローパスフィルタの周波数特性には、カットオフ周波
数やゲインを含む。各ｍビットＤ／Ａ変換器(52)におい
て、オーバーサンプリングフィルタ(33)とΔΣ変調器(1
3,34)の内蔵ローパスフィルタとの周波数特性を相互に
異ならせることにより、各ｍビットＤ／Ａ変換器(52)か
らアナログ平均手段(53)へ出力されて来るアナログ信号
に含まれる量子化ノイズは相関を除去される。したがっ
て、各ｍビットＤ／Ａ変換器(52)からの出力の平均値を
出力とすることにより、量子化ノイズに対する信号の比
を改善することができる。
【００２８】
【発明の実施の形態】以下、発明の実施の形態について
図面を参照して説明する。図１はｍ（この明細書におい
てｍは自然数と定義する）ビットＡ／Ｄ変換装置10のブ
ロック図である。アナログ入力（Ａｎｌａｌｏｇｕｅ
Ｉｎｐｕｔ）は、一方では、非反転器12a、ΔΣ変調器1
3a、及びデシメーションフィルタ14aを経てデジタル平
均手段15へ送られるとともに、他方では、反転器12b、
ΔΣ変調器13b、及びデシメーションフィルタ14bを経て
デジタル平均手段15へ送られる。非反転器12a及び反転
器12bは、図１１のローパスフィルタ11を含み、アナロ
グ入力（Ａｎｌａｌｏｇｕｅ Ｉｎｐｕｔ）の符号を、
それぞれ反転することなく及び反転するとともに、高域
成分を除去する。ΔΣ変調器13a，13bの詳細は、図１３
に示される通りである。デシメーションフィルタ14a，1
4bは、ΔΣ変調器13a，13bからのデジタル信号に含まれ
る高調波成分を除去する。デジタル平均手段15は、デシ
メーションフィルタ14aの出力とデシメーションフィル
タ14bの出力の符号反転したものとの平均値に相当する
デジタル信号をｍビットで出力する。ΔΣ変調器13a，1
3bでは、異なる入力に対して量子化を行うことになるの
で、デシメーションフィルタ14a，14bからデジタル平均
手段15へ出力されて来るデジタル信号に含まれる量子化
ノイズには相関がない。デジタル平均手段15において、
デシメーションフィルタ14a，14bの出力値の平均が求め
られることにより、量子化ノイズに対する信号比は図１
１のＡ／Ｄ変換装置64のそれの√２倍になる。
図面を参照して説明する。図１はｍ（この明細書におい
てｍは自然数と定義する）ビットＡ／Ｄ変換装置10のブ
ロック図である。アナログ入力（Ａｎｌａｌｏｇｕｅ
Ｉｎｐｕｔ）は、一方では、非反転器12a、ΔΣ変調器1
3a、及びデシメーションフィルタ14aを経てデジタル平
均手段15へ送られるとともに、他方では、反転器12b、
ΔΣ変調器13b、及びデシメーションフィルタ14bを経て
デジタル平均手段15へ送られる。非反転器12a及び反転
器12bは、図１１のローパスフィルタ11を含み、アナロ
グ入力（Ａｎｌａｌｏｇｕｅ Ｉｎｐｕｔ）の符号を、
それぞれ反転することなく及び反転するとともに、高域
成分を除去する。ΔΣ変調器13a，13bの詳細は、図１３
に示される通りである。デシメーションフィルタ14a，1
4bは、ΔΣ変調器13a，13bからのデジタル信号に含まれ
る高調波成分を除去する。デジタル平均手段15は、デシ
メーションフィルタ14aの出力とデシメーションフィル
タ14bの出力の符号反転したものとの平均値に相当する
デジタル信号をｍビットで出力する。ΔΣ変調器13a，1
3bでは、異なる入力に対して量子化を行うことになるの
で、デシメーションフィルタ14a，14bからデジタル平均
手段15へ出力されて来るデジタル信号に含まれる量子化
ノイズには相関がない。デジタル平均手段15において、
デシメーションフィルタ14a，14bの出力値の平均が求め
られることにより、量子化ノイズに対する信号比は図１
１のＡ／Ｄ変換装置64のそれの√２倍になる。
【００２９】図２はｕ（この明細書においてｕは自然数
と定義する。ｕはｍと同一でも可。）ビットＡ／Ｄ変換
装置20のブロック図である。Ａ／Ｄ変換器並列部21で
は、ｎ（この明細書においてｎは自然数と定義する）個
のｍビットＡ／Ｄ変換器22a，22b，・・・，22nが、並列に
接続され、共通のアナログ入力（ＡｎｌａｌｏｇｕｅＩ
ｎｐｕｔ）を入力されるようになっている。デジタル平
均手段23は、各ｍビットＡ／Ｄ変換器22a，22b，・・・，2
2nからのｍビットのデジタル信号を入力され、それらを
加算してから、ｎで割って、平均値をｕビットデジタル
出力（Ｄｉｇｉｔａｌ Ｏｕｔｐｕｔ）として出力す
る。
と定義する。ｕはｍと同一でも可。）ビットＡ／Ｄ変換
装置20のブロック図である。Ａ／Ｄ変換器並列部21で
は、ｎ（この明細書においてｎは自然数と定義する）個
のｍビットＡ／Ｄ変換器22a，22b，・・・，22nが、並列に
接続され、共通のアナログ入力（ＡｎｌａｌｏｇｕｅＩ
ｎｐｕｔ）を入力されるようになっている。デジタル平
均手段23は、各ｍビットＡ／Ｄ変換器22a，22b，・・・，2
2nからのｍビットのデジタル信号を入力され、それらを
加算してから、ｎで割って、平均値をｕビットデジタル
出力（Ｄｉｇｉｔａｌ Ｏｕｔｐｕｔ）として出力す
る。
【００３０】図３は図２のｋ番目のｍビットＡ／Ｄ変換
器22k（１≦k≦ｎ）のブロック図である。なお、図３〜
図５のｍビットＡ／Ｄ変換器22kを相互に区別するため
に、それぞれ符号をｍビットＡ／Ｄ変換器22ka，22kb，
22kcとする。ｍビットＡ／Ｄ変換器22kaでは、所定のオ
フセットが設定される。このオフセットは、他のｍビッ
トＡ／Ｄ変換器22a，22b，・・・，22nのオフセットとは相
互に異なる値に設定される。加算器26は、アナログ入力
（Ａｎｌａｌｏｇｕｅ Ｉｎｐｕｔ）とオフセットとを
加算する。ローパスフィルタ11は、加算器26の出力から
高周波成分を除去し、ΔΣ変調器13へ出力する。オフセ
ットＶｏｆｓkは、オフセット用Ａ／Ｄ変換器27におい
て所定ビットのデジタル信号に変換され、減算器28は、
ΔΣ変調器13の出力からオフセット用Ａ／Ｄ変換器27の
出力を減算される。デシメーションフィルタ14は、減算
器28の出力を間引き演算して、ΔΣ変調器13におけるサ
ンプリング周波数より小さいサンプリング周波数でデジ
タル信号を出力し、これにより、高調波成分を除去し
て、Ｍビットのデジタル信号を出力する。各ｍビットＡ
／Ｄ変換器22a，22b，・・・，22nにおけるオフセットは相
互に異なるので、各ｍビットＡ／Ｄ変換器22a，22b，・・
・，22nからデジタル平均手段23へ出力されて来るデジタ
ル信号に含まれる量子化ノイズには相関がない。したが
って、デジタル平均手段23において、それらの平均が求
められることにより、量子化ノイズに対する信号比は図
１１のＡ／Ｄ変換装置64の√ｎ倍になる。
器22k（１≦k≦ｎ）のブロック図である。なお、図３〜
図５のｍビットＡ／Ｄ変換器22kを相互に区別するため
に、それぞれ符号をｍビットＡ／Ｄ変換器22ka，22kb，
22kcとする。ｍビットＡ／Ｄ変換器22kaでは、所定のオ
フセットが設定される。このオフセットは、他のｍビッ
トＡ／Ｄ変換器22a，22b，・・・，22nのオフセットとは相
互に異なる値に設定される。加算器26は、アナログ入力
（Ａｎｌａｌｏｇｕｅ Ｉｎｐｕｔ）とオフセットとを
加算する。ローパスフィルタ11は、加算器26の出力から
高周波成分を除去し、ΔΣ変調器13へ出力する。オフセ
ットＶｏｆｓkは、オフセット用Ａ／Ｄ変換器27におい
て所定ビットのデジタル信号に変換され、減算器28は、
ΔΣ変調器13の出力からオフセット用Ａ／Ｄ変換器27の
出力を減算される。デシメーションフィルタ14は、減算
器28の出力を間引き演算して、ΔΣ変調器13におけるサ
ンプリング周波数より小さいサンプリング周波数でデジ
タル信号を出力し、これにより、高調波成分を除去し
て、Ｍビットのデジタル信号を出力する。各ｍビットＡ
／Ｄ変換器22a，22b，・・・，22nにおけるオフセットは相
互に異なるので、各ｍビットＡ／Ｄ変換器22a，22b，・・
・，22nからデジタル平均手段23へ出力されて来るデジタ
ル信号に含まれる量子化ノイズには相関がない。したが
って、デジタル平均手段23において、それらの平均が求
められることにより、量子化ノイズに対する信号比は図
１１のＡ／Ｄ変換装置64の√ｎ倍になる。
【００３１】図４は別のｍビットＡ／Ｄ変換器22kのブ
ロック図である。ｍビットＡ／Ｄ変換器22kaとの相違点
を述べると、このｍビットＡ／Ｄ変換器22kbでは、減算
器28は、デシメーションフィルタ14の後段に設けられ、
デシメーションフィルタ14の出力からオフセット用Ａ／
Ｄ変換器27の出力を減算して、デジタル平均手段23へ出
力する。
ロック図である。ｍビットＡ／Ｄ変換器22kaとの相違点
を述べると、このｍビットＡ／Ｄ変換器22kbでは、減算
器28は、デシメーションフィルタ14の後段に設けられ、
デシメーションフィルタ14の出力からオフセット用Ａ／
Ｄ変換器27の出力を減算して、デジタル平均手段23へ出
力する。
【００３２】ｍビットＡ／Ｄ変換器22ka，22kbにおい
て、オフセットＶｏｆｓkは、他のｍビットＡ／Ｄ変換
器22a，22b，・・・，22nのオフセットＶｏｆｓと別の値と
して設定されているが、ｍビットＡ／Ｄ変換器22a，22
b，・・・，22nのオフセットの総和が０となるように、各
ｍビットＡ／Ｄ変換器22a，22b，・・・，22nのオフセット
を設定すれば、加算器26、オフセット用Ａ／Ｄ変換器2
7、及び減算器28は省略できる。デジタル平均手段23に
おける加算が、加算器26において加算されたオフセット
を全体で相殺するからである。なお、オフセットＶｏｆ
ｓは負の値であってもよい。
て、オフセットＶｏｆｓkは、他のｍビットＡ／Ｄ変換
器22a，22b，・・・，22nのオフセットＶｏｆｓと別の値と
して設定されているが、ｍビットＡ／Ｄ変換器22a，22
b，・・・，22nのオフセットの総和が０となるように、各
ｍビットＡ／Ｄ変換器22a，22b，・・・，22nのオフセット
を設定すれば、加算器26、オフセット用Ａ／Ｄ変換器2
7、及び減算器28は省略できる。デジタル平均手段23に
おける加算が、加算器26において加算されたオフセット
を全体で相殺するからである。なお、オフセットＶｏｆ
ｓは負の値であってもよい。
【００３３】図５はさらに別のｍビットＡ／Ｄ変換器22
kcのブロック図である。ｍビットＡ／Ｄ変換器22ka，22
kbとの相違点を述べると、このｍビットＡ／Ｄ変換器22
kcでは、加算器26、オフセット用Ａ／Ｄ変換器27、及び
減算器28が省略される。ΔΣ変調器13には、図示されな
い内蔵ローパスフィルタが内蔵されているが、その内蔵
ローパスフィルタとローパスフィルタ11との周波数特性
が相互に異なったものに設定される。すなわち、カット
オフ周波数を相互に異ならせたり、ゲインをわずかに異
ならせたりする。これにより、各ｍビットＡ／Ｄ変換器
22a，22b，・・・，22nのΔΣ変調器13は、異なる入力に対
して量子化を行うことになるので、各ｍビットＡ／Ｄ変
換器22a，22b，・・・，22nからデジタル平均手段23へ出力
されて来るデジタル信号に含まれる量子化ノイズには相
関がない。したがって、デジタル平均手段23において、
それらの平均が求められることにより、量子化ノイズに
対する信号比は図１１のＡ／Ｄ変換装置64の√ｎ倍にな
る。
kcのブロック図である。ｍビットＡ／Ｄ変換器22ka，22
kbとの相違点を述べると、このｍビットＡ／Ｄ変換器22
kcでは、加算器26、オフセット用Ａ／Ｄ変換器27、及び
減算器28が省略される。ΔΣ変調器13には、図示されな
い内蔵ローパスフィルタが内蔵されているが、その内蔵
ローパスフィルタとローパスフィルタ11との周波数特性
が相互に異なったものに設定される。すなわち、カット
オフ周波数を相互に異ならせたり、ゲインをわずかに異
ならせたりする。これにより、各ｍビットＡ／Ｄ変換器
22a，22b，・・・，22nのΔΣ変調器13は、異なる入力に対
して量子化を行うことになるので、各ｍビットＡ／Ｄ変
換器22a，22b，・・・，22nからデジタル平均手段23へ出力
されて来るデジタル信号に含まれる量子化ノイズには相
関がない。したがって、デジタル平均手段23において、
それらの平均が求められることにより、量子化ノイズに
対する信号比は図１１のＡ／Ｄ変換装置64の√ｎ倍にな
る。
【００３４】図６はｍビットＤ／Ａ変換器30のブロック
図である。デジタル入力（Ｄｉｇｉｔａｌ Ｉｎｐｕ
ｔ）は、一方では、非反転器32a、オーバーサンプリン
グフィルタ33a、ΔΣ変調器34a、１ビットＤ／Ａ変換器
35aを経てアナログ平均手段38へ送られるとともに、他
方では、反転器32b、オーバーサンプリングフィルタ33
b、ΔΣ変調器34b、１ビットＤ／Ａ変換器35bを経てア
ナログ平均手段38へ送られる。非反転器32a及び反転器3
2bは、デジタル入力（Ｄｉｇｉｔａｌ Ｉｎｐｕｔ）の
符号を、それぞれ非反転及び反転するとともに、高域成
分を除去する。オーバーサンプリングフィルタ33a，33b
は、入力されるデジタル信号の内挿処理により、サンプ
リング周波数を増大する。ΔΣ変調器34a，34bの詳細
は、図１３に示される通りである。１ビットＤ／Ａ変換
器35a，35bは、オーバーサンプリングフィルタ33a，33b
からの１ビットのデジタル信号をアナログ信号へ変換す
る。アナログ平均手段38は、１ビットＤ／Ａ変換器35a
の出力と、１ビットＤ／Ａ変換器35bの出力を符号反転
したものとの平均値に相当するアナログ信号を出力す
る。１ビットＤ／Ａ変換器35a，35bでは、異なる入力に
対して量子化を行うことになるので、１ビットＤ／Ａ変
換器35a，35bからアナログ平均手段38へ出力されて来る
アナログ信号に含まれる量子化ノイズには相関がない。
アナログ平均手段38において、１ビットＤ／Ａ変換器35
aの非反転出力と１ビットＤ／Ａ変換器35bの反転出力と
の和を２で割った値、すなわち平均値がローパスフィル
タ39へ出力される。この平均値は、量子化ノイズに対す
る信号比は従来のＤ／Ａ変換装置66の√２倍になる。ロ
ーパスフィルタ39は、アナログ平均手段38の出力から高
域成分を除去して、アナログ出力（Ａｎｌｏｇｕｅ Ｏ
ｕｔｐｕｔ）する。
図である。デジタル入力（Ｄｉｇｉｔａｌ Ｉｎｐｕ
ｔ）は、一方では、非反転器32a、オーバーサンプリン
グフィルタ33a、ΔΣ変調器34a、１ビットＤ／Ａ変換器
35aを経てアナログ平均手段38へ送られるとともに、他
方では、反転器32b、オーバーサンプリングフィルタ33
b、ΔΣ変調器34b、１ビットＤ／Ａ変換器35bを経てア
ナログ平均手段38へ送られる。非反転器32a及び反転器3
2bは、デジタル入力（Ｄｉｇｉｔａｌ Ｉｎｐｕｔ）の
符号を、それぞれ非反転及び反転するとともに、高域成
分を除去する。オーバーサンプリングフィルタ33a，33b
は、入力されるデジタル信号の内挿処理により、サンプ
リング周波数を増大する。ΔΣ変調器34a，34bの詳細
は、図１３に示される通りである。１ビットＤ／Ａ変換
器35a，35bは、オーバーサンプリングフィルタ33a，33b
からの１ビットのデジタル信号をアナログ信号へ変換す
る。アナログ平均手段38は、１ビットＤ／Ａ変換器35a
の出力と、１ビットＤ／Ａ変換器35bの出力を符号反転
したものとの平均値に相当するアナログ信号を出力す
る。１ビットＤ／Ａ変換器35a，35bでは、異なる入力に
対して量子化を行うことになるので、１ビットＤ／Ａ変
換器35a，35bからアナログ平均手段38へ出力されて来る
アナログ信号に含まれる量子化ノイズには相関がない。
アナログ平均手段38において、１ビットＤ／Ａ変換器35
aの非反転出力と１ビットＤ／Ａ変換器35bの反転出力と
の和を２で割った値、すなわち平均値がローパスフィル
タ39へ出力される。この平均値は、量子化ノイズに対す
る信号比は従来のＤ／Ａ変換装置66の√２倍になる。ロ
ーパスフィルタ39は、アナログ平均手段38の出力から高
域成分を除去して、アナログ出力（Ａｎｌｏｇｕｅ Ｏ
ｕｔｐｕｔ）する。
【００３５】図７はｍビットＤ／Ａ変換装置50のブロッ
ク図である。Ｄ／Ａ変換器並列部51では、ｎ個のｍビッ
トＤ／Ａ変換器52が、並列に接続され、共通のデジタル
入力（Ｄｉｇｉｔａｌ Ｉｎｐｕｔ）を入力されるよう
になっている。アナログ平均手段53は、各ｍビットＤ／
Ａ変換器52からのアナログ信号を入力され、その平均値
をローパスフィルタ54へ出力する。ローパスフィルタ54
は、アナログ平均手段53からの入力の高域周波数成分を
除去して、アナログ出力として出力する。
ク図である。Ｄ／Ａ変換器並列部51では、ｎ個のｍビッ
トＤ／Ａ変換器52が、並列に接続され、共通のデジタル
入力（Ｄｉｇｉｔａｌ Ｉｎｐｕｔ）を入力されるよう
になっている。アナログ平均手段53は、各ｍビットＤ／
Ａ変換器52からのアナログ信号を入力され、その平均値
をローパスフィルタ54へ出力する。ローパスフィルタ54
は、アナログ平均手段53からの入力の高域周波数成分を
除去して、アナログ出力として出力する。
【００３６】図８は図７のｋ番目のｍビットＤ／Ａ変換
器52k（１≦k≦ｎ）のブロック図である。なお、図８〜
図１０のｍビットＤ／Ａ変換器52kを相互に区別するた
めに、それぞれ符号を52ka，52kb，52kcとする。ｍビッ
トＤ／Ａ変換器52kaでは、所定のオフセットＯＦＶkが
設定される。このオフセットＯＦＶkは、他のｍビット
Ｄ／Ａ変換器52のオフセットＯＦＶとは相互に異なる値
に設定される。デジタル値のオフセットＯＦＶｋは、オ
ーバーサンプリングフィルタ33の前段のデジタル加算器
58においてデジタル入力（Ｄｉｇｉｔａｌ Ｉｎｐｕ
ｔ）に加算され、ΔΣ変調器34と１ビットＤ／Ａ変換器
35との間のデジタル減算器59においてΔΣ変調器34の出
力から減算される。デジタル減算器59は、減算結果を１
ビットのデジタル信号で１ビットＤ／Ａ変換器35へ出力
する。１ビットＤ／Ａ変換器35は、デジタル減算器59か
らの１ビットデジタル信号をアナログ信号へ変換して、
アナログ平均手段53へ出力する。各ｍビットＤ／Ａ変換
器52におけるオフセットＯＦＶは相互に異なるので、各
ｍビットＤ／Ａ変換器52からアナログ平均手段53へ出力
されて来るデジタル信号に含まれる量子化ノイズには相
関がない。したがって、アナログ平均手段53において、
それらの平均が求められることにより、量子化ノイズに
対する信号比は従来のＤ／Ａ変換装置66の√ｎ倍にな
る。
器52k（１≦k≦ｎ）のブロック図である。なお、図８〜
図１０のｍビットＤ／Ａ変換器52kを相互に区別するた
めに、それぞれ符号を52ka，52kb，52kcとする。ｍビッ
トＤ／Ａ変換器52kaでは、所定のオフセットＯＦＶkが
設定される。このオフセットＯＦＶkは、他のｍビット
Ｄ／Ａ変換器52のオフセットＯＦＶとは相互に異なる値
に設定される。デジタル値のオフセットＯＦＶｋは、オ
ーバーサンプリングフィルタ33の前段のデジタル加算器
58においてデジタル入力（Ｄｉｇｉｔａｌ Ｉｎｐｕ
ｔ）に加算され、ΔΣ変調器34と１ビットＤ／Ａ変換器
35との間のデジタル減算器59においてΔΣ変調器34の出
力から減算される。デジタル減算器59は、減算結果を１
ビットのデジタル信号で１ビットＤ／Ａ変換器35へ出力
する。１ビットＤ／Ａ変換器35は、デジタル減算器59か
らの１ビットデジタル信号をアナログ信号へ変換して、
アナログ平均手段53へ出力する。各ｍビットＤ／Ａ変換
器52におけるオフセットＯＦＶは相互に異なるので、各
ｍビットＤ／Ａ変換器52からアナログ平均手段53へ出力
されて来るデジタル信号に含まれる量子化ノイズには相
関がない。したがって、アナログ平均手段53において、
それらの平均が求められることにより、量子化ノイズに
対する信号比は従来のＤ／Ａ変換装置66の√ｎ倍にな
る。
【００３７】図９は別のｍビットＤ／Ａ変換器52kbのブ
ロック図である。ｍビットＤ／Ａ変換器52kaとの相違点
を述べると、このｍビットＤ／Ａ変換器52kbでは、ｍビ
ットＤ／Ａ変換器52kaのデジタル減算器59が除去され
て、代わりに、アナログ減算器61が１ビットＤ／Ａ変換
器35の後段に設けられる。オフセット用Ｄ／Ａ変換器60
は、オフセットＯＦＶｋをデジタル値からアナログ値へ
変換し、アナログ減算器61において、１ビットＤ／Ａ変
換器35からのアナログ信号の値よりオフセット用Ｄ／Ａ
変換器60からのアナログ信号の値が減算され、減算結果
のアナログ信号がアナログ平均手段53へ出力される。
ロック図である。ｍビットＤ／Ａ変換器52kaとの相違点
を述べると、このｍビットＤ／Ａ変換器52kbでは、ｍビ
ットＤ／Ａ変換器52kaのデジタル減算器59が除去され
て、代わりに、アナログ減算器61が１ビットＤ／Ａ変換
器35の後段に設けられる。オフセット用Ｄ／Ａ変換器60
は、オフセットＯＦＶｋをデジタル値からアナログ値へ
変換し、アナログ減算器61において、１ビットＤ／Ａ変
換器35からのアナログ信号の値よりオフセット用Ｄ／Ａ
変換器60からのアナログ信号の値が減算され、減算結果
のアナログ信号がアナログ平均手段53へ出力される。
【００３８】ｍビットＤ／Ａ変換器52ka，52kbにおい
て、オフセットは、他のｍビットＡ／Ｄ変換器22a，22
b，・・・，22nと別の値として設定されているが、全部の
ｍビットＤ／Ａ変換器52のオフセットの総和が０となる
ように、各ｍビットＤ／Ａ変換器52のオフセットを設定
すれば、デジタル加算器58，59、オフセット用Ｄ／Ａ変
換器60、及びアナログ減算器61は省略できる。アナログ
平均手段53における加算が、デジタル加算器58において
加算されたオフセットを全体で相殺するからである。な
お、オフセットＯＦＶは負の値であってもよい。
て、オフセットは、他のｍビットＡ／Ｄ変換器22a，22
b，・・・，22nと別の値として設定されているが、全部の
ｍビットＤ／Ａ変換器52のオフセットの総和が０となる
ように、各ｍビットＤ／Ａ変換器52のオフセットを設定
すれば、デジタル加算器58，59、オフセット用Ｄ／Ａ変
換器60、及びアナログ減算器61は省略できる。アナログ
平均手段53における加算が、デジタル加算器58において
加算されたオフセットを全体で相殺するからである。な
お、オフセットＯＦＶは負の値であってもよい。
【００３９】図１０はさらに別のｍビットＤ／Ａ変換器
52kcのブロック図である。ｍビットＤ／Ａ変換器52ka，
52kbとの相違点を述べると、このｍビットＤ／Ａ変換器
52kcでは、デジタル加算器58，デジタル減算器59，オフ
セット用Ｄ／Ａ変換器60，アナログ減算器61が省略され
る。ΔΣ変調器34には、図示されないローパスフィルタ
が内蔵されているが、その内蔵ローパスフィルタとオー
バーサンプリングフィルタ33との周波数特性が相互に異
なったものに設定される。すなわち、カットオフ周波数
を相互に異ならせたり、ゲインをわずかに異ならせたり
する。これにより、各ｍビットＤ／Ａ変換器52のΔΣ変
調器34は、異なる入力に対して量子化を行うことになる
ので、各ｍビットＤ／Ａ変換器52からアナログ平均手段
53へ出力されて来るアナログ信号に含まれる量子化ノイ
ズには相関がない。したがって、アナログ平均手段53に
おいて、それらの平均が求められることにより、量子化
ノイズに対する信号比は従来のＤ／Ａ変換装置66の√ｎ
倍になる。
52kcのブロック図である。ｍビットＤ／Ａ変換器52ka，
52kbとの相違点を述べると、このｍビットＤ／Ａ変換器
52kcでは、デジタル加算器58，デジタル減算器59，オフ
セット用Ｄ／Ａ変換器60，アナログ減算器61が省略され
る。ΔΣ変調器34には、図示されないローパスフィルタ
が内蔵されているが、その内蔵ローパスフィルタとオー
バーサンプリングフィルタ33との周波数特性が相互に異
なったものに設定される。すなわち、カットオフ周波数
を相互に異ならせたり、ゲインをわずかに異ならせたり
する。これにより、各ｍビットＤ／Ａ変換器52のΔΣ変
調器34は、異なる入力に対して量子化を行うことになる
ので、各ｍビットＤ／Ａ変換器52からアナログ平均手段
53へ出力されて来るアナログ信号に含まれる量子化ノイ
ズには相関がない。したがって、アナログ平均手段53に
おいて、それらの平均が求められることにより、量子化
ノイズに対する信号比は従来のＤ／Ａ変換装置66の√ｎ
倍になる。
【図１】ｍビットＡ／Ｄ変換器のブロック図である。
【図２】ｕビットＡ／Ｄ変換装置のブロック図である。
【図３】図２のｋ番目のｍビットＡ／Ｄ変換器のブロッ
ク図である。
ク図である。
【図４】別のｍビットＡ／Ｄ変換器のブロック図であ
る。
る。
【図５】さらに別のｍビットＡ／Ｄ変換器のブロック図
である。
である。
【図６】ｍビットＤ／Ａ変換器のブロック図である。
【図７】ｍビットＤ／Ａ変換装置のブロック図である。
【図８】図７のｋ番目のｍビットＤ／Ａ変換器のブロッ
ク図である。
ク図である。
【図９】別のｍビットＤ／Ａ変換器のブロック図であ
る。
る。
【図１０】さらに別のｍビットＤ／Ａ変換器のブロック
図である。
図である。
【図１１】従来のＡ／Ｄ変換装置のブロック図である。
【図１２】従来のＤ／Ａ変換装置のブロック図である。
【図１３】図１１のΔΣ変調器及び図１２のΔΣ変調器
の内部のブロック図である。
の内部のブロック図である。
１０ ｍビットＡ／Ｄ変換装置（Ａ／Ｄ変換装置）
１１ ローパスフィルタ
１３ ΔΣ変調器
１３ａ 第１のΔΣ変調器
１３ｂ 第２のΔΣ変調器
１５ デジタル平均手段
２０ ｕビットＡ／Ｄ変換装置（Ａ／Ｄ変換装置）
２３ デジタル平均手段
２６ 加算器
２８ 減算器
３０ ｍビットＤ／Ａ変換器（Ｄ／Ａ変換装置）
３３ オーバーサンプリングフィルタ
３４ ΔΣ変調器
３４ａ 第１のΔΣ変調器
３４ｂ 第２のΔΣ変調器
３５ １ビットＤ／Ａ変換器（Ｄ／Ａ変換手段）
３５ａ １ビットＤ／Ａ変換器（第１のＤ／Ａ変換手
段） ３５ｂ １ビットＤ／Ａ変換器第２のＤ／Ａ変換手
段） ３８ アナログ平均手段 ５０ ｍビットＤ／Ａ変換装置（Ｄ／Ａ変換装置） ５８ デジタル加算器（デジタル加算手段） ５９ デジタル減算器（デジタル減算手段） ６１ アナログ減算器（アナログ減算手段）
段） ３５ｂ １ビットＤ／Ａ変換器第２のＤ／Ａ変換手
段） ３８ アナログ平均手段 ５０ ｍビットＤ／Ａ変換装置（Ｄ／Ａ変換装置） ５８ デジタル加算器（デジタル加算手段） ５９ デジタル減算器（デジタル減算手段） ６１ アナログ減算器（アナログ減算手段）
Claims (7)
- 【請求項１】 ｍビットＡ／Ｄ変換器(22)が、所定のオ
フセットのアナログ値を被処理用アナログ信号の値に加
算するアナログ加算手段(26)と、前記アナログ加算手段
(26)の出力を入力されるΔΣ変調器(13)と、前記ΔΣ変
調器(13)の出力から、前記所定のオフセットのデジタル
値を減算するデジタル減算手段(28)とを有し、複数個の
ｍビットＡ／Ｄ変換器(22)が、並列接続されて、共通の
被処理用アナログ信号を入力され、各ｍビットＡ／Ｄ変
換器(22)における前記オフセットは、相互に異なる値に
設定されており、デジタル平均手段(23)が各ｍビットＡ
／Ｄ変換器(22)の出力の平均値をデジタル信号で出力す
ることを特徴とするＡ／Ｄ変換装置。 - 【請求項２】 ｍビットＡ／Ｄ変換器(22)が、所定のオ
フセットのアナログ値を被処理用アナログ信号の値に加
算するアナログ加算手段(26)と、前記アナログ加算手段
(26)の出力を入力されるΔΣ変調器(13)とを有し、複数
個のｍビットＡ／Ｄ変換器(22)が、並列接続されて、共
通の被処理用アナログ信号を入力され、各ｍビットＡ／
Ｄ変換器(22)における前記オフセットのアナログ値の総
和は０に設定されており、デジタル平均手段(23)が各ｍ
ビットＡ／Ｄ変換器(22)の出力の平均値をデジタル信号
で出力することを特徴とするＡ／Ｄ変換装置。 - 【請求項３】 ｍビットＡ／Ｄ変換器(22)が、被処理用
アナログ信号を入力されるローパスフィルタ(11)と、前
記ローパスフィルタ(11)とは別の周波数特性をもつ内蔵
ローパスフィルタをもち前記ローパスフィルタ(11)から
のアナログ信号を入力されるΔΣ変調器(13)とを有し、
複数個のｍビットＡ／Ｄ変換器(22)が、並列接続され
て、共通の被処理用アナログ信号を入力され、デジタル
平均手段(23)が各ｍビットＡ／Ｄ変換器(22)の出力の平
均値をデジタル信号で出力することを特徴とするＡ／Ｄ
変換装置。 - 【請求項４】 ｍビットＤ／Ａ変換器(52)が、所定のオ
フセットのデジタル値をｍビットの被処理用デジタル信
号に加算するデジタル加算手段(58)と、前記デジタル加
算手段(58)の出力を入力されるΔΣ変調器(34)と、前記
ΔΣ変調器(34)からの出力から前記所定のオフセットの
デジタル値を減算するデジタル減算手段(59)と、前記デ
ジタル減算手段(59)の出力をアナログ信号へ変換するＤ
／Ａ変換手段(35)とを有し、複数個のｍビットＤ／Ａ変
換器(52)が、並列接続されて、共通のｍビットの被処理
用デジタル信号を入力され、各ｍビットＤ／Ａ変換器(5
2)における前記オフセットは、相互に異なるものに設定
されており、アナログ平均手段(53)が各ｍビットＤ／Ａ
変換器(52)の出力の平均値をアナログ信号で出力するこ
とを特徴とするＤ／Ａ変換装置。 - 【請求項５】 ｍビットＤ／Ａ変換器(52)が、所定のオ
フセットのデジタル値をｍビットの被処理用デジタル信
号に加算するデジタル加算手段(58)と、前記デジタル加
算手段(58)の出力を入力されるΔΣ変調器(34)と、前記
ΔΣ変調器(34)の出力をアナログ信号へ変換するＤ／Ａ
変換手段(35)と、前記Ｄ／Ａ変換手段(35)からの出力か
ら前記所定のオフセットのアナログ値を減算するアナロ
グ減算手段(61)とを有し、複数個のｍビットＤ／Ａ変換
器(52)が、並列接続されて、共通のｍビットの被処理用
デジタル信号を入力され、各ｍビットＤ／Ａ変換器(52)
における前記オフセットは、相互に異なるものに設定さ
れており、アナログ平均手段(53)が各ｍビットＤ／Ａ変
換器(52)の出力の平均値をアナログ信号で出力すること
を特徴とするＤ／Ａ変換装置。 - 【請求項６】 ｍビットＤ／Ａ変換器(52)が、所定のオ
フセットのデジタル値をｍビットの被処理用デジタル信
号に加算するデジタル加算手段(58)と、前記デジタル加
算手段(58)の出力を入力されるΔΣ変調器(34)と、前記
ΔΣ変調器(34)の出力をアナログ信号へ変換するＤ／Ａ
変換手段(35)とを有し、複数個のｍビットＤ／Ａ変換器
(52)が、並列接続されて、共通のｍビットの被処理用デ
ジタル信号を入力され、各ｍビットＤ／Ａ変換器(52)に
おける前記オフセットは、相互に異なり、かつ総和が０
に設定されており、アナログ平均手段(53)が各Ｄ／Ａ変
換手段(35)の出力の平均値を出力することを特徴とする
Ｄ／Ａ変換装置。 - 【請求項７】 ｍビットＤ／Ａ変換器(52)が、被処理用
デジタル信号を入力されるオーバーサンプリングフィル
タ(33)と、前記オーバーサンプリングフィルタ(33)とは
別の周波数特性をもつ内蔵ローパスフィルタをもち前記
オーバーサンプリングフィルタ(33)からのデジタル信号
を入力されるΔΣ変調器(34)と、前記ΔΣ変調器(34)の
出力をアナログ信号へ変換するＤ／Ａ変換手段(35)とを
有し、複数個のｍビットＤ／Ａ変換器(52)が、並列接続
されて、共通のｍビットの被処理用デジタル信号を入力
され、アナログ平均手段(53)が各ｍビットＤ／Ａ変換器
(52)の出力の平均値をアナログ信号で出力することを特
徴とするＤ／Ａ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17784398A JP3438018B2 (ja) | 1998-06-24 | 1998-06-24 | Ａ／ｄ変換装置及びｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17784398A JP3438018B2 (ja) | 1998-06-24 | 1998-06-24 | Ａ／ｄ変換装置及びｄ／ａ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000013235A JP2000013235A (ja) | 2000-01-14 |
| JP3438018B2 true JP3438018B2 (ja) | 2003-08-18 |
Family
ID=16038094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17784398A Expired - Fee Related JP3438018B2 (ja) | 1998-06-24 | 1998-06-24 | Ａ／ｄ変換装置及びｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3438018B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002374170A (ja) * | 2001-06-12 | 2002-12-26 | Nippon Precision Circuits Inc | １ビットｄ／ａ変換器 |
| JP2006184192A (ja) * | 2004-12-28 | 2006-07-13 | Shimadzu Corp | 電子天びん |
| JP2009534874A (ja) * | 2006-01-11 | 2009-09-24 | クゥアルコム・インコーポレイテッド | オフセットを用いるシグマ−デルタ変調 |
-
1998
- 1998-06-24 JP JP17784398A patent/JP3438018B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000013235A (ja) | 2000-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5369403A (en) | Dual quantization oversampling digital-to-analog converter | |
| JP3895325B2 (ja) | デルタ−シグマ変調器 | |
| KR0185999B1 (ko) | 다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기 | |
| US5010347A (en) | Analog-to-digital converter having an excellent signal-to-noise ratio for small signals | |
| JP3705098B2 (ja) | マルチビットデルタシグマａｄ変換器 | |
| JPH0797749B2 (ja) | アナログ・デイジタル変換器のデルタ・シグマ変調回路 | |
| EP1449304B1 (en) | Sigma-delta modulation | |
| US6535154B1 (en) | Enhanced noise-shaped quasi-dynamic-element-matching technique | |
| JP3371681B2 (ja) | 信号処理装置 | |
| JP2002076898A (ja) | ノイズシェーパ | |
| JP2003198374A (ja) | Δςモジュレータ、ａ／ｄコンバータおよびｄ／ａコンバータ | |
| JP3438018B2 (ja) | Ａ／ｄ変換装置及びｄ／ａ変換装置 | |
| JP4058174B2 (ja) | 信号処理装置 | |
| JP3362718B2 (ja) | マルチビット−デルタシグマａｄ変換器 | |
| JPH01117527A (ja) | コード変換器 | |
| JP2753126B2 (ja) | ディジタル・シグマデルタ変調器 | |
| JP3131429U (ja) | シグマデルタ回路 | |
| US5990818A (en) | Method and apparatus for processing sigma-delta modulated signals | |
| JPH04331517A (ja) | 信号加算装置および信号加算方法 | |
| JP3420134B2 (ja) | Ｄ／ａ変換システムとｄ／ａ変換方法 | |
| JP3232865B2 (ja) | デジタル／アナログ信号変換装置 | |
| JP3036045B2 (ja) | Ｄ／ａ変換装置 | |
| JPH07106974A (ja) | Ｄａ変換器 | |
| JPH0653836A (ja) | アナログデイジタル変換回路 | |
| JPH0548463A (ja) | ノイズシエーピングａ−ｄ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |