KR0185999B1 - 다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기 - Google Patents

다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기 Download PDF

Info

Publication number
KR0185999B1
KR0185999B1 KR1019910010127A KR910010127A KR0185999B1 KR 0185999 B1 KR0185999 B1 KR 0185999B1 KR 1019910010127 A KR1019910010127 A KR 1019910010127A KR 910010127 A KR910010127 A KR 910010127A KR 0185999 B1 KR0185999 B1 KR 0185999B1
Authority
KR
South Korea
Prior art keywords
sigma
filter
delta modulator
output
decimator
Prior art date
Application number
KR1019910010127A
Other languages
English (en)
Other versions
KR920001862A (ko
Inventor
오토 포르만 요한네스
Original Assignee
프레데릭 얀 스미트
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 프레데릭 얀 스미트
Publication of KR920001862A publication Critical patent/KR920001862A/ko
Application granted granted Critical
Publication of KR0185999B1 publication Critical patent/KR0185999B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type

Abstract

A/D 변환기는 다수의 시그마-델타 변조기로 구성되며, 변조기의 펄스 정형기의 입력은 항상 커플링 필터를 거쳐 다음 변조기의 입력에 연결되고, 변조기의 출력은 데시메이터를 거쳐 합산회로에 연결되며, 데시메이터에서 커플링 필터의 필터함수가 보상된다. 변조기의 루프필터 실수부 극점과 영점을 가진 3차 전달함수로 표현된다.

Description

다수의 시그마-델타 변조기로 구성된 A/D 신호 변환기
제1도는 두 개의 시그마-델타 변조기로 구성된 A/D 변환기의 전형예의 블럭도
제2도는 다수의 변조기 형태를 가진 완전한 A/D 변환기의 블럭도.
* 도면의 주요부분에 대한 부호의 설명
1, 5 : 가산기 2, 6 : 저역통과 필터
3, 7 : 펄스 정형기 4, 8 : 데시메이터(decimator)
9 : 커플링 필터 10 : 합산 회로
13, 18 : A/D 변환기 14, 19 : FIR 필터
21 : 1/2 대역 나이퀴스트
본 발명은 둘 이상의 1-비트 시그마-델타 변조기로 구성된 A/D 신호 변환기에 관한 것으로서, 이 변조기는 최소 특정 샘플링 주파수로 구동된 펄스정형회로, 저역통과 필터 및 가산기의 폐쇄 루프 구성을 포함한다.
이러한 형태의 신호 변환기는 고체회로의 IEEE 저널, 1987년 12월호 22권중 6호, 921-929페이지에 게재된 트리플 통합 잡음 정형을 이용한 16-비트 오버샘플링 A/D 변환 테그놀로지라고 명명된 Y.Matsuya 등에 의한 논문이 알려져 있다.
종래 기술의 신호 변환기에 있어서, 잡음 정형(noise shaping)은 비교적 낮은 샘플링 주파수로 작용하는 세개의 시그마-델타 변조기에 의하여 실현된다. 각 시그마-델타 변조기에 있어서, 저역통과 필터의 선택은 1차 스위치된 캐패시터 적분기로서 배열된 한 적분기에 의해서 결정된다. 인가된 오버샘플링 인수(64x)에 의해서, 약 50dB의 신호 대 잡음비(8비트)가 제1 시그마-델타 변조기에서 달성된다.
잔류 잡음은 주로 다음 시그마-델타 변조기로 보상되며, 이는 데시메이터(decimator) 추가후 90dB를 초과하는 신호 대 잡음비를 얻기 위함이다. 따라서, 여러 분기(branch)의 매칭은 1% 이상이 된다.
종래 기술의 A/D 변환기는 매우 큰 비트수를 가지는 신호를 필요로 하는 비디오 응용에는 부적합하다.
본 발명의 목적은 매우 큰 비트수를 가지는 신호를 필요로 하는 비디오 응용에 적합한 A/D 변환기를 제공하는 것이다.
상기 목적은 제1 시그마-델타 변조기의 펄스 정형기 입력이 커플링 필터를 거쳐 제2 시그마-델타 변조기의 가산기 입력에 연결되고, 이 시그마-델타 변조기의 출력이 데시메이터를 거쳐 합산 회로에 연결되는 본 발명에 따른 A/D 변환기에 의하여 성취되며, 제2 시그마-델타 변조기 출력에서 데시메이터의 필수함수는 저역통과 필터와 커플링 필터의 필터함수의 반전값을 가진다. 이 변환기에서, 제1 시그마-델타 변조기의 아나로그 입력신호(x)와 디지탈 출력 신호(y) 사이의 차이(e)가 제2 시그마-델타 변조기에 인가되어, 2진화되고, 계속해서 합산 회로에서 신호 y와 가산되어, 본래의 아나로그 신호 x는 거의 에러가 없는 디지탈 형태로 구해진다.
본 발명에 의한 변환기에서의 시그마-델타 변조기가 연결되는 방식은 내포(nesting)하는 것으로서 나타낼 수 있다.
예를들어, 내포는 미국 특허 제4,468,790호에 기술된 시그마-델타 변조기를 포함하지 않는 신호 양자화 시스템과 관련하여 언급된다. 상기 특허에서 멀티레벨 A/D 변환기가 설명되어 있으며, 루프 출력신호(양자기를 거친 최종 루프신호)가 합산회로에 의해 매번 가산되며, 양자기를 포함하는 폐쇄 신호 루프가 커플링 필터없이 상호 연결된다.
본 발명에 의한 변환기는 주파수가 점점 높아질 때 회로에서의 잡음 문제에 대한 개선된 해결책을 제공한다. 회로의 신호전압은 90dB 이상까지 잡음을 초과하도록 충분히 높게 된다. 이때 신호 왜곡이 중요한 역할을 하기 시작한다. 이 상황에서, 양자화 잡음(결정회로의 입력신호 및 출력신호 사이의 차이)을 송신하는 것이 아니라 에러신호(시그마-델타 변조기의 입력신호 및 출력신호 사이의 차이)를 다음 시그마-델타 변조기로 송신하는 것이 바람직하다. 이 경우, 양자화 잡음 뿐만 아니라 신호 왜곡도 보상된다.
필터된 에러신호(결정회로 입력에서 가용한)가 다음 시그마-델타 변조기로 송신된다.
다음의 개념이 변환기의 또다른 개선을 가져온다. 에러신호의 스펙트럼은 상승 특성(잡음정형)을 가지며, 필터된 에러신호의 스펙트럼은 거의 평탄하다. 이 신호의 피크치는 다음 시그마-델타 변조기에 의해 왜곡되지 않게 처리된다. 즉 피드백 1비트 신호 보다 작게 처리된다. 시그마-델타 변조기 사이에서 저역통과 필터를 포함함으로써, 다음 시그마-델타 변조기의 입력신호 스펙트럼은 다음 시그마-델타 변조기로 처리되는 신호의 피크치가 현저히 감소되어 이 변조기가 보다 정확하게 그의 기능을 수행하도록 제한된다. 이 커플링 필터의 전달함수는 데이메이션 필터(decimation filter)로 보정되는 반면, 이 데시메이션 필터는 신호의 고주파부를 방해한다. 제안된 명세서의 제3변조기는 생략될 수 있다.
본 발명에 의한 A/D 변환기에서, 보정은 양자화 잡음의 고유의 발생에 대해서 행해질 뿐만 아니라 입력신호에서 발생하는(소수)에러에 대해서 행해진다. 제1 및 제2변조기 사이의 커플링 필터에 의해서 저역통과 필터의 입력에서의 잡음에 의해 제2변조기가 과부하 걸리지 않으며, 잡음은 주파수가 증가함에 따라 증가한다.
본 발명에 의한 변환기의 또다른 이점은 저 신호레벨(휘슬(whistle)이라고 알려진 오디오 A/D 변환기에서)에서의 발진이 저감되어 고주파수(심지어 신호대역을 초과하는)로 이동되는 것이다.
변환기를 세개 이상의 변조기를 포함하는 형태로 확장하는 것이 가능하다. 바람직한 실시예는 두개 이상의 시그마-델타 변조기로 구성되며, 최종의 시그마-델타 변조기를 제외하고 시그마-델타 변조기의 펄스 정형기의 입력은 항상 커플링 필터를 거쳐 다음의 시그마-델타 변조기의 가산기 입력에 연결되고, 모든 시그마-델타 변조기의 출력은 데시메이터를 거쳐 합산회로에 연결되며, 제1시그마-델타 변조기 출력에서의 데시메이터를 제외하고, 각 데시메이터의 필터함수는 저역통과 필터와 데시메이터에 따른 연속 시그마-델타 변조기 사이의 커플링 필터와 상기 변조기 내의 저역통과 필터의 필터함수의 반전값을 가진다.
데시메이터 회로는 보통 많은 공간을 차지하기 때문에(ROM 필터에 관한 연구는 제조간 수율에 관한 고유의 문제점을 가지는 많은 트랜지스터를 필요로 한다), 본 발명에 의한 변환기의 데시메이터는 하나 또는 다수의 유한 임펄스 응답(FIR) 필터,
이퀄라이저 및 하나 또는 다수의 1/2 대역 나이퀴스트 필터의 직렬 연결로 구성하는 것이 바람직하다.
이 바람직한 실시예로 달성된 공간 절약은 데시메이터의 1/2 대역 나이퀴스트 필터가 단일 회로로 결합되고, 합산회로가 이퀄라이저와 이 결합회로 사이에 삽입되면 개선된다.
24KHz의 입력신호 대역폭에서 약 15비트의 유사 정확성으로 비디오 신호의 처리를 가능케하는 약 5MHz로 진행하기 위하여, 샘플링 주파수는 5MHz/24KHz 인수씩, 즉 200×3MHz=600MHz를 초과하여 증가된다. 1-비트신호의 신호 스펙트럼은 샘플링 주파수를 훨씬 초과하여 확장한다. 전환된 이 주파수로 캐패시터 필터 및 RC 엑티브 필터는 1% 정도로 정확하게 제조될 수 없다.
신호 루프에 포함된 저역통과 필터가 실수부 극점과 영점을 가진 3차 전달함수로 표현된다면, 변환기는 고주파수에 특히 적합하다.
안정성이 허용하는 한 시그마-델타 변조기에 고차의 루프필터가 결합하므로써, 제1변조기에서 개선된 신호 대 잡음비는 저 샘플링 주파수, 예를들면 400MHz에서 62dB(10비트)로 달성될 수 있다. 이때 제2차 변조기는 정합시의 요건이 다소 완화되도록 4의 인수(12dB)씩 다소 작게 보정하는 것이 필요하다.
고주파 신호 변환기의 바람직한 실시예에 있어서, 시그마-델타 변조기는 그의 입력에서 수동 RC 임피던스와 그의 출력에서의 하나의 변조기를 가지는 각 능동 필터로 구성되며, 변환기 출력에서의 1비트 신호가 능동필터의 출력으로 피드백되는 제2폐쇄 루프로 구성된다. 이러한 형태의 시그마-델타 변조기가 대응 네델란드 특허출원 PHN 13.371에 개시되어 있다.
이 시그마-델타 변조기를 신호 A/D 변환기에 적용할 때, 216MHz, 432MHz, 864MHz 또는 1728MHz의 개개의 샘플링 주파수로 7.5, 10, 12.5 또는 15비트의 디지탈 신호를 각각 발생하는 것이 가능하다. 432MHz의 샘플링 주파수(10비트)에 의해 제2시그마-델타 변조기에 의한 제1시그마-델타 변조기의 본 발명에 의한 확장은 추가의 6비트 감도를 제공하며, 그 결과 16비트 신호가 합산회로의 출력신호로서 산출된다.
신호 누화(signal crosstalk)를 피하기 위하여 펄스 정형기에서의 신호는 공지의 형태로 블랭크(blank)된다.
이후, 본 발명은 또한 도면을 참조하여 바람직한 실시예에 의하여 설명될 것이다.
제1도는 가산기(1, 5), 저역통과 필터(2, 6) 및 샘플링 주파수 fs로 구동된 펄스 정형기(3, 7)로 각각 구성되는 두개의 시그마-델타 변조기를 포함하는 A/D 변환기의 블럭도를 도시한다. 한 아나로그 신호 x가 제1변조기의 가산기(1)에 인가된다. y를 제1변조기의 출력 신호라고 하면, 에러신호 e=x-y가 정의된다. 에러신호 e는 커플링 필터(9)를 거쳐 저역통과 필터(2)를 통과한 후 제2변조기의 가산기(5)입력에 인가된다. 두 변조기의 출력신호는 데시메이터(4, 8)를 각각 거쳐 합산회로(10)의 입력에 인가되고, z로 언급되는(디지탈) 출력신호가 되도록 함께 가산된다. 펄스 정형기(3, 7)에서 도입되는 양자화 잡음은 제각기 N1 및 N2로 표시된다. 제1변조기에서의 필터(2), 커플링 필터(9) 및 제2변조기에서의 필터의 전달함수는 제각기 F1, G1 및 F2로 정의된다. 이 실시예에서 펄스 정형기(3, 7)는 각각 샘플링회로 및 양자기로서 정형화되며, 샘플링이 일련의 델타 펄스에 의한 곱셈으로 나타내고, 양자화가 백색잡음의 추가를 나타냄을 고려하여, 1의 값이 제1데시메이터(4)의 전달함수로 지정되고, 제2데시메이터(8)가 필터(2), (9) 및 (6)의 역함수(F1=F1·G1·F2)를 포함하는 전달함수(1+F2)/F1으로 기술된다면, 그 출력신호 z는 z = x + N2 / F1= x + N2/F1·G1·F2로 산출될 것이다. 후자의 등식으로부터 디지탈 출력신호 z와 아나로그 입력신호 x사이의 차는 단일 시그마-델타 변조기로 구성된 대응 A/D 변환기에서 보다 그 크기가 작다.
제2도는 제1가산기(1, 5), 제2가산기(12, 17), 저역통과 필터(2, 6), 제2저역통과 필터(11, 16), 셈플링 주파수 fs로 구동된 펄스정형기(3, 7) 및 이와는 달리 fs로 구동된 A/D 변환기(13, 18)로 각각 구성된 두개의 시그마-델타 변조기를 포함하는 다수의 변조기 형태의 완전히 A/D 변환기의 블럭도를 도시한다. 제1변조기의 제2가산기(12) 다음에 에러신호가 커플링 필터(9)를 거쳐 제12변조기의 제1가산기(5)에 인가되고, 그후 이 신호는 양자화된다. 그렇게 되기를 원한다면, 이 제2 A/D 변환간 발생된 에러신호는 커플링 필터(22)를 거쳐 제3유사 시그마-델타 변조기에 인가될 수 있다.
제1 및 제2변조기의 출력신호는 FIR 필터와 FIR 필터(14, 19)의 조합 및 이퀄라이저를 거쳐 출력신호가 디지탈 출력신호에서 결합되는 합산회로(10)에 인가된다. 1/2 대역 나이퀴스트 필터(21)는 두 시그마-델타 변조기의 단일 회로로 결합되어 합산회로(10)의 아래쪽에 연결된다. 1/2 대역 필터(21)의 출력에서 그 출력신호 z가 가용하다. 펄스 정형기(3, 7)에서 생성된 양자화 잡음은 N1 및 N2로 표현된다.
이 실시예에서 펄스 정형기(3, 7)는 432MHz의 샘플링 주파수로 구동된다. 54MHz의 데시메이션이 FIR 필터(14 및 19)에서 발생하고 13.5MHz의 데시메이션은 1/2 대역 나이퀴스트 필터(11)에서 발생한다.
이 예에서, 펄스 정형기(3, 7)가 샘플링 회로 및 양자기로서 정형화된다면, 샘플링은 일련의 델타 펄스에 의한 곱셈을 표시하고, 양자화는 백색 잡음의 덧셈을 표시하며, 필터(2), (11) 및 (6)과 필터(6), (16) 및 (22)의 전달함수는 제각기 F1, F2 및 F3로 주어지며, 최종 시그마-델타 변조기에서의 이퀄라이저(20) 및 FIR 필터의 합성함수는 저역통과 필터(11, 2, 16 및 6)과 커플링 필터(9)의 역값을 가지며, 이회로의 해석은 이 변환기에서 잡음 정형이 고차 필터로 구성된 변환기에서와 같이 동일 크기의 차수를 가진다고 결론지을 수 있는 것으로부터 z=x1+N2/(F12F22F3)에 의해서 산출됨을 도시할 것이다.

Claims (7)

  1. (정정) 둘 이상의 1비트 시그마-델타 변조기로 구성되는 A/D 신호 변환기로, 상기 변조기가 최소 하나의 가산기의 폐쇄루프 구성, 저역통과 필터 및 특정 샘플링 주파수로 구동된 펄스 정형회로로 이루어진 A/D 신호 변환기에 있어서, 제1시그마-델타 변조기의 펄스정형기의 입력은 커플링 필터를 거쳐 제2시그마-델타 변조기의 가산기 입력에 연결되며, 상기 시그마-델타 변조기의 출력은 데시메이터를 거쳐 합산회로에 연결되고, 제2시그마-델타 변조기 출력에서의 데시메이터의 필터 함수는 저역통과 필터 및 커플링 필터의 역의 값을 가지는 것을 특징으로 하는 A/D 신호 변환기.
  2. (정정) 제1항에 있어서, 둘 이상의 시그마-델타 변조기로 구성되며, 한 시그마-델타 변조기의 펄스 정형기 입력은 최종 시그마-델타 변조기를 제외하고, 항상 커플링 필터를 거쳐 다음 시그마-델타 변조기의 가산기 입력에 연결되며, 모든 시그마-델타 변조기의 출력이 데시메이터를 거쳐 각 데시메이터의 합산회로에 연결되고, 각 데시이터의 필터함수는 제1시그마-델타 변조기의 출력에서의 데시메이터를 제외하고, 데시메이터와 연속의 시그마-델타 변조기 사이의 커플링 필터와 상기 변조기 내의 저역통과 필터의 필터함수의 역의 값을 가지는 것을 특징으로하는 A/D 신호 변환기.
  3. (정정) 제1항 또는 제2항에 있어서, 상기 데시메이터는 하나 또는 다수의 유한 임펄스 응답(FIR)필터, 이퀄라이저 및 하나 또는 다수의 1/2 대역 나이퀴스트 필터의 직렬 연결로 이루어지는 것을 특징으로하는 A/D 신호 변환기.
  4. (정정) 제3항에 있어서, 상기 데시메이터의 상기 1/2 대역 나이퀴스트 필터는 단일회로로 결합되며, 상기 합산회로는 이퀄라이저와 이 결합회로 사이에 삽입되는 것을 특징으로하는 A/D 신호 변환기.
  5. (정정) 제1항 또는 제2항에 있어서, 단일 루프내에 포함된 상기 저역통과 필터는 실수부 극점과 영점을 가진 3차 전달함수로 표현되는 것을 특징으로하는 A/D 신호 변환기.
  6. (정정) 제1항 또는 제2항에 있어서, 상기 시그마-델타 변조기는 그의 입력 및 출력에서 수동 RC 임피던스를 가지는 능동필터를 포함하며, 변환기의 출력에서의 1비트 신호가 능동필터의 출력으로 피드백되는 제2폐쇄 루프를 더 포함하는 것을 특징으로하는 A/D 신호 변환기.
  7. (정정) 둘 이상의 1비트 시그마-델타 변조기로 구성되는 A/D 신호 변환기로, 상기 변조기가 최소 하나의 가산기, 저역통과 필터 및 특정 샘플링 주파수로 구동되는 펄스 정형기의 폐쇄 루프로 구성되는 A/D 신호 변환기에 있어서, 상기 시그마-델타 변조기는 그의 입력 및 그의 출력에서 수동 RC 임피던스를 가지는 능동필터를 포함하며, 변환기의 출력에서 1비트 신호가 상기 능동 필터의 출력에 피드백되는 제2폐쇄 루프를 더 포함하는 것을 특징으로 하는 A/D 신호 변환기.
KR1019910010127A 1990-06-22 1991-06-19 다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기 KR0185999B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9001440 1990-06-22
NL9001440A NL9001440A (nl) 1990-06-22 1990-06-22 Analoog/digitaal signaal-omvormer met meervoudige sigma-delta modulator.

Publications (2)

Publication Number Publication Date
KR920001862A KR920001862A (ko) 1992-01-30
KR0185999B1 true KR0185999B1 (ko) 1999-04-15

Family

ID=19857305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010127A KR0185999B1 (ko) 1990-06-22 1991-06-19 다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기

Country Status (6)

Country Link
US (1) US5124705A (ko)
EP (1) EP0463686B1 (ko)
JP (1) JP3138011B2 (ko)
KR (1) KR0185999B1 (ko)
DE (1) DE69122179T2 (ko)
NL (1) NL9001440A (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9109637D0 (en) * 1991-05-03 1991-06-26 Marconi Gec Ltd Analogue-to-digital and digital-to-analogue converters
US5367540A (en) * 1992-01-16 1994-11-22 Fujitsu Limited Transversal filter for use in a digital subscriber line transmission interface
JP2822757B2 (ja) * 1992-03-13 1998-11-11 松下電器産業株式会社 Ａ／ｄ変換装置
US5442353A (en) * 1993-10-25 1995-08-15 Motorola, Inc. Bandpass sigma-delta analog-to-digital converter (ADC), method therefor, and receiver using same
US5757867A (en) * 1995-03-30 1998-05-26 The United States Of America As Represented By The Secretary Of The Navy Digital mixing to baseband decimation filter
US5838272A (en) * 1997-04-17 1998-11-17 President And Fellows Of Harvard College Error correcting sigma-delta modulation decoding
US5982313A (en) * 1997-06-06 1999-11-09 Analog Devices, Inc. High speed sigma-delta analog-to-digital converter system
US7221921B2 (en) * 1998-05-29 2007-05-22 Silicon Laboratories Partitioning of radio-frequency apparatus
US7228109B2 (en) * 2001-01-12 2007-06-05 Silicon Laboratories Inc. DC offset reduction in radio-frequency apparatus and associated methods
US7035607B2 (en) * 1998-05-29 2006-04-25 Silicon Laboratories Inc. Systems and methods for providing an adjustable reference signal to RF circuitry
US7242912B2 (en) * 1998-05-29 2007-07-10 Silicon Laboratories Inc. Partitioning of radio-frequency apparatus
US7092675B2 (en) * 1998-05-29 2006-08-15 Silicon Laboratories Apparatus and methods for generating radio frequencies in communication circuitry using multiple control signals
US6804497B2 (en) 2001-01-12 2004-10-12 Silicon Laboratories, Inc. Partitioned radio-frequency apparatus and associated methods
US6970717B2 (en) 2001-01-12 2005-11-29 Silicon Laboratories Inc. Digital architecture for radio-frequency apparatus and associated methods
US7024221B2 (en) * 2001-01-12 2006-04-04 Silicon Laboratories Inc. Notch filter for DC offset reduction in radio-frequency apparatus and associated methods
US6993314B2 (en) 1998-05-29 2006-01-31 Silicon Laboratories Inc. Apparatus for generating multiple radio frequencies in communication circuitry and associated methods
JP4075167B2 (ja) * 1998-10-09 2008-04-16 ソニー株式会社 ディジタル信号再生装置及び処理装置
FR2809247A1 (fr) * 2000-05-16 2001-11-23 France Telecom Convertisseur analogique-numerique pipeline avec mise en forme de bruit
US6903617B2 (en) 2000-05-25 2005-06-07 Silicon Laboratories Inc. Method and apparatus for synthesizing high-frequency signals for wireless communications
US7158574B2 (en) * 2001-01-12 2007-01-02 Silicon Laboratories Inc. Digital interface in radio-frequency apparatus and associated methods
US7031683B2 (en) * 2001-01-12 2006-04-18 Silicon Laboratories Inc. Apparatus and methods for calibrating signal-processing circuitry
US7177610B2 (en) * 2001-01-12 2007-02-13 Silicon Laboratories Inc. Calibrated low-noise current and voltage references and associated methods
US20030232613A1 (en) * 2001-01-12 2003-12-18 Kerth Donald A. Quadrature signal generation in radio-frequency apparatus and associated methods
US7035611B2 (en) * 2001-01-12 2006-04-25 Silicon Laboratories Inc. Apparatus and method for front-end circuitry in radio-frequency apparatus
US7138858B2 (en) 2001-01-12 2006-11-21 Silicon Laboratories, Inc. Apparatus and methods for output buffer circuitry with constant output power in radio-frequency circuitry
ES2186536B1 (es) * 2001-05-07 2004-02-01 Univ Sevilla Modulador sigma-delta en cascada multifrecuencia.
WO2003079699A1 (en) * 2002-03-15 2003-09-25 Silicon Laboratories Inc. Radio-frequency apparatus and associated methods
US7248649B2 (en) * 2003-06-25 2007-07-24 Interdigital Technology Corporation Digital baseband receiver including a time domain compensation module for suppressing group delay variation distortion incurred due to analog low pass filter deficiencies
US8462030B2 (en) * 2004-04-27 2013-06-11 Texas Instruments Incorporated Programmable loop filter for use with a sigma delta analog-to-digital converter and method of programming the same
WO2006087667A1 (en) * 2005-02-15 2006-08-24 Koninklijke Philips Electronics N.V. Ad converter arrangement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8101199A (nl) * 1981-03-12 1982-10-01 Philips Nv Systeem voor het kwantiseren van signalen.
US4876542A (en) * 1988-01-25 1989-10-24 Motorola, Inc. Multiple output oversampling A/D converter with each output containing data and noise
US4862169A (en) * 1988-03-25 1989-08-29 Motorola, Inc. Oversampled A/D converter using filtered, cascaded noise shaping modulators
US4876543A (en) * 1988-05-31 1989-10-24 Motorola, Inc. Multi-rate cascaded noise shaping modulator
FI80548C (fi) * 1988-11-09 1990-06-11 Nokia Oy Ab Foerfarande foer kaskadkoppling av tvao eller flera sigma-deltamodulatorer samt ett sigma-delta-modulatorsystem.

Also Published As

Publication number Publication date
EP0463686B1 (en) 1996-09-18
NL9001440A (nl) 1992-01-16
US5124705A (en) 1992-06-23
DE69122179T2 (de) 1997-03-27
JPH04261225A (ja) 1992-09-17
DE69122179D1 (de) 1996-10-24
EP0463686A1 (en) 1992-01-02
JP3138011B2 (ja) 2001-02-26
KR920001862A (ko) 1992-01-30

Similar Documents

Publication Publication Date Title
KR0185999B1 (ko) 다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기
US5369403A (en) Dual quantization oversampling digital-to-analog converter
US5061928A (en) System and method of scaling error signals of caseload second order modulators
US20080272946A1 (en) Signal processing system using delta-sigma modulation having an internal stabilizer path with direct output-to-integrator connection
US5414424A (en) Fourth-order cascaded sigma-delta modulator
US6922161B2 (en) Delta-Sigma modulator for reducing quantization noise and oversampling ratio (OSR)
JPH0793581B2 (ja) シグマデルタアナログ／デジタル変換器
JPS62269423A (ja) アナログ・デイジタル変換器のデルタ・シグマ変調回路
US5079551A (en) ΔΣ digital-to-analog converter with bit grouping by significance for reducing feedback computation time
US5030952A (en) Sigma-delta type analog to digital converter with trimmed output and feedback
US8427350B2 (en) Sigma-delta modulator
US5144306A (en) Noise shaping circuit
EP0651518B1 (en) Cascaded sigma-delta modulators
US5886656A (en) Digital microphone device
US4859883A (en) Digital circuit arrangement for quantization-noise reduction
JP3785361B2 (ja) Δςモジュレータ、ａ／ｄコンバータおよびｄ／ａコンバータ
JPH09289451A (ja) 信号処理装置
KR100462483B1 (ko) 디지털 신호의 양자화 및 양자화 잡음 필터링 회로
CN114301464A (zh) 具备抑制混叠功能的Sigma-Delta模数转换器
US5990818A (en) Method and apparatus for processing sigma-delta modulated signals
GB2222495A (en) Analog to digital converters
Finck High performance stereo bit-stream DAC with digital filter
JP3143344B2 (ja) Ａ／ｄ変換器
JPH08330968A (ja) オーバーサンプリング・ディジタル／アナログ変換器及びその補償方法
JP2004080430A (ja) Δς変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031208

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee