JPH04261225A - マルチプル・シグマ−デルタ変調器を有するアナログ・デジタル信号変換器 - Google Patents
マルチプル・シグマ−デルタ変調器を有するアナログ・デジタル信号変換器Info
- Publication number
- JPH04261225A JPH04261225A JP3177618A JP17761891A JPH04261225A JP H04261225 A JPH04261225 A JP H04261225A JP 3177618 A JP3177618 A JP 3177618A JP 17761891 A JP17761891 A JP 17761891A JP H04261225 A JPH04261225 A JP H04261225A
- Authority
- JP
- Japan
- Prior art keywords
- sigma
- filter
- delta modulator
- delta
- modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 claims abstract description 18
- 238000010168 coupling process Methods 0.000 claims abstract description 18
- 238000005859 coupling reaction Methods 0.000 claims abstract description 18
- 238000005070 sampling Methods 0.000 claims description 16
- 238000007493 shaping process Methods 0.000 claims description 8
- 230000002776 aggregation Effects 0.000 claims description 6
- 238000004220 aggregation Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000013139 quantization Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【発明の技術分野】本発明は、各変調器が少なくとも加
算器と、ローパスフィルタと特定サンプリング周波数で
駆動されるパルス整形回路との閉ループ構成を有する、
２個以上の１ビットシグマ−デルタ変調器を有するアナ
ログ・デジタル信号変換器に関する。
算器と、ローパスフィルタと特定サンプリング周波数で
駆動されるパルス整形回路との閉ループ構成を有する、
２個以上の１ビットシグマ−デルタ変調器を有するアナ
ログ・デジタル信号変換器に関する。
【０００２】この種の信号変換器は、ＩＥＥＥ Ｊｏｕ
ｒｎａｌ ｏｆ ｔｈｅ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃ
ｉｒｃｕｉｔｓ， Ｖｏｌ． Ｓｃ−２２， Ｎｏ．
６， Ｄｅｃｅｍｂｅｒ １９８７， ｐｐ． ９２１
−９２９のＹ． Ｍａｔｓｕｙａ他の論文「トリプルイ
ンテグレーションノイズ整形を使用する１６ビットオー
バーサンプリングＡＤ変換技術（Ａ １６−ｂｉｔ Ｏ
ｖｅｒｓａｍｐｌｉｎｇ Ａ−ｔｏ−Ｄ Ｃｏｎｖｅｎ
ｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｕｓｉｎｇ Ｔｒｉ
ｐｌｅ−Ｉｎｔｅｇｒａｔｉｏｎ Ｎｏｉｓｅ Ｓｈａ
ｐｉｎｇ）」によって既知である。
ｒｎａｌ ｏｆ ｔｈｅ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃ
ｉｒｃｕｉｔｓ， Ｖｏｌ． Ｓｃ−２２， Ｎｏ．
６， Ｄｅｃｅｍｂｅｒ １９８７， ｐｐ． ９２１
−９２９のＹ． Ｍａｔｓｕｙａ他の論文「トリプルイ
ンテグレーションノイズ整形を使用する１６ビットオー
バーサンプリングＡＤ変換技術（Ａ １６−ｂｉｔ Ｏ
ｖｅｒｓａｍｐｌｉｎｇ Ａ−ｔｏ−Ｄ Ｃｏｎｖｅｎ
ｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｕｓｉｎｇ Ｔｒｉ
ｐｌｅ−Ｉｎｔｅｇｒａｔｉｏｎ Ｎｏｉｓｅ Ｓｈａ
ｐｉｎｇ）」によって既知である。
【０００３】この先行技術の信号変換器の場合、ノイズ
整形は低いサンプリング周波数で動作する３個のシグマ
−デルタ変調器によって実現されている。シグマ−デル
タ変調器の各々に於いてローパスフィルタの選択性は、
一次スイッチト・キャパシタ積分器として設計されてい
る積分器によって決定される。所定のオーバーサンプリ
ングファクタ（６４ｘ）により約５０ｄＢ（８ビット）
の信号対雑音比が第一シグマ−デルタ変調器に於いて得
られる。 大部分の残留ノイズは、デシメータにおける加算の後、
９０ｄＢ以上の信号対雑音比が得られるように次段のシ
グマ−デルタ変調器において補償される。従って様々な
ブランチのマッチングは１％より良くなる。
整形は低いサンプリング周波数で動作する３個のシグマ
−デルタ変調器によって実現されている。シグマ−デル
タ変調器の各々に於いてローパスフィルタの選択性は、
一次スイッチト・キャパシタ積分器として設計されてい
る積分器によって決定される。所定のオーバーサンプリ
ングファクタ（６４ｘ）により約５０ｄＢ（８ビット）
の信号対雑音比が第一シグマ−デルタ変調器に於いて得
られる。 大部分の残留ノイズは、デシメータにおける加算の後、
９０ｄＢ以上の信号対雑音比が得られるように次段のシ
グマ−デルタ変調器において補償される。従って様々な
ブランチのマッチングは１％より良くなる。
【０００４】この先行例のアナログ・デジタル変換器は
、膨大な数のビットを有する信号を要求するビデオ用途
には不適当である。
、膨大な数のビットを有する信号を要求するビデオ用途
には不適当である。
【０００５】本発明の目的は、多くの数から膨大な数ま
でのビットを有する信号を要求するビデオ用途に適する
アナログ・デジタル変換器を提供することである。
でのビットを有する信号を要求するビデオ用途に適する
アナログ・デジタル変換器を提供することである。
【０００６】本発明のこの目的は、第一シグマ−デルタ
変調器のパルス整形器の入力端をカップリングフィルタ
を介して第二シグマ−デルタ変調器の加算器の入力端に
接続させ、かつこれらのシグマ−デルタ変調器の出力端
をデシメータを介して集計回路に接続させ、前記第二シ
グマ−デルタ変調器の出力端で前記デシメータの前記フ
ィルタ函数が、前記ローパスフィルタと前記カップリン
グフィルタとのフィルタ函数の逆値を有しているアナロ
グ・デジタル変換器により達成される。この変換器の場
合、第一シグマ−デルタ変調器のアナログ入力信号（ｘ
）とディジタル出力信号（ｙ）との差（ｅ）は、第二シ
グマ−デルタ変調器に与えられ、そこでディジタル化さ
れ、次いで集計回路で信号ｙに加算されるので、元のア
ナログ信号ｘがほぼエラーの無いディジタル形態で得ら
れる。
変調器のパルス整形器の入力端をカップリングフィルタ
を介して第二シグマ−デルタ変調器の加算器の入力端に
接続させ、かつこれらのシグマ−デルタ変調器の出力端
をデシメータを介して集計回路に接続させ、前記第二シ
グマ−デルタ変調器の出力端で前記デシメータの前記フ
ィルタ函数が、前記ローパスフィルタと前記カップリン
グフィルタとのフィルタ函数の逆値を有しているアナロ
グ・デジタル変換器により達成される。この変換器の場
合、第一シグマ−デルタ変調器のアナログ入力信号（ｘ
）とディジタル出力信号（ｙ）との差（ｅ）は、第二シ
グマ−デルタ変調器に与えられ、そこでディジタル化さ
れ、次いで集計回路で信号ｙに加算されるので、元のア
ナログ信号ｘがほぼエラーの無いディジタル形態で得ら
れる。
【０００７】本発明の変換器内のシグマ−デルタ変調器
を接続する方法は、「ネスティング」と呼ぶことも出来
る。ネスティングは、例えば、米国特許第４，４６８，
７９０号において、シグマ−デルタ変調器を有していな
い信号量子化システムに関して述べられている。この特
許には、マルチレベル・アナログ・デジタル変換器が記
載されていて、量子化器を有する閉信号ループがカップ
リングフィルタを伴わずに内部接続されていて、そのル
ープ出力信号は集計回路によって毎回加算されている（
最後のループ信号は量子化器を介して）。
を接続する方法は、「ネスティング」と呼ぶことも出来
る。ネスティングは、例えば、米国特許第４，４６８，
７９０号において、シグマ−デルタ変調器を有していな
い信号量子化システムに関して述べられている。この特
許には、マルチレベル・アナログ・デジタル変換器が記
載されていて、量子化器を有する閉信号ループがカップ
リングフィルタを伴わずに内部接続されていて、そのル
ープ出力信号は集計回路によって毎回加算されている（
最後のループ信号は量子化器を介して）。
【０００８】本発明の変換器は、高い周波数がスケール
される時に回路内で増大するノイズの問題を解決する。 この回路の信号電圧は、ノイズより９０ｄＢ以上となる
ように充分大きくしなければならないであろう。この場
合、信号歪が重要な役割を演じ始めるであろう。この状
況においては、次段のシグマ−デルタ変調器には量子化
ノイズ（決定回路の入力信号と出力信号の差）を送らず
にエラー信号（シグマ−デルタ変調器の入力信号と出力
信号の差）を送る方が良い。この場合、量子化ノイズの
みならず信号歪も補償される。
される時に回路内で増大するノイズの問題を解決する。 この回路の信号電圧は、ノイズより９０ｄＢ以上となる
ように充分大きくしなければならないであろう。この場
合、信号歪が重要な役割を演じ始めるであろう。この状
況においては、次段のシグマ−デルタ変調器には量子化
ノイズ（決定回路の入力信号と出力信号の差）を送らず
にエラー信号（シグマ−デルタ変調器の入力信号と出力
信号の差）を送る方が良い。この場合、量子化ノイズの
みならず信号歪も補償される。
【０００９】（決定回路の入力端で得られる）フィルタ
されたエラー信号は、次段のシグマ−デルタ変調器に転
送されるように使用される。
されたエラー信号は、次段のシグマ−デルタ変調器に転
送されるように使用される。
【００１０】次に述べる概念がこの変換器の改良例をも
たらした。エラー信号のスペクトルは上昇傾向（ノイズ
整形）を有しかつフィルタされたエラー信号のスペクト
ルは実質状平坦である。この信号のピーク値は、次段の
シグマ−デルタ変調器によって歪むことの無いよう、つ
まりフィードバック１ビット信号より小さくなるように
処理されなければならないであろう。シグマ−デルタ変
調器の間にローパスフィルタを設けることによって、次
段のシグマ−デルタ変調器の入力信号のスペクトルは制
限され、これにより次段のシグマ−デルタ変調器で処理
されるべき信号のピーク値はかなり減少しそしてこの変
調器がその機能をより正確に実行することが可能となる
。このカップリングフィルタの伝達函数は、この際、デ
シメーションフィルタで（この信号バンドとこのバンド
より僅か高いバンドに対し）補正され、ここでこのデシ
メーションフィルタは信号の高い周波数部分を遮断する
。本明細書中の第三変調器は省略することも可能である
。
たらした。エラー信号のスペクトルは上昇傾向（ノイズ
整形）を有しかつフィルタされたエラー信号のスペクト
ルは実質状平坦である。この信号のピーク値は、次段の
シグマ−デルタ変調器によって歪むことの無いよう、つ
まりフィードバック１ビット信号より小さくなるように
処理されなければならないであろう。シグマ−デルタ変
調器の間にローパスフィルタを設けることによって、次
段のシグマ−デルタ変調器の入力信号のスペクトルは制
限され、これにより次段のシグマ−デルタ変調器で処理
されるべき信号のピーク値はかなり減少しそしてこの変
調器がその機能をより正確に実行することが可能となる
。このカップリングフィルタの伝達函数は、この際、デ
シメーションフィルタで（この信号バンドとこのバンド
より僅か高いバンドに対し）補正され、ここでこのデシ
メーションフィルタは信号の高い周波数部分を遮断する
。本明細書中の第三変調器は省略することも可能である
。
【００１１】本発明のアナログ・デジタル変換器の場合
、補正は必然的に発生する量子化ノイズのみならず、入
力信号内に発生する（マイナー）エラーについても行わ
れる。第一及び第二変調器のカップリングフィルタによ
って、第二変調器がローパスフィルタの入力端で周波数
と共に増大するノイズによってオーバーロードすること
が防止される。
、補正は必然的に発生する量子化ノイズのみならず、入
力信号内に発生する（マイナー）エラーについても行わ
れる。第一及び第二変調器のカップリングフィルタによ
って、第二変調器がローパスフィルタの入力端で周波数
と共に増大するノイズによってオーバーロードすること
が防止される。
【００１２】本発明の変換器の更に有利な点は、（オー
ディオ・アナログ・デジタル変換器において「ウィッス
ル」として知られている）低信号レベルでの発振が減少
しかつより高い周波数に（信号バンド以上にさえ）シフ
トする点である。
ディオ・アナログ・デジタル変換器において「ウィッス
ル」として知られている）低信号レベルでの発振が減少
しかつより高い周波数に（信号バンド以上にさえ）シフ
トする点である。
【００１３】変換器を、３個以上の変調器を有する構成
に拡張することも可能である。この場合の一実施例は、
３個以上のシグマ−デルタ変調器を有し、シグマ−デル
タ変調器のパルス整形器の入力端が、最後のシグマ−デ
ルタ変調器を除いてカップリングフィルタを介して次段
のシグマ−デルタ変調器の加算器の入力端に接続されて
いて、かつ各デシメータのフィルタ函数が、第一シグマ
−デルタ変調器の出力端でのデシメータを除いて、デシ
メータまでの順次のシグマ−デルタ変調器内のローパス
フィルタ及びシグマ−デルタ変調器間のカップリングフ
ィルタのフィルタ函数の逆値を有している。
に拡張することも可能である。この場合の一実施例は、
３個以上のシグマ−デルタ変調器を有し、シグマ−デル
タ変調器のパルス整形器の入力端が、最後のシグマ−デ
ルタ変調器を除いてカップリングフィルタを介して次段
のシグマ−デルタ変調器の加算器の入力端に接続されて
いて、かつ各デシメータのフィルタ函数が、第一シグマ
−デルタ変調器の出力端でのデシメータを除いて、デシ
メータまでの順次のシグマ−デルタ変調器内のローパス
フィルタ及びシグマ−デルタ変調器間のカップリングフ
ィルタのフィルタ函数の逆値を有している。
【００１４】デシメータ回路は通常かなり大きなスペー
スを採るので（ＲＯＭＦＩＲフィルタの採用は更に製造
時の歩留りの全ての固有の問題を有する多くのトランジ
スタを必要とする）、本発明の変換器のデシメータは、
１個または複数の有限インパルス・レスポンス（ＦＩＲ
： ｆｉｎｉｔｅ ｉｍｐｕｌｓｅ ｒｅｓｐｏｎｓｅ
）フィルタと、等価器と、１個または複数の半バンドナ
イキストフィルタとの直列接続からなる。
スを採るので（ＲＯＭＦＩＲフィルタの採用は更に製造
時の歩留りの全ての固有の問題を有する多くのトランジ
スタを必要とする）、本発明の変換器のデシメータは、
１個または複数の有限インパルス・レスポンス（ＦＩＲ
： ｆｉｎｉｔｅ ｉｍｐｕｌｓｅ ｒｅｓｐｏｎｓｅ
）フィルタと、等価器と、１個または複数の半バンドナ
イキストフィルタとの直列接続からなる。
【００１５】この望ましい実施例により得られるスペー
スの省略効果は、デシメータの半値巾ナイキストフィル
タが単一の回路内に結合され、かつ集計回路が前記等価
器とこの結合された回路との間に挿入されている場合に
は、更に拡大される。
スの省略効果は、デシメータの半値巾ナイキストフィル
タが単一の回路内に結合され、かつ集計回路が前記等価
器とこの結合された回路との間に挿入されている場合に
は、更に拡大される。
【００１６】ほぼ１５ビットの同様な精度でビデオ信号
を処理することを可能とするために２４ｋＨｚの入力信
号バンド巾から５ＭＨｚまで動作するために、サンプリ
ング周波数はファクタ５ＭＨｚ／２４ｋＨｚ、つまり２
００×３ＭＨｚ＝６００ＭＨｚ以上に増大させなければ
ならないであろう。１ビット信号の信号スペクトルはサ
ンプリング周波数からずっと離れた所まで延在する。こ
れらの周波数ではスイッチト・キャパシタフィルタ及び
ＲＣ能動フィルタを１％のオーダの精度で製造すること
は出来ない。
を処理することを可能とするために２４ｋＨｚの入力信
号バンド巾から５ＭＨｚまで動作するために、サンプリ
ング周波数はファクタ５ＭＨｚ／２４ｋＨｚ、つまり２
００×３ＭＨｚ＝６００ＭＨｚ以上に増大させなければ
ならないであろう。１ビット信号の信号スペクトルはサ
ンプリング周波数からずっと離れた所まで延在する。こ
れらの周波数ではスイッチト・キャパシタフィルタ及び
ＲＣ能動フィルタを１％のオーダの精度で製造すること
は出来ない。
【００１７】信号ループに含まれているローパスフィル
タが、実部極とゼロによる三次伝達函数により記述され
ている場合には、変換器は、特に高周波に適しているこ
とが経験的に判明している。
タが、実部極とゼロによる三次伝達函数により記述され
ている場合には、変換器は、特に高周波に適しているこ
とが経験的に判明している。
【００１８】より高次のループフィルタをシグマ−デル
タ変調器内に設けることにより、安定度が許す限り、第
一変調器においては低いサンプリング周波数で、改善さ
れた信号対雑音比、例えば４００ＭＨｚで６２ｄＢ（１
０ビット）が得られる。この際第二変調器は、マッチン
グに必要な条件がファクタ４（１２ｄＢ）分厳密でなく
て良いので、その補正の必要性は減少する。
タ変調器内に設けることにより、安定度が許す限り、第
一変調器においては低いサンプリング周波数で、改善さ
れた信号対雑音比、例えば４００ＭＨｚで６２ｄＢ（１
０ビット）が得られる。この際第二変調器は、マッチン
グに必要な条件がファクタ４（１２ｄＢ）分厳密でなく
て良いので、その補正の必要性は減少する。
【００１９】非常に周波数の高い信号の変換器に対する
望ましい実施例においては、前記シグマ−デルタ変調器
が、各々その入力端とその出力端で受動ＲＣインピーダ
ンスを有する能動フィルタを有し、かつこの変換器の出
力端での１ビット信号が前記能動フィルタの出力端にフ
ィードバックされる第二の閉ループをも有している。こ
の型のシグマ−デルタ変調器は本願と同時に出願された
オランダ特許出願に開示されている。
望ましい実施例においては、前記シグマ−デルタ変調器
が、各々その入力端とその出力端で受動ＲＣインピーダ
ンスを有する能動フィルタを有し、かつこの変換器の出
力端での１ビット信号が前記能動フィルタの出力端にフ
ィードバックされる第二の閉ループをも有している。こ
の型のシグマ−デルタ変調器は本願と同時に出願された
オランダ特許出願に開示されている。
【００２０】このシグマ−デルタ変調器を単一アナログ
・デジタル変換器に適応させると、２１６ＭＨｚ， ４
３２ＭＨｚ， ８６４ＭＨｚ又は１７２８ＭＨｚの各サ
ンプリング周波数で７．５， １０， １２．５又は１
５ビットのデジタル信号を各々発生させることが可能で
ある。４３２ＭＨｚ（１０ビット）のサンプリング周波
数の場合、本発明による第二シグマ−デルタ変調器によ
る第一シグマ−デルタ変調器の拡張により、６ビット分
解能が付加的に提供されるので、１６ビット信号が集計
回路の出力信号として発生される。
・デジタル変換器に適応させると、２１６ＭＨｚ， ４
３２ＭＨｚ， ８６４ＭＨｚ又は１７２８ＭＨｚの各サ
ンプリング周波数で７．５， １０， １２．５又は１
５ビットのデジタル信号を各々発生させることが可能で
ある。４３２ＭＨｚ（１０ビット）のサンプリング周波
数の場合、本発明による第二シグマ−デルタ変調器によ
る第一シグマ−デルタ変調器の拡張により、６ビット分
解能が付加的に提供されるので、１６ビット信号が集計
回路の出力信号として発生される。
【００２１】信号のクロストークを防止するために、パ
ルス整形器の信号は既知の方法で「ブランク」される。
ルス整形器の信号は既知の方法で「ブランク」される。
【００２２】
【実施例】添付の図面を参照して、実施例により本発明
を更に説明する。
を更に説明する。
【００２３】図１は、各々が加算器（１， ５）、ロー
パスフィルタ（２， ６）及びサンプリング周波数ｆｓ
で駆動されるパルス整形器（３， ７）からなる２個の
シグマ−デルタ変調器を有するアナログ・デジタル変換
器のブロックダイアグラムを示す。アナログ信号ｘは第
一変調器の加算器（１）に与えられる。ｙを第一変調器
の出力信号とすると、エラー信号はｅ＝ｘ−ｙと定義す
ることが出来る。エラー信号ｅはローパスフィルタ（２
）を通過した後、第二変調器の加算器（５）の入力端に
カップリングフィルタ（９）を介して与えられる。これ
ら２個の変調器の出力信号はデシメータ（４， ８）を
介して各々集計回路（１０）の入力端に与えられ、そし
て互いに加算され、参照番号ｚが付された（デジタル）
出力信号となる。パルス整形器（３， ７）に導入され
る量子化ノイズは各々Ｎ１及びＮ２と表す。第一変調器
内のフィルタ（２）、カップリングフィルタ（９）及び
第二変調器内のフィルタ（６）の伝達函数は、各々Ｆ１
， Ｇ１及びＦ２と規定される。この例においてパルス
整形器（３， ７）が、サンプリング回路と量子化器と
して各々モデルされていて（この点でサンプリングは一
連のデルタパルスの乗算を示しかつ量子化はホワイトノ
イズの加算を示す）、１と言う値が第一デシメータ（４
）の伝達函数に割り当てられ、かつ第二デシメータ（８
）がフィルタ（２）， （９）及び（６）の逆函数（Ｆ
１＝Ｆ１・Ｇ１・Ｆ２）を含んでいる伝達函数（１＋Ｆ
２）／Ｆ１によって記載されている場合には、出力信号
ｚはｚ＝ｘ＋Ｎ２／Ｆ１＝ｘ＋Ｎ２／Ｆ１・Ｇ１・Ｆ２
となるであろう。後者の式からデジタル出力信号ｚとア
ナログ入力信号ｘとの差は、シグマ−デルタ変調器を１
個有している対応するアナログ・デジタル変換器の場合
よりも係数のオーダ小さいことが判る。
パスフィルタ（２， ６）及びサンプリング周波数ｆｓ
で駆動されるパルス整形器（３， ７）からなる２個の
シグマ−デルタ変調器を有するアナログ・デジタル変換
器のブロックダイアグラムを示す。アナログ信号ｘは第
一変調器の加算器（１）に与えられる。ｙを第一変調器
の出力信号とすると、エラー信号はｅ＝ｘ−ｙと定義す
ることが出来る。エラー信号ｅはローパスフィルタ（２
）を通過した後、第二変調器の加算器（５）の入力端に
カップリングフィルタ（９）を介して与えられる。これ
ら２個の変調器の出力信号はデシメータ（４， ８）を
介して各々集計回路（１０）の入力端に与えられ、そし
て互いに加算され、参照番号ｚが付された（デジタル）
出力信号となる。パルス整形器（３， ７）に導入され
る量子化ノイズは各々Ｎ１及びＮ２と表す。第一変調器
内のフィルタ（２）、カップリングフィルタ（９）及び
第二変調器内のフィルタ（６）の伝達函数は、各々Ｆ１
， Ｇ１及びＦ２と規定される。この例においてパルス
整形器（３， ７）が、サンプリング回路と量子化器と
して各々モデルされていて（この点でサンプリングは一
連のデルタパルスの乗算を示しかつ量子化はホワイトノ
イズの加算を示す）、１と言う値が第一デシメータ（４
）の伝達函数に割り当てられ、かつ第二デシメータ（８
）がフィルタ（２）， （９）及び（６）の逆函数（Ｆ
１＝Ｆ１・Ｇ１・Ｆ２）を含んでいる伝達函数（１＋Ｆ
２）／Ｆ１によって記載されている場合には、出力信号
ｚはｚ＝ｘ＋Ｎ２／Ｆ１＝ｘ＋Ｎ２／Ｆ１・Ｇ１・Ｆ２
となるであろう。後者の式からデジタル出力信号ｚとア
ナログ入力信号ｘとの差は、シグマ−デルタ変調器を１
個有している対応するアナログ・デジタル変換器の場合
よりも係数のオーダ小さいことが判る。
【００２４】図２は、各々が第一加算器（１， ５）と
、第二加算器（１２， １７）と、ローパスフィルタ（
２， ６）と、第二ローパスフィルタ（１１， １６）
と、サンプリング周波数ｆｓで駆動されるパルス整形器
（３， ７）と、各々同様にｆｓで駆動されるアナログ
・デジタル変換器（１３， １８）とからなる２個のシ
グマ−デルタ変調器を有しているマルチプル変調器構成
に於ける完全なアナログ・デジタル変換器のブロックダ
イアグラムを示している。第一変調器内の第二加算器（
１２）のエラー信号がカップリングフィルタ（９）を介
して第二変調器の第一加算器（５）に与えられた後、こ
の信号は同様にデジタル化される。必要に応じてこの第
二アナログ・デジタル変換の間に発生したエラー信号は
、カップリングフィルタ（２２）を介して同様な第三シ
グマ−デルタ変調器に与えることが出来る。
、第二加算器（１２， １７）と、ローパスフィルタ（
２， ６）と、第二ローパスフィルタ（１１， １６）
と、サンプリング周波数ｆｓで駆動されるパルス整形器
（３， ７）と、各々同様にｆｓで駆動されるアナログ
・デジタル変換器（１３， １８）とからなる２個のシ
グマ−デルタ変調器を有しているマルチプル変調器構成
に於ける完全なアナログ・デジタル変換器のブロックダ
イアグラムを示している。第一変調器内の第二加算器（
１２）のエラー信号がカップリングフィルタ（９）を介
して第二変調器の第一加算器（５）に与えられた後、こ
の信号は同様にデジタル化される。必要に応じてこの第
二アナログ・デジタル変換の間に発生したエラー信号は
、カップリングフィルタ（２２）を介して同様な第三シ
グマ−デルタ変調器に与えることが出来る。
【００２５】第一及び第二変調器の出力信号は、ＦＩＲ
フィルタ又はＦＩＲフィルタ（１４， １９）と等価器
（１５， ２０）との結合を介して信号がデジタル出力
信号となる集計回路（１０）に各々与えられる。この例
の場合、半バンドナイキストフィルタ（２１）は、２個
のシグマ−デルタ変調器に対する単一の回路に結合され
、かつ集計回路（１０）の出力端に接続されている。出
力信号（ｚ）は半バンドフィルタ（２１）の出力端で得
られる。パルス整形器（３， ７）内で発生する量子化
雑音は各々Ｎ１及びＮ２と表される。この例に於けるパ
ルス整形器（３， ７）は、４３２ＭＨｚのサンプリン
グ周波数で駆動される。５４ＭＨｚに対するデシメーシ
ョンはＦＩＲフィルタ（１４及び１９）内で生じ、１３
．５ＭＨｚに対するデシメーションは半バンドナイキス
トフィルタ（２１）内で生じる。
フィルタ又はＦＩＲフィルタ（１４， １９）と等価器
（１５， ２０）との結合を介して信号がデジタル出力
信号となる集計回路（１０）に各々与えられる。この例
の場合、半バンドナイキストフィルタ（２１）は、２個
のシグマ−デルタ変調器に対する単一の回路に結合され
、かつ集計回路（１０）の出力端に接続されている。出
力信号（ｚ）は半バンドフィルタ（２１）の出力端で得
られる。パルス整形器（３， ７）内で発生する量子化
雑音は各々Ｎ１及びＮ２と表される。この例に於けるパ
ルス整形器（３， ７）は、４３２ＭＨｚのサンプリン
グ周波数で駆動される。５４ＭＨｚに対するデシメーシ
ョンはＦＩＲフィルタ（１４及び１９）内で生じ、１３
．５ＭＨｚに対するデシメーションは半バンドナイキス
トフィルタ（２１）内で生じる。
【００２６】この例に於いてパルス整形器（３， ７）
がサンプリング回路と量子化器としてモデルされていて
、サンプリングが一連のデルタパルスの乗算を表示し、
そして量子化がホワイトノイズの加算を表示し、フィル
タ（６），（１６）及び（２２）の伝達函数とフィルタ
（２）、（１１）及び（９）の伝達函数が各々Ｆ１，
Ｆ２及びＦ３により与えられ、そして最後のシグマ−デ
ルタ変調器に於けるＦＩＲフィルタ（１９）と量子化器
（２０）の結合の函数がローパスフィルタ（１１， ２
， １６及び６）及びカップリングフィルタ（９）の逆
値を有している場合には、この回路の分析は、出力信号
ｚがｚ＝ｘ１＋Ｎ２／（Ｆ１２，Ｆ２２．Ｆ３）により
表されることを示し、これからこの変換器におけるノイ
ズ整形がより高次のフィルタを有する変換器の場合と同
様に同じ係数のオーダを持つと結論することが出来るで
あろう。
がサンプリング回路と量子化器としてモデルされていて
、サンプリングが一連のデルタパルスの乗算を表示し、
そして量子化がホワイトノイズの加算を表示し、フィル
タ（６），（１６）及び（２２）の伝達函数とフィルタ
（２）、（１１）及び（９）の伝達函数が各々Ｆ１，
Ｆ２及びＦ３により与えられ、そして最後のシグマ−デ
ルタ変調器に於けるＦＩＲフィルタ（１９）と量子化器
（２０）の結合の函数がローパスフィルタ（１１， ２
， １６及び６）及びカップリングフィルタ（９）の逆
値を有している場合には、この回路の分析は、出力信号
ｚがｚ＝ｘ１＋Ｎ２／（Ｆ１２，Ｆ２２．Ｆ３）により
表されることを示し、これからこの変換器におけるノイ
ズ整形がより高次のフィルタを有する変換器の場合と同
様に同じ係数のオーダを持つと結論することが出来るで
あろう。
【図１】 ２個のシグマ−デルタ変調器を有するアナ
ログ・デジタル変換器の単純な実施例のブロックダイア
グラムを示す。
ログ・デジタル変換器の単純な実施例のブロックダイア
グラムを示す。
【図２】 マルチプル変調器構成を有する完全アナロ
グ・デジタル変換器のブロックダイアグラムを示す。
グ・デジタル変換器のブロックダイアグラムを示す。
（１）， （５）：加算器
（２）， （６）：ローパスフィルタ
（３）， （７）：パルス整形器
（４）， （８）：デシメータ
（９）， （２２）：カップリングフィルタ（１０）：
集計回路 （１１）， （１６）：第二ローパスフィルタ（１２）
， （１７）：第二加算器 （１４）， （１９）：ＦＩＲフィルタ（１５）， （
２０）：等価器 （２１）：半分バンドフィルタ
集計回路 （１１）， （１６）：第二ローパスフィルタ（１２）
， （１７）：第二加算器 （１４）， （１９）：ＦＩＲフィルタ（１５）， （
２０）：等価器 （２１）：半分バンドフィルタ
Claims (7)
- 【請求項１】各変調器が、少なくとも加算器と、ローパ
スフィルタと、特定サンプリング周波数で駆動されるパ
ルス整形回路との閉ループ構成を有する、２個以上の１
ビットシグマ−デルタ変調器を有するアナログ・デジタ
ル信号変換器に於て、第一シグマ−デルタ変調器のパル
ス整形器の入力端をカップリングフィルタを介して第二
シグマ−デルタ変調器の加算器の入力端に接続させ、か
つこれらのシグマ−デルタ変調器の出力端をデシメータ
を介して集計回路に接続させ、前記第二シグマ−デルタ
変調器の出力端で前記デシメータの前記フィルタ函数が
、前記ローパスフィルタと前記カップリングフィルタと
の前記フィルタ函数の逆値を有している事を特徴とする
アナログ・ディジタル信号変換器。 - 【請求項２】３個以上のシグマ−デルタ変調器を有し、
シグマ−デルタ変調器のパルス整形器の入力端が、最後
のシグマ−デルタ変調器を除いて、カップリングフィル
タを介して次段のシグマ−デルタ変調器の加算器の入力
端に接続されていて、かつ各デシメータのフィルタ函数
が、第一シグマ−デルタ変調器の出力端でのデシメータ
を除いて、前記デシメータまでの順次の前記シグマ−デ
ルタ変調器内のローパスフィルタ及びシグマ−デルタ変
調器間の前記カップリングフィルタの前記フィルタ函数
の逆値を有している事を特徴とする請求項１記載の信号
変換器。 - 【請求項３】前記デシメータが、１個または複数の有限
インパルス・レスポンス（ＦＩＲ： ｆｉｎｉｔｅ ｉ
ｍｐｕｌｓｅ ｒｅｓｐｏｎｓｅ）フィルタと、等価器
と１個または複数の半バンドナイキストフィルタとの直
列接続からなる事を特徴とする請求項１または２記載の
信号変換器。 - 【請求項４】前記デシメータの半バンドナイキストフィ
ルタが単一の回路内に結合されていて、かつ前記集計回
路が前記等価器とこの結合された回路との間に挿入され
ている事を特徴とする請求項３記載の信号変換器。 - 【請求項５】前記信号ループ内に含まれる前記ローパス
フィルタが、実部極とゼロとを有する三次伝達函数によ
り記載されている事を特徴とする請求項１〜４の何れか
に記載の信号変換器。 - 【請求項６】前記シグマ−デルタ変調器が、各々その入
力端とその出力端で受動ＲＣインピーダンスを有する能
動フィルタを有し、かつこの変換器の出力端での１ビッ
ト信号が前記能動フィルタの出力端にフィードバックさ
れる第二の閉ループをも有している事を特徴とする請求
項１〜５の何れかに記載の信号変換器。 - 【請求項７】各変調器が、少なくとも加算器と、ローパ
スフィルタと、特定サンプリング周波数で駆動されるパ
ルス整形回路との閉ループ構成を有する、２個以上の１
ビットシグマ−デルタ変調器を有するアナログ・デジタ
ル信号変換器に於て、前記シグマ−デルタ変調器が、各
々その入力端とその出力端で受動ＲＣインピーダンスを
有する能動フィルタを有し、かつこの変換器の出力端で
の１ビット信号が能動フィルタの出力端にフィードバッ
クされる第二の閉ループを有している事を特徴とするア
ナログ・デジタル信号変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL9001440A NL9001440A (nl) | 1990-06-22 | 1990-06-22 | Analoog/digitaal signaal-omvormer met meervoudige sigma-delta modulator. |
| NL9001440 | 1990-06-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04261225A true JPH04261225A (ja) | 1992-09-17 |
| JP3138011B2 JP3138011B2 (ja) | 2001-02-26 |
Family
ID=19857305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03177618A Expired - Fee Related JP3138011B2 (ja) | 1990-06-22 | 1991-06-21 | マルチプル・シグマ−デルタ変調器を有するアナログ・デジタル信号変換器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5124705A (ja) |
| EP (1) | EP0463686B1 (ja) |
| JP (1) | JP3138011B2 (ja) |
| KR (1) | KR0185999B1 (ja) |
| DE (1) | DE69122179T2 (ja) |
| NL (1) | NL9001440A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259919A (ja) * | 1992-03-13 | 1993-10-08 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換装置 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9109637D0 (en) * | 1991-05-03 | 1991-06-26 | Marconi Gec Ltd | Analogue-to-digital and digital-to-analogue converters |
| US5367540A (en) * | 1992-01-16 | 1994-11-22 | Fujitsu Limited | Transversal filter for use in a digital subscriber line transmission interface |
| US5442353A (en) * | 1993-10-25 | 1995-08-15 | Motorola, Inc. | Bandpass sigma-delta analog-to-digital converter (ADC), method therefor, and receiver using same |
| US5757867A (en) * | 1995-03-30 | 1998-05-26 | The United States Of America As Represented By The Secretary Of The Navy | Digital mixing to baseband decimation filter |
| US5838272A (en) * | 1997-04-17 | 1998-11-17 | President And Fellows Of Harvard College | Error correcting sigma-delta modulation decoding |
| US5982313A (en) * | 1997-06-06 | 1999-11-09 | Analog Devices, Inc. | High speed sigma-delta analog-to-digital converter system |
| US6993314B2 (en) | 1998-05-29 | 2006-01-31 | Silicon Laboratories Inc. | Apparatus for generating multiple radio frequencies in communication circuitry and associated methods |
| US7242912B2 (en) * | 1998-05-29 | 2007-07-10 | Silicon Laboratories Inc. | Partitioning of radio-frequency apparatus |
| US7228109B2 (en) * | 2001-01-12 | 2007-06-05 | Silicon Laboratories Inc. | DC offset reduction in radio-frequency apparatus and associated methods |
| US7024221B2 (en) * | 2001-01-12 | 2006-04-04 | Silicon Laboratories Inc. | Notch filter for DC offset reduction in radio-frequency apparatus and associated methods |
| US7221921B2 (en) * | 1998-05-29 | 2007-05-22 | Silicon Laboratories | Partitioning of radio-frequency apparatus |
| US7035607B2 (en) * | 1998-05-29 | 2006-04-25 | Silicon Laboratories Inc. | Systems and methods for providing an adjustable reference signal to RF circuitry |
| US6970717B2 (en) | 2001-01-12 | 2005-11-29 | Silicon Laboratories Inc. | Digital architecture for radio-frequency apparatus and associated methods |
| US6804497B2 (en) | 2001-01-12 | 2004-10-12 | Silicon Laboratories, Inc. | Partitioned radio-frequency apparatus and associated methods |
| US7092675B2 (en) * | 1998-05-29 | 2006-08-15 | Silicon Laboratories | Apparatus and methods for generating radio frequencies in communication circuitry using multiple control signals |
| JP4075167B2 (ja) * | 1998-10-09 | 2008-04-16 | ソニー株式会社 | ディジタル信号再生装置及び処理装置 |
| FR2809247A1 (fr) * | 2000-05-16 | 2001-11-23 | France Telecom | Convertisseur analogique-numerique pipeline avec mise en forme de bruit |
| US6903617B2 (en) | 2000-05-25 | 2005-06-07 | Silicon Laboratories Inc. | Method and apparatus for synthesizing high-frequency signals for wireless communications |
| US7138858B2 (en) | 2001-01-12 | 2006-11-21 | Silicon Laboratories, Inc. | Apparatus and methods for output buffer circuitry with constant output power in radio-frequency circuitry |
| US7035611B2 (en) * | 2001-01-12 | 2006-04-25 | Silicon Laboratories Inc. | Apparatus and method for front-end circuitry in radio-frequency apparatus |
| US7177610B2 (en) * | 2001-01-12 | 2007-02-13 | Silicon Laboratories Inc. | Calibrated low-noise current and voltage references and associated methods |
| US20030232613A1 (en) * | 2001-01-12 | 2003-12-18 | Kerth Donald A. | Quadrature signal generation in radio-frequency apparatus and associated methods |
| US7158574B2 (en) * | 2001-01-12 | 2007-01-02 | Silicon Laboratories Inc. | Digital interface in radio-frequency apparatus and associated methods |
| US7031683B2 (en) * | 2001-01-12 | 2006-04-18 | Silicon Laboratories Inc. | Apparatus and methods for calibrating signal-processing circuitry |
| ES2186536B1 (es) * | 2001-05-07 | 2004-02-01 | Univ Sevilla | Modulador sigma-delta en cascada multifrecuencia. |
| AU2003220281A1 (en) * | 2002-03-15 | 2003-09-29 | Silicon Laboratories Inc. | Radio-frequency apparatus and associated methods |
| US7248649B2 (en) * | 2003-06-25 | 2007-07-24 | Interdigital Technology Corporation | Digital baseband receiver including a time domain compensation module for suppressing group delay variation distortion incurred due to analog low pass filter deficiencies |
| US8462030B2 (en) * | 2004-04-27 | 2013-06-11 | Texas Instruments Incorporated | Programmable loop filter for use with a sigma delta analog-to-digital converter and method of programming the same |
| JP2008530890A (ja) * | 2005-02-15 | 2008-08-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ａｄ変換装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8101199A (nl) * | 1981-03-12 | 1982-10-01 | Philips Nv | Systeem voor het kwantiseren van signalen. |
| US4876542A (en) * | 1988-01-25 | 1989-10-24 | Motorola, Inc. | Multiple output oversampling A/D converter with each output containing data and noise |
| US4862169A (en) * | 1988-03-25 | 1989-08-29 | Motorola, Inc. | Oversampled A/D converter using filtered, cascaded noise shaping modulators |
| US4876543A (en) * | 1988-05-31 | 1989-10-24 | Motorola, Inc. | Multi-rate cascaded noise shaping modulator |
| FI80548C (fi) * | 1988-11-09 | 1990-06-11 | Nokia Oy Ab | Foerfarande foer kaskadkoppling av tvao eller flera sigma-deltamodulatorer samt ett sigma-delta-modulatorsystem. |
-
1990
- 1990-06-22 NL NL9001440A patent/NL9001440A/nl not_active Application Discontinuation
-
1991
- 1991-06-10 US US07/713,180 patent/US5124705A/en not_active Expired - Lifetime
- 1991-06-18 DE DE69122179T patent/DE69122179T2/de not_active Expired - Fee Related
- 1991-06-18 EP EP91201530A patent/EP0463686B1/en not_active Expired - Lifetime
- 1991-06-19 KR KR1019910010127A patent/KR0185999B1/ko not_active IP Right Cessation
- 1991-06-21 JP JP03177618A patent/JP3138011B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259919A (ja) * | 1992-03-13 | 1993-10-08 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3138011B2 (ja) | 2001-02-26 |
| DE69122179T2 (de) | 1997-03-27 |
| NL9001440A (nl) | 1992-01-16 |
| DE69122179D1 (de) | 1996-10-24 |
| EP0463686A1 (en) | 1992-01-02 |
| KR0185999B1 (ko) | 1999-04-15 |
| EP0463686B1 (en) | 1996-09-18 |
| KR920001862A (ko) | 1992-01-30 |
| US5124705A (en) | 1992-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04261225A (ja) | マルチプル・シグマ−デルタ変調器を有するアナログ・デジタル信号変換器 | |
| US5369403A (en) | Dual quantization oversampling digital-to-analog converter | |
| US6531973B2 (en) | Sigma-delta digital-to-analog converter | |
| JP3375967B2 (ja) | ディジタル論理ゲートコアを有するシグマ−デルタ変換器 | |
| US20080272946A1 (en) | Signal processing system using delta-sigma modulation having an internal stabilizer path with direct output-to-integrator connection | |
| US7453382B2 (en) | Method and apparatus for A/D conversion | |
| CN111900992A (zh) | 一种基于增量调制的模数转换器 | |
| JPH08321781A (ja) | オーバサンプリング変調器 | |
| EP0624290B1 (en) | Method for cascading sigma-delta modulators and a sigma-delta modulator system | |
| US5886656A (en) | Digital microphone device | |
| EP0651518B1 (en) | Cascaded sigma-delta modulators | |
| JP3785361B2 (ja) | Δςモジュレータ、ａ／ｄコンバータおよびｄ／ａコンバータ | |
| US10224950B2 (en) | Digital to analogue conversion | |
| JPH10107639A (ja) | アナログ／デジタル変換装置 | |
| JPH10107638A (ja) | デジタル／アナログ変換装置 | |
| EP1678832B1 (en) | Delta sigma modulator with integral decimation | |
| CN212486486U (zh) | 一种基于增量调制的模数转换器 | |
| JP3040546B2 (ja) | ノイズシェーピングａ−ｄ変換器 | |
| JPH08330968A (ja) | オーバーサンプリング・ディジタル／アナログ変換器及びその補償方法 | |
| JP2004080430A (ja) | Δς変換回路 | |
| Birru | Reduced‐sample‐rate sigma–delta modulation using recursive deconvolution | |
| Finck | High performance stereo bit-stream DAC with digital filter | |
| Angus | One bit digital filtering | |
| Neema et al. | Design of cascaded sigma delta DAC | |
| JPH10126270A (ja) | 高次シグマ・デルタ変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001031 |
|
| LAPS | Cancellation because of no payment of annual fees |