JPH10107638A - デジタル／アナログ変換装置 - Google Patents
デジタル／アナログ変換装置Info
- Publication number
- JPH10107638A JPH10107638A JP9247312A JP24731297A JPH10107638A JP H10107638 A JPH10107638 A JP H10107638A JP 9247312 A JP9247312 A JP 9247312A JP 24731297 A JP24731297 A JP 24731297A JP H10107638 A JPH10107638 A JP H10107638A
- Authority
- JP
- Japan
- Prior art keywords
- data
- digital
- bit
- integrator
- quantization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013139 quantization Methods 0.000 claims abstract description 72
- 238000001914 filtration Methods 0.000 claims abstract description 7
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 230000001934 delay Effects 0.000 claims description 4
- 230000010354 integration Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 11
- 238000005070 sampling Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- ZPUCINDJVBIVPJ-LJISPDSOSA-N cocaine Chemical group O([C@H]1C[C@@H]2CC[C@@H](N2C)[C@H]1C(=O)OC)C(=O)C1=CC=CC=C1 ZPUCINDJVBIVPJ-LJISPDSOSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3006—Compensating for, or preventing of, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M7/3028—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
Abstract
(57)【要約】
【課題】 周波数による量子化雑音を減らして、その性
能を向上させる。 【解決手段】 予め設定された多数の量子化ビット数に
量子化されオーバサンプリングされたデータと１ビット
データとを受信し、これら２つのデータ間の差分データ
を発生する差分器３２と、差分データを帯域通過フィル
タリングして出力するフィルタ手段３４と、差分データ
に第１係数をかけて出力する第１積算器３３と、フィル
タ手段３４の出力データと第１積算器３３の出力データ
とを加算して出力する加算器３５と、加算器３５の出力
データを１ビットの量子化ビット数で表現される１ビッ
トデータに量子化して出力する量子化部３６と、量子化
部３６から出力する１ビットデータを予め設定された時
間間隔だけ遅延させ、その１ビットデータを差分器３２
に供給する遅延器４０と、量子化部３６から出力する１
ビットデータからなる１ビットビットストリームをデジ
タル／アナログ変換するＤ／Ａ変換器３９とを含む。
能を向上させる。 【解決手段】 予め設定された多数の量子化ビット数に
量子化されオーバサンプリングされたデータと１ビット
データとを受信し、これら２つのデータ間の差分データ
を発生する差分器３２と、差分データを帯域通過フィル
タリングして出力するフィルタ手段３４と、差分データ
に第１係数をかけて出力する第１積算器３３と、フィル
タ手段３４の出力データと第１積算器３３の出力データ
とを加算して出力する加算器３５と、加算器３５の出力
データを１ビットの量子化ビット数で表現される１ビッ
トデータに量子化して出力する量子化部３６と、量子化
部３６から出力する１ビットデータを予め設定された時
間間隔だけ遅延させ、その１ビットデータを差分器３２
に供給する遅延器４０と、量子化部３６から出力する１
ビットデータからなる１ビットビットストリームをデジ
タル／アナログ変換するＤ／Ａ変換器３９とを含む。
Description
【０００１】
【発明の属する技術分野】本発明はデジタル／アナログ
変換装置に係り、特に信号に付加される量子化雑音を減
らしてその性能を向上させ得るようにしたデジタル／ア
ナログ変換装置に関する。
変換装置に係り、特に信号に付加される量子化雑音を減
らしてその性能を向上させ得るようにしたデジタル／ア
ナログ変換装置に関する。
【０００２】
【従来の技術】アナログとデジタル通信システム分野に
おいて、アナログ信号をデジタル化したりデジタル信号
をアナログ化する多くのＡ／ＤおよびＤ／Ａ変換技術が
開発されている。そのうちオーディオ信号帯域で多用さ
れている技術がオーバサンプリングを用いるデルタシグ
マ方法である。デルタシグマ方法は一定した帯域幅を有
するローパスフィルタ（ＬＰＦ）を用いて入力信号の周
波数帯域を制限し、帯域制限された信号をナイキスト周
波数以上のサンプリング周波数にオーバサンプリングす
る。かかるデルタシグマ方法を用いる従来のデジタル／
アナログ変換装置を図１に基づき説明する。
おいて、アナログ信号をデジタル化したりデジタル信号
をアナログ化する多くのＡ／ＤおよびＤ／Ａ変換技術が
開発されている。そのうちオーディオ信号帯域で多用さ
れている技術がオーバサンプリングを用いるデルタシグ
マ方法である。デルタシグマ方法は一定した帯域幅を有
するローパスフィルタ（ＬＰＦ）を用いて入力信号の周
波数帯域を制限し、帯域制限された信号をナイキスト周
波数以上のサンプリング周波数にオーバサンプリングす
る。かかるデルタシグマ方法を用いる従来のデジタル／
アナログ変換装置を図１に基づき説明する。
【０００３】各サンプルが１６ビットの量子化ビット数
で表現される１６ビットデジタル信号は図１に示した補
間器１１に入力する。補間器１１は入力されるデジタル
信号を補間して所望の倍数ほどオーバサンプリングされ
たデジタル信号を出力する。差分器１２はオーバサンプ
リングされたデジタルデータｘと遅延器１８から供給さ
れるデータｙとを受信する。差分器１２は受信されたデ
ータｙを１６ビットで表現されるデジタル信号に変更さ
せてからオーバサンプリングされたデジタルデータｘと
変更されたデータとの差分データ（ｘ−ｙ）を求める。
この差分データ（ｘ−ｙ）はローパスフィルタ１３に入
力される。Ｈ（ｆ）と表現される伝達関数を有するロー
パスフィルタ１３は差分データ（ｘ−ｙ）をローパスフ
ィルタリングする。
で表現される１６ビットデジタル信号は図１に示した補
間器１１に入力する。補間器１１は入力されるデジタル
信号を補間して所望の倍数ほどオーバサンプリングされ
たデジタル信号を出力する。差分器１２はオーバサンプ
リングされたデジタルデータｘと遅延器１８から供給さ
れるデータｙとを受信する。差分器１２は受信されたデ
ータｙを１６ビットで表現されるデジタル信号に変更さ
せてからオーバサンプリングされたデジタルデータｘと
変更されたデータとの差分データ（ｘ−ｙ）を求める。
この差分データ（ｘ−ｙ）はローパスフィルタ１３に入
力される。Ｈ（ｆ）と表現される伝達関数を有するロー
パスフィルタ１３は差分データ（ｘ−ｙ）をローパスフ
ィルタリングする。
【０００４】量子化部１４はローパスフィルタ１３によ
りローパスフィルタリングされたデータ（ｘ−ｙ）Ｈ
（ｆ）を１ビットの量子化ビット数に量子化するため、
ナイキスト周波数より遥かに高い周波数をサンプリング
周波数ｆｓとして使用するオーバサンプリング技法を用
いる。かかる量子化部１４は積算器１５およびサンプラ
１６を備え、ローパスフィルタ１３から供給されるデー
タを量子化して１ビットビットストリームの形態で出力
する。積算器１５はローパスフィルタ１３によりローパ
スフィルタリングされたデータ（（ｘ−ｙ）Ｈ（ｆ））
に所定値ｇをかけ、サンプラ１６はサンプリング周波数
ｆｓを用いて積算器１５の出力データ（（ｘ−ｙ）Ｈ
（ｆ）ｇ）をサンプリングして１ビットの量子化ビット
数と表現される１ビットデータを発生する。その結果、
１ビットデータｙが量子化部１４から１ビットビットス
トリームの形態で出力される。１ビットデータｙは遅延
器１８およびＤ／Ａ変換器１７に入力される。遅延器１
８は量子化部１４から供給される１ビットデータｙを一
定時間遅らせて差分器１２に供給し、Ｄ／Ａ変換器１７
は１ビットデジタル／アナログ変換器であって、量子化
部１４から出力される１ビットビットストリームをアナ
ログ信号に変換して出力する。
りローパスフィルタリングされたデータ（ｘ−ｙ）Ｈ
（ｆ）を１ビットの量子化ビット数に量子化するため、
ナイキスト周波数より遥かに高い周波数をサンプリング
周波数ｆｓとして使用するオーバサンプリング技法を用
いる。かかる量子化部１４は積算器１５およびサンプラ
１６を備え、ローパスフィルタ１３から供給されるデー
タを量子化して１ビットビットストリームの形態で出力
する。積算器１５はローパスフィルタ１３によりローパ
スフィルタリングされたデータ（（ｘ−ｙ）Ｈ（ｆ））
に所定値ｇをかけ、サンプラ１６はサンプリング周波数
ｆｓを用いて積算器１５の出力データ（（ｘ−ｙ）Ｈ
（ｆ）ｇ）をサンプリングして１ビットの量子化ビット
数と表現される１ビットデータを発生する。その結果、
１ビットデータｙが量子化部１４から１ビットビットス
トリームの形態で出力される。１ビットデータｙは遅延
器１８およびＤ／Ａ変換器１７に入力される。遅延器１
８は量子化部１４から供給される１ビットデータｙを一
定時間遅らせて差分器１２に供給し、Ｄ／Ａ変換器１７
は１ビットデジタル／アナログ変換器であって、量子化
部１４から出力される１ビットビットストリームをアナ
ログ信号に変換して出力する。
【０００５】このような図１のデジタル／アナログ変換
装置はナイキスト周波数より遥かに高い周波数をサンプ
リング周波数ｆｓとして使用するオーバサンプリング技
法を採用するにもかかわらず、サンプラ１６から出力さ
れる１ビットビットストリームは依然として量子化過程
で付加される量子化雑音ｑを収録している。この量子化
雑音ｑを分析するために、図１のデジタル／アナログ変
換装置の有する伝達関数を量子化部１４により発生され
た１ビットデータｙに関連して表現すれば次の式（１）
となる。
装置はナイキスト周波数より遥かに高い周波数をサンプ
リング周波数ｆｓとして使用するオーバサンプリング技
法を採用するにもかかわらず、サンプラ１６から出力さ
れる１ビットビットストリームは依然として量子化過程
で付加される量子化雑音ｑを収録している。この量子化
雑音ｑを分析するために、図１のデジタル／アナログ変
換装置の有する伝達関数を量子化部１４により発生され
た１ビットデータｙに関連して表現すれば次の式（１）
となる。
【０００６】
【数２】 上記式（１）はｙについて整理すれば、次の式（２）の
ように表現される。
ように表現される。
【０００７】
【数３】 ここで、Ｈ（ｆ）はローパスフィルタ１３の伝達関数で
ある。Ｈ（ｆ）ｇが‘１’より十分大きければ量子化過
程で発生される量子化雑音ｑは次の式（３）で示せる。
ある。Ｈ（ｆ）ｇが‘１’より十分大きければ量子化過
程で発生される量子化雑音ｑは次の式（３）で示せる。
【０００８】
【数４】 式（３）で表現される量子化雑音はローパスフィルタ１
３の伝達関数Ｈ（ｆ）に反比例する。すなわち、図２に
示したグラフに例示した通り、量子化雑音ｑは高い周波
数に行くほどさらに大きくなる。特に、積算器１５の係
数が一定した場合、式（３）で表現される量子化雑音は
ローパスフィルタ１３の伝達関数Ｈ（ｆ）により決定さ
れる。したがって、周波数が高くなるほどＨ（ｆ）のサ
イズが縮まって量子化雑音が大きくなる。
３の伝達関数Ｈ（ｆ）に反比例する。すなわち、図２に
示したグラフに例示した通り、量子化雑音ｑは高い周波
数に行くほどさらに大きくなる。特に、積算器１５の係
数が一定した場合、式（３）で表現される量子化雑音は
ローパスフィルタ１３の伝達関数Ｈ（ｆ）により決定さ
れる。したがって、周波数が高くなるほどＨ（ｆ）のサ
イズが縮まって量子化雑音が大きくなる。
【０００９】Ｈ（ｆ）が‘１’の場合、量子化雑音が最
小となり、次の式（４）のように示せる。
小となり、次の式（４）のように示せる。
【数５】
【００１０】しかし、高周波領域に行くほど量子化雑音
のサイズは大きくなる反面、信号のサイズは小さくなる
ので、量子化雑音により高周波信号が妨害される問題点
がある。これにより、入力されるデジタル信号をアナロ
グ信号に変換し得る帯域が狭くなる。
のサイズは大きくなる反面、信号のサイズは小さくなる
ので、量子化雑音により高周波信号が妨害される問題点
がある。これにより、入力されるデジタル信号をアナロ
グ信号に変換し得る帯域が狭くなる。
【００１１】ひいては、現在より高いサンプリング周波
数を求めるオーディオ機器、例えば、約１００ｋＨｚを
最大帯域幅に定めているスーパオーディオ概念の次世代
オーディオ機器は現在より一層高い信号対雑音比（ＳＮ
Ｒ）を求める。したがって、かかるオーディオ機器に前
述したＤ／Ａ変換器を使用する場合、前述した量子化雑
音の問題はさらに深刻になる。
数を求めるオーディオ機器、例えば、約１００ｋＨｚを
最大帯域幅に定めているスーパオーディオ概念の次世代
オーディオ機器は現在より一層高い信号対雑音比（ＳＮ
Ｒ）を求める。したがって、かかるオーディオ機器に前
述したＤ／Ａ変換器を使用する場合、前述した量子化雑
音の問題はさらに深刻になる。
【００１２】
【発明が解決しようとする課題】本発明は前述した問題
点を解決するために案出されたもので、その目的は入力
されるデジタル信号をアナログ信号に変換する際発生す
る量子化雑音を減少させデジタル／アナログ変換の性能
を向上させ得るようにしたデジタル／アナログ変換装置
を提供することである。
点を解決するために案出されたもので、その目的は入力
されるデジタル信号をアナログ信号に変換する際発生す
る量子化雑音を減少させデジタル／アナログ変換の性能
を向上させ得るようにしたデジタル／アナログ変換装置
を提供することである。
【００１３】
【課題を解決するための手段】前述した目的を達成する
ためにデジタル／アナログ変換装置は、予め設定された
多数の量子化ビット数に量子化されオーバサンプリング
されたデータと１ビットデータとを受信し、受信された
２つのデータ間の差分データを発生する差分器と、前記
差分器により発生された差分データを帯域通過フィルタ
リングし、フィルタリングされたデータを出力するフィ
ルタ手段と、前記差分器により発生された差分データに
第１係数をかけ、その結果データを出力する第１積算器
と、前記フィルタ手段の出力データと前記第１積算器の
出力データとを加算し、その結果データを出力する加算
器と、前記加算器の出力データを１ビットの量子化ビッ
ト数で表現される１ビットデータに量子化して出力する
量子化部と、前記量子化部から出力する１ビットデータ
を予め設定された時間間隔だけ遅延させ、遅延された１
ビットデータを前記差分器に供給する遅延器と、前記量
子化部から出力する１ビットデータからなる１ビットビ
ットストリームをデジタル／アナログ変換するＤ／Ａ変
換器を含む。
ためにデジタル／アナログ変換装置は、予め設定された
多数の量子化ビット数に量子化されオーバサンプリング
されたデータと１ビットデータとを受信し、受信された
２つのデータ間の差分データを発生する差分器と、前記
差分器により発生された差分データを帯域通過フィルタ
リングし、フィルタリングされたデータを出力するフィ
ルタ手段と、前記差分器により発生された差分データに
第１係数をかけ、その結果データを出力する第１積算器
と、前記フィルタ手段の出力データと前記第１積算器の
出力データとを加算し、その結果データを出力する加算
器と、前記加算器の出力データを１ビットの量子化ビッ
ト数で表現される１ビットデータに量子化して出力する
量子化部と、前記量子化部から出力する１ビットデータ
を予め設定された時間間隔だけ遅延させ、遅延された１
ビットデータを前記差分器に供給する遅延器と、前記量
子化部から出力する１ビットデータからなる１ビットビ
ットストリームをデジタル／アナログ変換するＤ／Ａ変
換器を含む。
【００１４】第１積算器は前記量子化部が前記フィルタ
手段の出力データのみを量子化する場合に比べて相対的
に低い量子化雑音を発生させる条件を満たす大きさの第
１係数を有する。
手段の出力データのみを量子化する場合に比べて相対的
に低い量子化雑音を発生させる条件を満たす大きさの第
１係数を有する。
【００１５】
【発明の実施の形態】以下、添付した図面に基づき本発
明の望ましい一実施形態を詳述する。本発明の一実施形
態によるデジタル／アナログ変換装置を示す図３を参照
すれば、補間器３１は外部から入力される１６ビットデ
ジタル信号を補間して所望の倍数ほどオーバサンプリン
グされたデータｘを発生する。ここで、１６ビットデジ
タル信号は図１に関連して説明した通り、各サンプルが
１６ビットの量子化ビット数と表現される信号である。
補間器３１により発生されたオーバサンプリングされた
データｘは差分器３２に入力される。差分器３２は図１
の差分器１２と同様な動作を行うもので、オーバサンプ
リングされたデータｘと遅延器４０から帰還入力される
１ビットデータｙ間の差分を求め、その差分データ（ｘ
−ｙ）を積算器３３とフィルタ３４に出力する。積算器
３３は入力される差分データ（ｘ−ｙ）に一定係数ｇ’
をかけ、その結果から得られたデータ（（ｘ−ｙ）
ｇ’）は加算器３５に入力される。フィルタ３４は伝達
関数Ｈ（ｆ）と表現される一定した帯域幅を有するロー
パスフィルタ（ＬＰＦ）またはハイパスフィルタ（ＨＰ
Ｆ）で具現されるもので、入力される差分データ（ｘ−
ｙ）をフィルタリングして帯域制限されたデータ（（ｘ
−ｙ）Ｈ（ｆ））を発生する。帯域制限されたデータは
加算器３５に入力される。
明の望ましい一実施形態を詳述する。本発明の一実施形
態によるデジタル／アナログ変換装置を示す図３を参照
すれば、補間器３１は外部から入力される１６ビットデ
ジタル信号を補間して所望の倍数ほどオーバサンプリン
グされたデータｘを発生する。ここで、１６ビットデジ
タル信号は図１に関連して説明した通り、各サンプルが
１６ビットの量子化ビット数と表現される信号である。
補間器３１により発生されたオーバサンプリングされた
データｘは差分器３２に入力される。差分器３２は図１
の差分器１２と同様な動作を行うもので、オーバサンプ
リングされたデータｘと遅延器４０から帰還入力される
１ビットデータｙ間の差分を求め、その差分データ（ｘ
−ｙ）を積算器３３とフィルタ３４に出力する。積算器
３３は入力される差分データ（ｘ−ｙ）に一定係数ｇ’
をかけ、その結果から得られたデータ（（ｘ−ｙ）
ｇ’）は加算器３５に入力される。フィルタ３４は伝達
関数Ｈ（ｆ）と表現される一定した帯域幅を有するロー
パスフィルタ（ＬＰＦ）またはハイパスフィルタ（ＨＰ
Ｆ）で具現されるもので、入力される差分データ（ｘ−
ｙ）をフィルタリングして帯域制限されたデータ（（ｘ
−ｙ）Ｈ（ｆ））を発生する。帯域制限されたデータは
加算器３５に入力される。
【００１６】加算器３５は積算器３３から供給されるデ
ータ（（ｘ−ｙ）ｇ’）とフィルタ３４から供給される
帯域制限されたデータ（（ｘ−ｙ）Ｈ（ｆ））とを加算
し、その結果を量子化部３６に出力する。加算器３５の
出力データを受信する量子化部３６は積算器３７および
サンプラ３８を備える。この量子化部３６はナイキスト
周波数より遥かに高い周波数をサンプリング周波数Ｆｓ
として使うオーバサンプリング技法を用いて加算器３５
から供給されるデータを１ビットの量子化ビット数で表
現される１ビットデータに量子化させる。さらに詳しく
は、積算器３７は加算器３５から出力されるデータ
（（ｘ−ｙ）ｇ’＋（ｘ−ｙ）Ｈ（ｆ））に一定係数ｇ
を積算し、その結果をサンプラ３８に出力する。サンプ
ラ３８は積算器３７から供給されるデータ（［（ｘ−
ｙ）ｇ’＋（ｘ−ｙ）Ｈ（ｆ）］ｇ）をサンプリング周
波数Ｆｓでサンプリングして１ビットデータｙを発生す
る。その結果、量子化部３６から１ビットデータがビッ
トストリーム形態で出力される。Ｄ／Ａ変換器３９は量
子化部３６から受信される１ビットデータｙの１ビット
ビットストリームをアナログ信号に変換して出力する。
遅延器４０は量子化部３６から供給される１ビットデー
タｙを一定時間だけ遅延して差分器３２に帰還入力す
る。ここで、一定時間は隣接した２つのオーバサンプリ
ングされたデータ間の差分データを求めるのに必要な時
間となる。差分器３２は遅延器４０から供給される１ビ
ットデータを１６ビットデータに変換させてから補間器
３１から供給される１６ビットデータとの差分を計算す
る。
ータ（（ｘ−ｙ）ｇ’）とフィルタ３４から供給される
帯域制限されたデータ（（ｘ−ｙ）Ｈ（ｆ））とを加算
し、その結果を量子化部３６に出力する。加算器３５の
出力データを受信する量子化部３６は積算器３７および
サンプラ３８を備える。この量子化部３６はナイキスト
周波数より遥かに高い周波数をサンプリング周波数Ｆｓ
として使うオーバサンプリング技法を用いて加算器３５
から供給されるデータを１ビットの量子化ビット数で表
現される１ビットデータに量子化させる。さらに詳しく
は、積算器３７は加算器３５から出力されるデータ
（（ｘ−ｙ）ｇ’＋（ｘ−ｙ）Ｈ（ｆ））に一定係数ｇ
を積算し、その結果をサンプラ３８に出力する。サンプ
ラ３８は積算器３７から供給されるデータ（［（ｘ−
ｙ）ｇ’＋（ｘ−ｙ）Ｈ（ｆ）］ｇ）をサンプリング周
波数Ｆｓでサンプリングして１ビットデータｙを発生す
る。その結果、量子化部３６から１ビットデータがビッ
トストリーム形態で出力される。Ｄ／Ａ変換器３９は量
子化部３６から受信される１ビットデータｙの１ビット
ビットストリームをアナログ信号に変換して出力する。
遅延器４０は量子化部３６から供給される１ビットデー
タｙを一定時間だけ遅延して差分器３２に帰還入力す
る。ここで、一定時間は隣接した２つのオーバサンプリ
ングされたデータ間の差分データを求めるのに必要な時
間となる。差分器３２は遅延器４０から供給される１ビ
ットデータを１６ビットデータに変換させてから補間器
３１から供給される１６ビットデータとの差分を計算す
る。
【００１７】量子化雑音に関連して図３のデジタル／ア
ナログ変換装置と図１のデジタル／アナログ変換装置と
の差を説明すれば次の通りである。図３のデジタル／ア
ナログ変換装置は量子化部３６により発生された１ビッ
トデータｙに関連して次の式（５）で表現される伝達関
数を有する。
ナログ変換装置と図１のデジタル／アナログ変換装置と
の差を説明すれば次の通りである。図３のデジタル／ア
ナログ変換装置は量子化部３６により発生された１ビッ
トデータｙに関連して次の式（５）で表現される伝達関
数を有する。
【００１８】
【数６】 上記式（５）はｙについて次の式（６）のように整理さ
れる。
れる。
【数７】 ここで、Ｈ（ｆ）はフィルタ３４の伝達関数であって、
（ｇ’＋Ｈ（ｆ））ｇが‘１’より十分大きければ量子
化過程を通して発生される量子化雑音ｑは次の式（７）
と示せる。
（ｇ’＋Ｈ（ｆ））ｇが‘１’より十分大きければ量子
化過程を通して発生される量子化雑音ｑは次の式（７）
と示せる。
【００１９】
【数８】 フィルタ３４がローパスフィルタ（ＬＰＦ）の場合、上
記式（７）と表現される量子化雑音は図４において相対
的に下方に位置した周波数−量子化雑音特性曲線を満た
す。フィルタ３４の伝達関数Ｈ（ｆ）および積算器３３
の係数ｇ’の両方が、‘１’の場合、式（７）の量子化
雑音は最小となり、これは次の式（８）と表現される。
記式（７）と表現される量子化雑音は図４において相対
的に下方に位置した周波数−量子化雑音特性曲線を満た
す。フィルタ３４の伝達関数Ｈ（ｆ）および積算器３３
の係数ｇ’の両方が、‘１’の場合、式（７）の量子化
雑音は最小となり、これは次の式（８）と表現される。
【００２０】
【数９】 したがって、図３の装置は同一な伝達関数Ｈ（ｆ）を有
するローパスフィルタ（ＬＰＦ）を使用する図１のデジ
タル／アナログ変換装置に比べて、相対的に小さい量子
化雑音を有する。図４において相対的に上方に位置した
周波数−量子化雑音特性曲線は、従来の図１の装置の有
する特性曲線である。積算器３３の係数ｇ’が‘１’よ
り大きくなれば量子化雑音はさらに小さくなる。ひいて
は、量子化雑音の増加率も従来の図１の装置に比べて低
い特性を有するので、量子化雑音の少ない通過帯域を従
来よりさらに広く定められる。
するローパスフィルタ（ＬＰＦ）を使用する図１のデジ
タル／アナログ変換装置に比べて、相対的に小さい量子
化雑音を有する。図４において相対的に上方に位置した
周波数−量子化雑音特性曲線は、従来の図１の装置の有
する特性曲線である。積算器３３の係数ｇ’が‘１’よ
り大きくなれば量子化雑音はさらに小さくなる。ひいて
は、量子化雑音の増加率も従来の図１の装置に比べて低
い特性を有するので、量子化雑音の少ない通過帯域を従
来よりさらに広く定められる。
【００２１】一方フィルタ３４がハイパスフィルタ（Ｈ
ＰＦ）の場合、式（７）と表現される量子化雑音は図５
において相対的に低い周波数−量子化雑音特性曲線を満
たす。したがって、図１のデジタル／アナログ変換装置
に比べて相対的に小さい量子化雑音を有することにな
る。すなわち、入力される信号の帯域が高周波に行くほ
どフィルタ３４の伝達関数Ｈ（ｆ）が増加するので量子
化雑音が少なくなる。また、積算器３３，３７の係数
ｇ’，ｇが一定した場合、量子化雑音はフィルタ３４の
伝達関数Ｈ（ｆ）により決定され、周波数が高くなるほ
どＨ（ｆ）のサイズが大きくなって量子化雑音が減る。
Ｈ（ｆ）が最小値‘０’を有し積算器３３の係数ｇ’が
‘１’の場合、量子化雑音は最大となり式（４）と同様
な関係で表現され、図１のデジタル／アナログ変換装置
における量子化雑音の最小と等しくなる。そして、積算
器３３の係数ｇ’が‘１’より大きくなれば量子化雑音
は次の式（９）と表現され、一層小さくなる。
ＰＦ）の場合、式（７）と表現される量子化雑音は図５
において相対的に低い周波数−量子化雑音特性曲線を満
たす。したがって、図１のデジタル／アナログ変換装置
に比べて相対的に小さい量子化雑音を有することにな
る。すなわち、入力される信号の帯域が高周波に行くほ
どフィルタ３４の伝達関数Ｈ（ｆ）が増加するので量子
化雑音が少なくなる。また、積算器３３，３７の係数
ｇ’，ｇが一定した場合、量子化雑音はフィルタ３４の
伝達関数Ｈ（ｆ）により決定され、周波数が高くなるほ
どＨ（ｆ）のサイズが大きくなって量子化雑音が減る。
Ｈ（ｆ）が最小値‘０’を有し積算器３３の係数ｇ’が
‘１’の場合、量子化雑音は最大となり式（４）と同様
な関係で表現され、図１のデジタル／アナログ変換装置
における量子化雑音の最小と等しくなる。そして、積算
器３３の係数ｇ’が‘１’より大きくなれば量子化雑音
は次の式（９）と表現され、一層小さくなる。
【００２２】
【数１０】 したがって、ハイパスフィルタを使用する場合、図３の
装置は図５のグラフに示したように全周波数領域で従来
より小さい量子化雑音を有することになる。
装置は図５のグラフに示したように全周波数領域で従来
より小さい量子化雑音を有することになる。
【００２３】
【発明の効果】以上述べたように、本発明によるデジタ
ル／アナログ変換装置は隣接した２つのオーバサンプリ
ングされたデータの差分データについてローパスフィル
タまたはハイパスフィルタでフィルタリングする動作と
別個のサイズ調節動作を行い、サイズ調節されたデータ
とフィルタリングされたデータを加算した結果を量子化
する。したがって、全周波数領域について量子化雑音を
減らせて通過帯域の幅を広められる効果を奏する。結
局、さらに高い信号対雑音比を求める次世代オーディオ
機器にも適合した性能を提供する。
ル／アナログ変換装置は隣接した２つのオーバサンプリ
ングされたデータの差分データについてローパスフィル
タまたはハイパスフィルタでフィルタリングする動作と
別個のサイズ調節動作を行い、サイズ調節されたデータ
とフィルタリングされたデータを加算した結果を量子化
する。したがって、全周波数領域について量子化雑音を
減らせて通過帯域の幅を広められる効果を奏する。結
局、さらに高い信号対雑音比を求める次世代オーディオ
機器にも適合した性能を提供する。
【００２４】また、本発明によるデジタル／アナログ変
換装置は、従来のデジタル／アナログ変換装置からハー
ドウェア的に少しの変形のみで具現できるので、ほとん
ど同一な製作コストおよび製作工程でも遥かに良好な性
能のデジタル／アナログ変換装置を生産できる。
換装置は、従来のデジタル／アナログ変換装置からハー
ドウェア的に少しの変形のみで具現できるので、ほとん
ど同一な製作コストおよび製作工程でも遥かに良好な性
能のデジタル／アナログ変換装置を生産できる。
【図１】 従来のデジタル／アナログ変換装置を示した
構成図である。
構成図である。
【図２】 図１に示した装置における周波数−量子化雑
音特性曲線のグラフを示した図である。
音特性曲線のグラフを示した図である。
【図３】 本発明の望ましい実施形態によるデジタル／
アナログ変換装置を示す構成図である。
アナログ変換装置を示す構成図である。
【図４】 図３の装置のフィルタがローパスフィルタに
具現された場合の周波数−量子化雑音特性曲線のグラフ
を示す図である。
具現された場合の周波数−量子化雑音特性曲線のグラフ
を示す図である。
【図５】 図３の装置のフィルタがハイパスフィルタに
具現された場合の周波数−量子化雑音特性曲線のグラフ
を示す図である。
具現された場合の周波数−量子化雑音特性曲線のグラフ
を示す図である。
３１ 補間器 ３２ 差分器 ３３，３７ 積算器 ３４ フィルタ（フィルタ手段） ３５ 加算器 ３６ 量子化部 ３８ サンプラ ３９ Ｄ／Ａ変換器 ４０ 遅延器
Claims (7)
- 【請求項１】 既に設定された多数の量子化ビット数に
量子化されオーバサンプリングされたデータと１ビット
データを受信し、受信された２つのデータ間の差分デー
タを発生する差分器と、 前記差分器により発生された差分データを帯域通過フィ
ルタリングし、フィルタリングされたデータを出力する
フィルタ手段と、 前記差分器により発生された差分データに第１係数をか
け、その結果データを出力する第１積算器と、 前記フィルタ手段の出力データと前記第１積算器の出力
データとを加算し、その結果データを出力する加算器
と、 前記加算器の出力データを１ビットの量子化ビット数で
表現される１ビットデータに量子化して出力する量子化
部と、 前記量子化部から出力する１ビットデータを既に設定さ
れた時間間隔ほど遅延させ、遅延された１ビットデータ
を前記差分器に供給する遅延器と、 前記量子化部から出力する１ビットデータからなる１ビ
ットビットストリームをデジタル／アナログ変換するＤ
／Ａ変換器を含むことを特徴とするデジタル／アナログ
変換装置。 - 【請求項２】 前記第１積算器は前記量子化部が前記フ
ィルタ手段の出力データのみを量子化する場合に比べて
相対的に低い量子化雑音を発生させる条件を満たす大き
さの第１係数を有することを特徴とする請求項１に記載
のデジタル／アナログ変換装置。 - 【請求項３】 前記量子化部は前記加算器から出力する
データに第２係数をかけ、その結果データを出力する第
２積算器と、 前記第２積算器の出力データをオーバサンプリングして
１ビットデータを発生するサンプラを含み、 前記第１積算器、前記第２積算器および前記フィルタ手
段は前記量子化部の量子化動作により付加される量子化
雑音の大きさが、（ｇ’＋Ｈ（ｆ））ｇが‘１’より十
分大きい条件を満たす次の式を満たすように設計され、 【数１】 ここでｇ’は第１係数、ｇは第２係数、そしてＨ（ｆ）
は前記フィルタ手段の伝達関数であることを特徴とする
請求項２に記載のデジタル／アナログ変換装置。 - 【請求項４】 前記フィルタ手段はローパスフィルタで
あり、前記第１係数は少なくとも‘１’の大きさを有す
ることを特徴とする請求項３に記載のデジタル／アナロ
グ変換装置。 - 【請求項５】 前記フィルタ手段および前記第１積算器
は、付加される量子化雑音の最小大きさを（１／（１＋
２ｇ））ｑに制限するためにフィルタ手段の伝達関数Ｈ
（ｆ）の最大値および前記第１係数の最小値の両方が
‘１’となるよう設計されていることを特徴とする請求
項４に記載のデジタル／アナログ変換装置。 - 【請求項６】 前記フィルタ手段はハイパスフィルタで
あり、前記第１係数は少なくとも‘１’の大きさを有す
ることを特徴とする請求項３に記載のデジタル／アナロ
グ変換装置。 - 【請求項７】 前記フィルタ手段および前記積算器は付
加される量子化雑音の最大大きさを（１／（１＋ｇ））
ｑに制限するためにフィルタ手段の伝達関数Ｈ（ｆ）の
最小値が‘０’となり、前記第１係数の最小値が‘１’
となるよう設計されていることを特徴とする請求項６に
記載のデジタル／アナログ変換装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960039336A KR100219155B1 (ko) | 1996-09-11 | 1996-09-11 | 디지탈/아날로그 변환장치 |
| KR199639336 | 1996-09-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107638A true JPH10107638A (ja) | 1998-04-24 |
| JP3115264B2 JP3115264B2 (ja) | 2000-12-04 |
Family
ID=19473378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09247312A Expired - Fee Related JP3115264B2 (ja) | 1996-09-11 | 1997-09-11 | デジタル／アナログ変換装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5854599A (ja) |
| JP (1) | JP3115264B2 (ja) |
| KR (1) | KR100219155B1 (ja) |
| CN (1) | CN1107380C (ja) |
| GB (1) | GB2317286B (ja) |
| MY (1) | MY121616A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BR9706918B1 (pt) * | 1996-11-07 | 2009-05-05 | aparelho e método de processamento de dados para processar dados de um sinal, transmissor para transmitir um sinal, receptor para receber um sinal e sinal de transmissão. | |
| US6816100B1 (en) | 1999-03-12 | 2004-11-09 | The Regents Of The University Of California | Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators |
| US6518801B1 (en) * | 1999-08-05 | 2003-02-11 | Agere Systems Inc. | Alias suppression method for 1-bit precision direct digital synthesizer |
| KR100598702B1 (ko) * | 2000-03-22 | 2006-07-11 | 넥스원퓨처 주식회사 | 수신데이터의 수신감도 측정 시스템 |
| JP4454109B2 (ja) * | 2000-06-14 | 2010-04-21 | 日本テキサス・インスツルメンツ株式会社 | パルス密度変調信号（ｐｄｍ）のデジタル−アナログ変換処理におけるｓｎ比改善の方法および装置 |
| GB0018490D0 (en) | 2000-07-27 | 2000-09-13 | Element 14 Inc | Digital/analogue communication system |
| US7230996B2 (en) * | 2002-06-13 | 2007-06-12 | Matsushita Electric Industrial Co., Ltd. | Transmitting circuit device and wireless communications device |
| DE10331572B4 (de) * | 2003-07-11 | 2005-06-09 | Infineon Technologies Ag | Sigma-Delta-Wandleranordnung |
| US7706495B2 (en) * | 2004-03-12 | 2010-04-27 | Panasonic Corporation | Two-point frequency modulation apparatus |
| CN101610086B (zh) * | 2008-06-20 | 2014-11-26 | 瑞昱半导体股份有限公司 | 可控制输出速率的积分三角调制器及其相关方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4682251A (en) * | 1984-03-21 | 1987-07-21 | Victor Company Of Japan, Ltd. | Video signal reproducing apparatus having a noise reduction circuit |
| NL8600815A (nl) * | 1986-03-28 | 1987-10-16 | At & T & Philips Telecomm | Inrichting voor het kompenseren van niet-lineaire vervorming in een te digitaliseren ingangssignaal en een echokompensatiestelsel voorzien van een dergelijke inrichting. |
| JP2574515B2 (ja) * | 1990-05-16 | 1997-01-22 | 松下電器産業株式会社 | Ｙｃ分離回路 |
| US5323157A (en) * | 1993-01-15 | 1994-06-21 | Motorola, Inc. | Sigma-delta digital-to-analog converter with reduced noise |
| GB2298096B (en) * | 1995-02-10 | 1998-09-02 | Motorola Inc | Noise cancelling circuit and arrangement |
| US5663771A (en) * | 1996-06-13 | 1997-09-02 | Raytheon Company | Adaptive video comb filter with legalized output signals |
| US5757300A (en) * | 1996-10-22 | 1998-05-26 | General Electric Company | Feed-forward bandpass delta-sigma converter with tunable center frequency |
-
1996
- 1996-09-11 KR KR1019960039336A patent/KR100219155B1/ko not_active IP Right Cessation
-
1997
- 1997-09-11 MY MYPI97004216A patent/MY121616A/en unknown
- 1997-09-11 US US08/927,533 patent/US5854599A/en not_active Expired - Fee Related
- 1997-09-11 CN CN97120626A patent/CN1107380C/zh not_active Expired - Fee Related
- 1997-09-11 GB GB9719221A patent/GB2317286B/en not_active Expired - Fee Related
- 1997-09-11 JP JP09247312A patent/JP3115264B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1107380C (zh) | 2003-04-30 |
| MY121616A (en) | 2006-02-28 |
| GB2317286B (en) | 1998-07-29 |
| GB2317286A (en) | 1998-03-18 |
| JP3115264B2 (ja) | 2000-12-04 |
| KR100219155B1 (ko) | 1999-09-01 |
| CN1180962A (zh) | 1998-05-06 |
| US5854599A (en) | 1998-12-29 |
| KR19980020740A (ko) | 1998-06-25 |
| GB9719221D0 (en) | 1997-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Stewart et al. | Oversampling and sigma-delta strategies for data conversion | |
| JP3138011B2 (ja) | マルチプル・シグマ−デルタ変調器を有するアナログ・デジタル信号変換器 | |
| US5880980A (en) | Distributed decimation sample rate conversion | |
| US20070018866A1 (en) | Quantizer overload prevention for feed-back type delta-sigma modulators | |
| US7453382B2 (en) | Method and apparatus for A/D conversion | |
| JP3115264B2 (ja) | デジタル／アナログ変換装置 | |
| JP4901112B2 (ja) | 帯域デルタ−シグマ・アナログ−デジタル変換器 | |
| JP3769339B2 (ja) | 可変サンプリングレートを有するデータ変換器および方法 | |
| JPH08321781A (ja) | オーバサンプリング変調器 | |
| CN111900992A (zh) | 一种基于增量调制的模数转换器 | |
| JP3115265B2 (ja) | アナログ／デジタル変換装置 | |
| EP0624290B1 (en) | Method for cascading sigma-delta modulators and a sigma-delta modulator system | |
| JP4141865B2 (ja) | モジュレータ | |
| EP1678832B1 (en) | Delta sigma modulator with integral decimation | |
| CN212486486U (zh) | 一种基于增量调制的模数转换器 | |
| JP2002510455A (ja) | 信号処理方法および装置 | |
| JP3812774B2 (ja) | １ビット信号処理装置 | |
| CN101120507A (zh) | 一种ad转换器装置 | |
| JP3148053B2 (ja) | ディジタル直交検波装置 | |
| JPH11274937A (ja) | Δς変調器およびそのδς変調器が適用された帯域通過フィルタ | |
| JPH0548463A (ja) | ノイズシエーピングａ−ｄ変換器 | |
| JPH08330968A (ja) | オーバーサンプリング・ディジタル／アナログ変換器及びその補償方法 | |
| JP3812775B2 (ja) | １ビット信号処理装置及びデルタ−シグマ変調装置 | |
| EP0905889B1 (en) | Distributed decimation sample rate conversion | |
| JP2004080430A (ja) | Δς変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |