KR100219155B1 - 디지탈/아날로그 변환장치 - Google Patents

디지탈/아날로그 변환장치 Download PDF

Info

Publication number
KR100219155B1
KR100219155B1 KR1019960039336A KR19960039336A KR100219155B1 KR 100219155 B1 KR100219155 B1 KR 100219155B1 KR 1019960039336 A KR1019960039336 A KR 1019960039336A KR 19960039336 A KR19960039336 A KR 19960039336A KR 100219155 B1 KR100219155 B1 KR 100219155B1
Authority
KR
South Korea
Prior art keywords
data
multiplier
converter
quantization
filter means
Prior art date
Application number
KR1019960039336A
Other languages
English (en)
Other versions
KR19980020740A (ko
Inventor
허정권
이태희
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960039336A priority Critical patent/KR100219155B1/ko
Priority to MYPI97004216A priority patent/MY121616A/en
Priority to US08/927,533 priority patent/US5854599A/en
Priority to JP09247312A priority patent/JP3115264B2/ja
Priority to CN97120626A priority patent/CN1107380C/zh
Priority to GB9719221A priority patent/GB2317286B/en
Publication of KR19980020740A publication Critical patent/KR19980020740A/ko
Application granted granted Critical
Publication of KR100219155B1 publication Critical patent/KR100219155B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3006Compensating for, or preventing of, undesired influence of physical parameters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators
    • H03M7/302Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3028Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one

Abstract

델타-시그마방식의 디지탈/아날로그(D/A)변환장치는 종래의 D/A변환장치가 차분데이타에 대한 필터링동작에 더하여 이득제어동작을 더 수행한다. 본 발명에 따른 이러한 D/A 변환장치는 종래의 D/A변환장치에 들어있는 차분기로부터 출력하는 차분데이타에 계수를 곱하며 그 결과 데이타를 출력하는 곱셈기, 차분데이타를 필터링하며 필터링된 데이타를 출력하는 필터, 및 곱셈기 및 필터의 출력데이타를 가산하여 양자화부로 공급하는 가산기를 포함한다. 곱셈기에서 사용되는 계수(factor)의 범위는 종래의 D/A변환기에 의한 양자화과정중에 부가되는 양자화잡음보다 낮은 양자화잡음이 발생되도록 적절히 선택된다. 따라서, 본 발명은 종래의 D/A변환장치에 비하여 상대적으로 그 크기가 작은 양자화잡음을 전체 통과대역에 대하여 발생하므로, 종래의 D/A변환장치에 비하여 폭넓은 신호통과대역을 보장할 수 있다. 그 결과, 더 높은 신호대 잡음비를 요구하는 차세대 오디오기기에도 적합한 성능을 제공한다. 또한, 본 발명에 따른 D/A변환장치는 종래의 D/A변환기 구성으로부터 약간의 변형만으로 구현할 수 있으므로, 거의 동일한 제작단가 및 제작공정으로도 훨씬 좋은 성능의 D/A변환장치를 생산할 수 있다.

Description

디지탈/아날로그(D/A)변환장치
본 발명의 목적은, 입력되는 디지탈신호를 아날로그신호로 변환시 발생하는 양자화 잡음(quantization noise)을 감소시켜 디지탈/아날로그변환의 성능을 향상시킬 수 있도록 한 D/A변환장치를 제공함에 있다.
본 발명은 디지탈/아날로그(D/A)변환장치에 관한 것으로, 보다 상세하게는, 신호에 부과되는 양자화잡음을 감소시켜 그 성능을 향상시킬 수 있도록 한 D/A변환장치에 관한 것이다.
아날로그와 디지탈 통신시스템분야에서, 아날로그신호를 디지탈화하거나 디지탈신호를 아날로그화하는 많은 A/D 및 D/A변환기술이 개발되고 있다. 그중 오디오신호대역에서 많이 사용되고 있는 기술이 오버샘플링(oversampling)을 이용하는 델타시그마(delta-sigma)방법이다. 델타시그마방법은 일정한 대역폭을 갖는 로우패스필터(low pass filter; LPF)를 이용하여 입력신호의 주파수대역을 제한하고, 대역제한된 신호를 나이퀴스트(Nyquist)주파수 이상의 샘플링주파수로 오버샘플링한다. 이러한 델타시그마방법을 이용하는 종래의 D/A변환장치를 도 1을 참조하여 설명한다.
각 샘플이 16비트의 양자화비트수로 표현되는 16비트디지탈신호는 도 1에 보여진 보간기(interpolator; 11)로 입력한다. 보간기(11)는 입력되는 디지탈신호를 보간하여 원하는 배수만큼 오버샘플링된 디지탈신호를 출력한다. 차분기(differentiator; 12)는 오버샘플링된 디지탈데이타(x)와 지연기(18)로부터 공급되는 데이타(y)를 수신한다. 차분기(12)는 수신된 데이타(y)를 16비트로 표현되는 디지탈신호로 변경시킨 다음, 오버샘플링된 디지탈데이타(x)와 변경된 데이타간의 차분데이타(x-y)를 구한다. 이 차분데이타(x-y)는 로우패스필터(13)로 입력한다. H(f)로 표현되는 전달함수를 갖는 로우패스필터(13)는 차분데이타(x-y)를 로우패스필터링한다.
양자화부(14)는 로우패스필터(13)에 의해 로우패스필터링된 데이타((x-y)H(f))를 1비트의 양자화비트수로 양자화하기 위하여, 나이퀴스트주파수보다 훨씬 높은 주파수를 샘플링주파수(Fs)로 사용하는 오버샘플링기법을 이용한다. 이러한 양자화부(14)는 곱셈기(15) 및 샘플러(sampler; 16)를 구비하여, 로우패스필터(13)로부터 공급되는 데이타를 양자화하여 1비트비트스트림(1-bit bitstream)의 형태로 출력한다. 곱셈기(15)는 로우패스필터(13)에 의해 로우패스필터링된 데이타((x-y)H(f))에 소정치(g)를 곱하며, 샘플러(16)는 샘플링주파수(Fs)를 이용하여 곱셈기(15)의 출력데이타((x-y)H(f)g)를 샘플링하여 1비트의 양자화비트수로 표현되는 1비트데이타를 발생한다. 그 결과, 1비트데이타(y)가 양자화부(14)로부터 1비트비트스트림의 형태로 출력된다. 1비트데이타(y)는 지연기(18) 및 D/A변환기(17)로 입력한다. 지연기(18)는 양자화부(14)로부터 공급되는 1비트데이타(y)를 일정시간 지연하여 차분기(12)로 공급하며, D/A변환기(17)는 1비트 디지탈-아날로그변환기로서, 양자화부(14)로부터 출력하는 1비트비트스트림을 아날로그신호로 변환하여 출력한다.
이와 같은 도 1의 D/A변환장치는 나이퀴스트주파수보다 훨씬 높은 주파수를 샘플링 주파수(Fs)로 사용하는 오버샘플링기법을 채용함에도 불구하고, 샘플러(16)로부터 출력하는 1비트비트스트림은 여전히 양자화과정에서 부가되는 양자화잡음(q)을 담고 있다. 이러한 양자화잡음(q)을 분석하기 위하여, 도 1의 D/A변환장치가 갖는 전달함수를 양자화부(14)에 의해 발생된 1비트데이타(y)에 관련하여 표현하면 다음의 수학식 1이 된다.
위의 수학식 1을 y에 대하여 정리하면, 다음의 수학식 2로 표현된다.
여기서, H(f)는 로우패스필터(13)의 전달함수이다.
H(f)g가 '1'보다 충분히 크면 양자화과정에서 발생되는 양자화잡음(q)은 다음의 수학식 3으로 나타낼 수 있다.
수학식 3으로 표현되는 양자화잡음은 로우패스필터(13)의 전달함수 H(f)에 반비례한다. 즉, 도 2에 보여진 그래프에서 예시한 바와 같이 양자화잡음(q)은 높은 주파수로 갈수록 더욱 커지게 된다. 특히, 곱셈기(15)의 계수(g)가 일정한 경우, 수학식 3으로 표현되는 양자화잡음은 로우패스필터(13)의 전달함수 H(f)에 의해서 결정된다. 그러므로, 주파수가 높아질수록 H(f)의 크기가 줄어들어 양자화잡음이 커지게 된다.
H(f)가 '1'인 경우, 양자화잡음은 최소가 되고, 다음의 수학식 4로 나타낼 수 있다.
하지만, 고주파영역으로 갈수록 양자화잡음의 크기는 커지는 반면 신호의 크기는 작아지므로, 양자화잡음에 고주파신호가 묻히게 되는 문제가 있다. 이로 인하여 입력되는 디지탈신호를 아날로그신호로 변환할 수 있는 대역이 좁아지게 된다.
게다가, 현재보다 높은 샘플링주파수를 요구하는 오디오기기, 예를 들어, 약 100kHz를 최대 대역폭으로 정하고 있는 슈퍼오디오(Super Audio)개념의 차세대 오디오기는, 현재보다 더 높은 신호대잡음비(signal to noise ratio ; SNR)를 요구한다.
그러므로, 이러한 오디오기기에 전술한 D/A변환기를 사용하는 경우 전술한 양자화 잡음의 문제는 더욱 심각해진다.
제1도는 종래 D/A 변환장치를 나타낸 구성도.
제2도는 제1도에 도시된 장치에서의 주파수-양자화잡음 특성곡선을 나타낸 그래프.
제3도는 본 발명의 바람직한 실시예에 따른 D/A변환장치를 나타내는 구성도.
제4a도는 제3도 장치의 필터가 로우패스필터로 구현된 경우의 주파수-양자화잡음 특성곡선을 나타내는 그래프.
제4b도는 제3도 장치의 필터가 하이패스필터로 구현된 경우의 주파수-양자화잡음 특성곡선을 나타내는 그래프.
* 도면의 주요부분에 대한 부호의 설명
31 : 보간기 32 : 차분기
33,37 : 곱셈기 34 : 필터
35 : 가산기 36 : 양자화부
38 : 샘플러 39 : D/A변환기
40 : 지연기
따라서, 본 발명의 디지탈/아날로그(D/A)변환장치는, 기설정된 다수의 양자화비트수로 양자화되며 오버샘플링된 데이타와 1비트데이타를 수신하며, 수신된 두 데이타간의 차분데이타를 발생하는 차분기와, 상기 차분기에 의해 발생된 차분데이타를 대역통과필터링하며 필터링된 데이타를 출력하는 필터수단과, 상기 차분기에 의해 발생된 차분데이타에 제 1계수(factor)를 곱하며, 그 결과데이타를 출력하는 제 1곱셈기와, 상기 필터수단의 출력데이타와 상기 제 1곱셈기의 출력데이타를 가산하며, 그 결과 데이타를 출력하는 가산기와, 상기 가산기의 출력데이타를 1비트의 양자화비트수로 표현되는 1비트데이타로 양자화하여 출력하는 양자화부와, 상기 양자화부로부터 출력하는 1비트데이타를 기설정된 시간간격만큼 지연시키며, 지연된 1비트데이타를 상기 차분기로 공급하는 지연기, 및 상기 양자화부로부터 출력하는 1비트데이타로 이루어진 1비트비트스트림을 디지탈-아날로그(D/A)변환하는 D/A변환기를 포함한다.
제 1곱셈기는 상기 양자화부가 상기 필터수단의 출력데이타만을 양자화하는 경우에 비하여 상대적으로 낮은 양자화잡음을 발생하는 조건을 만족하는 크기의 제 1계수를 갖는다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.
본 발명의 실시예에 따른 D/A변환장치를 도시하는 도 3을 참조하면, 보간기(31)는 외부로부터 입력되는 16비트디지탈신호를 보간하여 원하는 배수만큼 오버샘플링된 데이타(x)를 발생한다. 여기서, 16비트디지탈신호는 도 1에 관련하여 설명한 것처럼, 각 샘플이 16비트의 양자화비트수로 표현되는 신호이다. 보간기(31)에 의해 발생된 오버샘플링된 데이타(x)는 차분기(32)로 입력한다. 차분기(32)는 도 1의 차분기(12)와 동일한 동작을 수행하는 것으로서, 오버샘플링된 데이타(x)와 지연기(40)로부터 궤환 입력되는 1비트데이타(y)간의 차분을 구하고, 그 차분데이타(x-y)에 곱셈기(33)와 필터(34)로 출력한다. 곱셈기(33)는 입력되는 차분데이타(x-y)에 일정계수(g')를 곱하며, 그 결과로 얻어진 데이타((x-y)g')는 가산기(35)로 입력한다. 필터(34)는 전달함수 H(f)로 표현되는 일정한 대역폭을 갖는 로우패스필터(LPF) 또는 하이패스필터(HPF)로 구현되는 것으로, 입력되는 차분데이타(x-y)를 필터링을 하여, 대역제한된 데이타((x-y)H(f))를 발생한다. 대역제한된 데이타는 가산기(35)로 입력한다.
가산기(35)는 곱셈기(33)로부터 공급되는 데이타((x-y)g')와 필터(34)로부터 공급되는 대역제한된 데이타((x-y)H(f))를 가산하며, 그 결과를 양자화부(36)로 출력한다. 가산기(35)의 출력데이타를 수신하는 양자화부(36)는 곱셈기(37) 및 샘플러(38)를 구비한다. 이 양자화부(36)는, 나이퀴스트주파수보다 훨씬 높은 주파수를 샘플링주파수(Fs)로 사용하는 오버샘플링기법을 이용하여, 가산기(35)로부터 공급되는 데이타를 1비트의 양자화비트수로 표현되는 1비트데이타로 양자화시킨다. 보다 상세하게는, 곱셈기(37)는 가산기(35)로부터 출력하는 데이타((x-y)g'+(x-y)H(f))에 일정계수(g)를 곱하며, 그 결과 샘플러(38)로 출력한다. 샘플러(38)는 곱셈기(37)로부터 공급되는 데이타([(x-y)g'+(x-y)H(f)]g)를 샘플링주파수(Fs)로 샘플링하여 1비트데이타(y)를 발생한다. 그 결과, 양자화부(36)로부터 1비트데이타가 비트스트림형태로 출력한다. D/A변환기(39)는 양자화부(36)로부터 수신되는 1비트데이타(y)의 1비트비트스트림을 아날로그신호로 변환하여 출력한다. 지연기(40)는 양자화부(36)로부터 공급되는 1비트데이타(y)를 일정시간만큼 지연하여 차분기(32)로 궤환 입력한다. 여기서, 일정시간은 인접한 두 오버샘플링된 데이타간의 차분데이타를 구하는데 필요한 시간이 된다. 차분기(32)는 지연기(40)로부터 공급되는 1비트데이타를 16비트데이타로 변환시킨 다음, 보간기(31)로부터 공급되는 16비트데이타와의 차분을 계산한다.
양자화잡음에 관련하여 도 3의 D/A변환장치와 도 1의 D/A변환장치간의 차이를 설명하면 다음과 같다.
도 3의 D/A변환장치는 양자화부(36)에 의해 발생된 1비트데이타(y)에 관련하여 다음의 수학식 5로 표현되는 전달함수를 갖는다.
위의 수학식 5는 y에 대하여 다음의 수학식 6으로 정리된다.
여기서, H(f)는 필터(34)의 전달함수로, (g'+H(f))g가 '1'보다 충분히 크면 양자화과정을 통해 발생되는 양자화잡음(q)은 다음의 수학식 7로 나타낼 수 있다.
필터(34)가 로우패스필터(LPF)인 경우, 위의 수학식 7로 표현되는 양자화잡음은 도 4a에서 상대적으로 아랫쪽에 위치한 주파수-양자화잡음 특성곡선을 만족한다. 필터(34)의 전달함수 H(f) 및 곱셈기(33)의 계수(g') 둘 다가 '1'인 경우, 수학식 7의 양자화잡음은 최소가 되고, 이는 다음의 수학식 8로 표현된다.
따라서, 도 3의 장치는, 동일한 전달함수 H(f)를 갖는 로우패스필터(LPF)를 사용하는 도 1의 D/A변환장치에 비하여, 상대적으로 더 작은 양자화잡음을 갖게된다. 도 4a에서 상대적으로 위쪽에 위치한 주파수-양자화잡음 특성곡선은 종래의 도 1장치가 갖는 특성곡선이다. 곱셈기(33)의 계수(g')가 '1'보다 커지게 되면 양자화잡음은 더욱 작아지게 된다. 게다가, 양자화잡음의 증가율도 종래의 도 1장치에 비해 낮은 특성을 가지므로, 양자화잡음이 적은 통과대역(Passband)을 종래보다 더 넓게 정할 수 있다.
한편, 필터(34)가 하이패스필터(HPF)인 경우 수학식 7로 표현되는 양자화잡음은 도 4b에서 상대적으로 낮은 주파수-양자화잡음 특성곡선을 만족한다. 그러므로, 도 1의 D/A변환장치에 비하여, 상대적으로 더 작은 양자화잡음을 갖게된다. 즉, 입력되는 신호의 대역이 고주파로 갈수록 필터(34)의 전달함수 H(f)가 증가하므로 양자화잡음이 적어진다. 또한, 곱셈기들(33, 37)의 계수들(g', g)이 일정한 경우, 양자화잡음은 필터(34)의 전달함수 H(f)에 의해서 결정되며, 주파수가 높아질수록 H(f)의 크기가 커져 양자화잡음이 줄어든다. H(f)가 최소치 '0'을 가지며 곱셈기(33)의 계수(g')가 '1'인 경우, 양자화잡음은 최대가 되며 수학식 4와 동일한 관계로 표현되어, 도 1의 D/A변환장치에서의 양자화잡음의 최소와 같게 된다. 그리고, 곱셈기(33)의 계수(g')가 '1'보다 더 커지게 되면 양자화잡음은 다음의 수학식 9로 표현되며, 더욱 자아지게 된다.
그러므로, 하이패스필터(HPF)를 사용하는 경우 도 3의 장치는 도 4b 그래프에서 보듯이 전 주파수영역에서 종래보다 작은 양자화잡음을 갖게된다.
상술한 바와 같이, 본 발명에 따른 D/A변환장치는 인접한 두 오버샘플링된 데이타의 차분데이타에 대하여 로우패스필터 또는 하이패스필터로 필터링하는 동작과 별개의 크기조절동작을 수행하며, 크기조절된 데이타와 필터링된 데이타를 가산한 결과를 양자화한다. 따라서, 전 주파수영역에 대해 양자화잡음을 줄일 수 있어 통과대역의 폭을 넓힐 수 있는 효과를 갖는다. 그 결과, 더 높은 신호대 잡음 비를 요구하는 차세대 오디오기기에도 적합한 성능을 제공한다. 또한, 본 발명에 따른 D/A변환장치는 종래의 D/A변환장치로부터 하드웨어적으로 약간의 변형만으로 구현할 수 있으므로, 거의 동일한 제작단가 및 제작공정으로도 훨씬 좋은 성능의 D/A변환장치를 생산할 수 있다.

Claims (7)

  1. 기설정된 다수의 양자화비트수로 양자화되며 오버샘플링된 데이타와 1비트 데이타를 수신하며, 수신된 두 데이타간의 차분데이타를 발생하는 차분기;
    상기 차분기에 의해 발생된 차분데이타를 대역통과필터링하며 필터링된 데이타를 출력하는 필터수단;
    상기 차분기에 의해 발생된 차분데이타에 제 1계수(factor)를 곱하며, 그 결과데이타를 출력하는 제 1곱셈기;
    상기 필터수단의 출력데이타와 상기 제 1곱셈기의 출력데이타를 가산하며, 그 결과데이타를 출력하는 가산기;
    상기 가산기의 출력데이타를 1비트의 양자화비트수로 표현되는 1비트데이타로 양자화하여 출력하는 양자화부;
    상기 양자화부로부터 출력하는 1비트데이타를 기설정된 시간간격만큼 지연시키며, 지연된 1비트데이타를 상기 차분기로 공급하는 지연기; 및 상기 양자화부로부터 출력하는 1비트데이타로 이루어진 1비트비트스트림을 디지탈/아날로그(D/A)변환하는 D/A변환기를 포함하는 D/A변환장치.
  2. 제1항에 있어서, 제1곱셈기는 상기 양자화부가 상기 필터수단의 출력데이타만을 양자화하는 경우에 비하여 상대적으로 낮은 양자화잡음을 발생하는 조건을 만족하는 크기의 제1계수를 갖는 D/A변환장치.
  3. 제2항에 있어서, 상기 양자화부는 상기 가산기로부터 출력하는 데이타에 제2계수를 곱하며, 그 결과데이타를 출력하는 제2곱셈기; 및 상기 제2곱셈기의 출력데이타를 오버샘플링하여 1비트데이타를 발생하는 샘플러를 포함하며, 상기 제1곱셈기, 상기 제2곱셈기 및 상기 필터수단은, 상기 양자화부의 양자화동작에 의해 부가되는 양자화잡음의 크기가 (g'+H(f))g가 '1'보다 충분히 큰 조건을 만족하는 다음의 식을 만족하도록 설계되며,여기서, g'은 제1계수, g는 제2계수, 그리고 H(f)는 상기 필터수단의 전달함수인 D/A변환장치.
  4. 제3항에 있어서, 상기 필터수단은 로우패스필터이며, 상기 제1계수는 최소한 1인 크기를 갖는 D/A변환장치.
  5. 제4항에 있어서, 상기 필터수단 및 상기 제1곱셈기는, 부가되는 양자화잡음의 최소크기를로 제한하기 위하여, 필터수단의 전달함수 H(f)의 최대값 및 상기 제1계수의 최소값 둘 다가 1이 되도록 설계된 D/A변환장치.
  6. 제3항에 있어서, 상기 필터수단은 하이패스필터이며, 상기 제1계수는 최소한 1인 크기를 갖는 D/A변환장치.
  7. 제6항에 있어서, 상기 필터수단 및 상기 제1곱셈기는, 부가되는 양자화잡음의 최대크기를로 제한하기 위하여, 필터수단의 전달함수 H(f)의 최소값이 0이 되며 상기 제1계수의 최소값이 1이 되도록 설계된 D/A변환장치.
KR1019960039336A 1996-09-11 1996-09-11 디지탈/아날로그 변환장치 KR100219155B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019960039336A KR100219155B1 (ko) 1996-09-11 1996-09-11 디지탈/아날로그 변환장치
MYPI97004216A MY121616A (en) 1996-09-11 1997-09-11 Digital-to-analog conversion apparatus
US08/927,533 US5854599A (en) 1996-09-11 1997-09-11 Digital-to-analog conversion with reduced quantization noise
JP09247312A JP3115264B2 (ja) 1996-09-11 1997-09-11 デジタル/アナログ変換装置
CN97120626A CN1107380C (zh) 1996-09-11 1997-09-11 数/模转换装置
GB9719221A GB2317286B (en) 1996-09-11 1997-09-11 Digital-to-analog conversion apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960039336A KR100219155B1 (ko) 1996-09-11 1996-09-11 디지탈/아날로그 변환장치

Publications (2)

Publication Number Publication Date
KR19980020740A KR19980020740A (ko) 1998-06-25
KR100219155B1 true KR100219155B1 (ko) 1999-09-01

Family

ID=19473378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960039336A KR100219155B1 (ko) 1996-09-11 1996-09-11 디지탈/아날로그 변환장치

Country Status (6)

Country Link
US (1) US5854599A (ko)
JP (1) JP3115264B2 (ko)
KR (1) KR100219155B1 (ko)
CN (1) CN1107380C (ko)
GB (1) GB2317286B (ko)
MY (1) MY121616A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0879465B1 (en) * 1996-11-07 2005-11-16 Koninklijke Philips Electronics N.V. Data processing of a bitstream signal
US6816100B1 (en) 1999-03-12 2004-11-09 The Regents Of The University Of California Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators
US6518801B1 (en) * 1999-08-05 2003-02-11 Agere Systems Inc. Alias suppression method for 1-bit precision direct digital synthesizer
KR100598702B1 (ko) * 2000-03-22 2006-07-11 넥스원퓨처 주식회사 수신데이터의 수신감도 측정 시스템
JP4454109B2 (ja) * 2000-06-14 2010-04-21 日本テキサス・インスツルメンツ株式会社 パルス密度変調信号(pdm)のデジタル−アナログ変換処理におけるsn比改善の方法および装置
GB0018490D0 (en) 2000-07-27 2000-09-13 Element 14 Inc Digital/analogue communication system
US7230996B2 (en) * 2002-06-13 2007-06-12 Matsushita Electric Industrial Co., Ltd. Transmitting circuit device and wireless communications device
DE10331572B4 (de) * 2003-07-11 2005-06-09 Infineon Technologies Ag Sigma-Delta-Wandleranordnung
US7706495B2 (en) * 2004-03-12 2010-04-27 Panasonic Corporation Two-point frequency modulation apparatus
CN101610086B (zh) * 2008-06-20 2014-11-26 瑞昱半导体股份有限公司 可控制输出速率的积分三角调制器及其相关方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4682251A (en) * 1984-03-21 1987-07-21 Victor Company Of Japan, Ltd. Video signal reproducing apparatus having a noise reduction circuit
NL8600815A (nl) * 1986-03-28 1987-10-16 At & T & Philips Telecomm Inrichting voor het kompenseren van niet-lineaire vervorming in een te digitaliseren ingangssignaal en een echokompensatiestelsel voorzien van een dergelijke inrichting.
JP2574515B2 (ja) * 1990-05-16 1997-01-22 松下電器産業株式会社 Yc分離回路
US5323157A (en) * 1993-01-15 1994-06-21 Motorola, Inc. Sigma-delta digital-to-analog converter with reduced noise
GB2298096B (en) * 1995-02-10 1998-09-02 Motorola Inc Noise cancelling circuit and arrangement
US5663771A (en) * 1996-06-13 1997-09-02 Raytheon Company Adaptive video comb filter with legalized output signals
US5757300A (en) * 1996-10-22 1998-05-26 General Electric Company Feed-forward bandpass delta-sigma converter with tunable center frequency

Also Published As

Publication number Publication date
KR19980020740A (ko) 1998-06-25
CN1107380C (zh) 2003-04-30
MY121616A (en) 2006-02-28
JP3115264B2 (ja) 2000-12-04
GB2317286B (en) 1998-07-29
US5854599A (en) 1998-12-29
CN1180962A (zh) 1998-05-06
GB9719221D0 (en) 1997-11-12
GB2317286A (en) 1998-03-18
JPH10107638A (ja) 1998-04-24

Similar Documents

Publication Publication Date Title
Stewart et al. Oversampling and sigma-delta strategies for data conversion
US5880980A (en) Distributed decimation sample rate conversion
JP4261585B2 (ja) デルタシグマ・アナログデジタル変換器
US5786778A (en) Variable sample-rate DAC/ADC/converter system
US4772871A (en) Delta sigma modulator circuit for an analog-to-digital converter
US6317468B1 (en) IF exciter for radio transmitter
EP1071216A1 (en) Flexible and programmable delta-sigma analog signal converter
JP3193769B2 (ja) サンプリング周波数変換器
US7453382B2 (en) Method and apparatus for A/D conversion
KR100219155B1 (ko) 디지탈/아날로그 변환장치
JPH06232754A (ja) アナログ−デジタル変換器
JP4901112B2 (ja) 帯域デルタ−シグマ・アナログ−デジタル変換器
US5606319A (en) Method and apparatus for interpolation and noise shaping in a signal converter
JPH08321781A (ja) オーバサンプリング変調器
EP0778676A2 (en) Multi-rate digital filter apparatus and method for sigma-delta conversion processes
WO1998020657A1 (en) A method and system for quadrature modulation and digital-to-analog conversion
US6034629A (en) Analog-to-digital conversion apparatus
JPH09153806A (ja) 信号処理装置
US6172628B1 (en) Tone modulation with square wave
US6600789B1 (en) Signal processing method and device
EP1678832B1 (en) Delta sigma modulator with integral decimation
Abeysekera et al. A comparison of various low-pass filter architectures for Sigma-Delta demodulators
JP3812774B2 (ja) 1ビット信号処理装置
EP1021876A1 (en) Signal processing method and device
JP3040546B2 (ja) ノイズシェーピングa−d変換器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090529

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee