JP3040546B2 - ノイズシェーピングａ−ｄ変換器 - Google Patents
ノイズシェーピングａ−ｄ変換器Info
- Publication number
- JP3040546B2 JP3040546B2 JP3206890A JP20689091A JP3040546B2 JP 3040546 B2 JP3040546 B2 JP 3040546B2 JP 3206890 A JP3206890 A JP 3206890A JP 20689091 A JP20689091 A JP 20689091A JP 3040546 B2 JP3040546 B2 JP 3040546B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- quantizer
- value
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＣＣＩＴＴ勧告Ｇ．
７１１に述べられた音声周波数帯域信号のＰＣＭ符号化
方式を適用したＡ−Ｄ変換器に係り、デルタ−シグマ変
調方式のノイズシェーピングＡ−Ｄ変換器に関するもの
である。
７１１に述べられた音声周波数帯域信号のＰＣＭ符号化
方式を適用したＡ−Ｄ変換器に係り、デルタ−シグマ変
調方式のノイズシェーピングＡ−Ｄ変換器に関するもの
である。
【０００２】
【従来の技術】ＣＣＩＴＴ（国際電信電話諮問委員会）
勧告Ｇ．７１１に述べられている音声周波数帯域信号の
ＰＣＭ符号化方式において、４線インターフェースＰＣ
Ｍ符号化方式の送受分離特性規定に関してはＧ．７１４
に述べられており、また、２線インターフェースＰＣＭ
符号化方式の送受分離特性規定に関してはＧ．７１５に
述べられている。上記音声周波数帯域信号のＰＣＭ符号
化方式では、Ａ則と呼ばれる１３線折れ線近似による圧
縮法と、μ則と呼ばれる１５線折れ線近似による圧縮法
とが規定されており、どちらの符号化方式も８ビットの
ＰＣＭデータにより、小振幅側では１２ビット程度の精
度を要求し、大振幅側では７ビット程度の精度を要求し
ている。
勧告Ｇ．７１１に述べられている音声周波数帯域信号の
ＰＣＭ符号化方式において、４線インターフェースＰＣ
Ｍ符号化方式の送受分離特性規定に関してはＧ．７１４
に述べられており、また、２線インターフェースＰＣＭ
符号化方式の送受分離特性規定に関してはＧ．７１５に
述べられている。上記音声周波数帯域信号のＰＣＭ符号
化方式では、Ａ則と呼ばれる１３線折れ線近似による圧
縮法と、μ則と呼ばれる１５線折れ線近似による圧縮法
とが規定されており、どちらの符号化方式も８ビットの
ＰＣＭデータにより、小振幅側では１２ビット程度の精
度を要求し、大振幅側では７ビット程度の精度を要求し
ている。
【０００３】これら符号化方式に基づいたＡ−Ｄ変換器
を実現しようとする時、精度として１３ビットから１４
ビット精度のＡ−Ｄ変換器が必要となる。従来、この種
のＡ−Ｄ変換器として、逐次比較型のＡ−Ｄ変換器が数
多く開発されてきた。この理由として、音声周波数帯域
は比較的狭いため、逐次比較型の構成をとれる点と、消
費電力および回路規模の面に関して最もバランスがとれ
ている点があげられる。
を実現しようとする時、精度として１３ビットから１４
ビット精度のＡ−Ｄ変換器が必要となる。従来、この種
のＡ−Ｄ変換器として、逐次比較型のＡ−Ｄ変換器が数
多く開発されてきた。この理由として、音声周波数帯域
は比較的狭いため、逐次比較型の構成をとれる点と、消
費電力および回路規模の面に関して最もバランスがとれ
ている点があげられる。
【０００４】しかし、この逐次比較型のＡ−Ｄ変換器
は、入力信号帯域を制限するために急峻な前置フィルタ
が必要となり、この前置フィルタも含めＩＣ化するため
に、ＳＣＦ（スイッチトキャパシタ）技術を用いること
により実現されているのが現状である。近年、半導体プ
ロセス技術の微細化に伴い、上記逐次比較型のＡ−Ｄ変
換器に代わるアナログデータとディジタルデータとの相
互の交換手段として、デルタ−シグマ変調方式を用いた
オーバーサンプリング型のＡ−Ｄ変換器（以下「デルタ
−シグマ変調型Ａ−Ｄ変換器」という。）が開発されて
いる。このデルタ−シグマ変調型Ａ−Ｄ変換器は、量子
化ノイズを高周波帯域においやり、信号帯域内の量子化
ノイズを少なくしたものである。
は、入力信号帯域を制限するために急峻な前置フィルタ
が必要となり、この前置フィルタも含めＩＣ化するため
に、ＳＣＦ（スイッチトキャパシタ）技術を用いること
により実現されているのが現状である。近年、半導体プ
ロセス技術の微細化に伴い、上記逐次比較型のＡ−Ｄ変
換器に代わるアナログデータとディジタルデータとの相
互の交換手段として、デルタ−シグマ変調方式を用いた
オーバーサンプリング型のＡ−Ｄ変換器（以下「デルタ
−シグマ変調型Ａ−Ｄ変換器」という。）が開発されて
いる。このデルタ−シグマ変調型Ａ−Ｄ変換器は、量子
化ノイズを高周波帯域においやり、信号帯域内の量子化
ノイズを少なくしたものである。
【０００５】このデルタ−シグマ変調型Ａ−Ｄ変換器
は、逐次比較型のＡ−Ｄ変換器等で用いられる多ビット
で高精度なＤ−Ａ変換部を用いなくても高精度のＡ−Ｄ
変換が可能であり、また、サンプリング周波数が信号帯
域と比較して高いため、前置フィルタに要求するスペッ
クが緩くてすむという利点がある。このようなデルタ−
シグマ変調型Ａ−Ｄ変換器は、前述逐次比較型のＡ−Ｄ
変換器と比較すると、サンプリング周波数が高く、ディ
ジタル部の回路規模が大きいために、全体として、回路
規模および消費電力が大きくなるという欠点があった
が、近年、半導体プロセス技術の微細化に伴い、小型化
および低消費電力化される傾向があり、また他の信号処
理ＬＳＩとの親和性も良いため、これからますます注目
されていくと思われる。
は、逐次比較型のＡ−Ｄ変換器等で用いられる多ビット
で高精度なＤ−Ａ変換部を用いなくても高精度のＡ−Ｄ
変換が可能であり、また、サンプリング周波数が信号帯
域と比較して高いため、前置フィルタに要求するスペッ
クが緩くてすむという利点がある。このようなデルタ−
シグマ変調型Ａ−Ｄ変換器は、前述逐次比較型のＡ−Ｄ
変換器と比較すると、サンプリング周波数が高く、ディ
ジタル部の回路規模が大きいために、全体として、回路
規模および消費電力が大きくなるという欠点があった
が、近年、半導体プロセス技術の微細化に伴い、小型化
および低消費電力化される傾向があり、また他の信号処
理ＬＳＩとの親和性も良いため、これからますます注目
されていくと思われる。
【０００６】一方、ＣＣＩＴＴ勧告Ｇ．７１１に述べら
れている音声周波数帯域信号のＰＣＭ符号化方式に基づ
いてＡ−Ｄ変換器を実現しようとする時、精度として１
３ビットから１４ビットの精度Ａ−Ｄ変換器を実現する
ことが必要となる。そこで、これを上記デルタ−シグマ
変調型Ａ−Ｄ変換器で実現しようとすれば、オーバーサ
ンプル比を１２８倍とし、２次デルターシグマ型変調器
により構成する必要がある。
れている音声周波数帯域信号のＰＣＭ符号化方式に基づ
いてＡ−Ｄ変換器を実現しようとする時、精度として１
３ビットから１４ビットの精度Ａ−Ｄ変換器を実現する
ことが必要となる。そこで、これを上記デルタ−シグマ
変調型Ａ−Ｄ変換器で実現しようとすれば、オーバーサ
ンプル比を１２８倍とし、２次デルターシグマ型変調器
により構成する必要がある。
【０００７】図３は従来の２次デルタ−シグマ型変調型
Ａ−Ｄ変換器の構成を示すブロック図である。図３にお
いて、１，２は加算器、３，４，５は遅延器、６，７は
出力電圧値が２値のＤ−Ａ変換器、８０は量子化器であ
る。また、１０，１１は加算積分器であり、通常、オペ
アンプ等の能動素子により構成される。
Ａ−Ｄ変換器の構成を示すブロック図である。図３にお
いて、１，２は加算器、３，４，５は遅延器、６，７は
出力電圧値が２値のＤ−Ａ変換器、８０は量子化器であ
る。また、１０，１１は加算積分器であり、通常、オペ
アンプ等の能動素子により構成される。
【０００８】２値信号であるディジタル出力信号Ｙは、
遅延器５を介してＤ−Ａ変換器６，７に入力され、２値
のアナログ信号として加算積分器１０，１１にフィード
バックされる。Ｄ−Ａ変換器６，７の出力である２値の
アナログ信号の振幅は、アナログ入力信号Ｘの最大振幅
と同じ振幅に設定される。このように構成された従来の
２次デルタ−シグマ変調型Ａ−Ｄ変換器では、量子化器
８０からディジタル出力信号Ｙとして、アナログ入力信
号Ｘと、量子化ノイズの２次の差分出力が表れる。
遅延器５を介してＤ−Ａ変換器６，７に入力され、２値
のアナログ信号として加算積分器１０，１１にフィード
バックされる。Ｄ−Ａ変換器６，７の出力である２値の
アナログ信号の振幅は、アナログ入力信号Ｘの最大振幅
と同じ振幅に設定される。このように構成された従来の
２次デルタ−シグマ変調型Ａ−Ｄ変換器では、量子化器
８０からディジタル出力信号Ｙとして、アナログ入力信
号Ｘと、量子化ノイズの２次の差分出力が表れる。
【０００９】〔数１〕に、従来の２次デルタ−シグマ変
調型Ａ−Ｄ変換器のシステム関数を示す。
調型Ａ−Ｄ変換器のシステム関数を示す。
【００１０】
【数１】
【００１１】〔数１〕において、Ｘ（ｚ）はアナログ入
力信号Ｘ、Ｙ（ｚ）はデジタル出力信号Ｙ、Ｑ（ｚ）は
量子化ノイズを示す。 〔数１〕に示すように、量子化ノイズＱは（１−ｚ-1）
2 の変調を受け、２次のノイズシェーピングがなされ
る。したがって、サンプリング周波数がアナログ入力信
号Ｘの通過帯域に比べて十分高ければ、量子化器８０の
デジタル出力信号Ｙをディジタルフィルタ（図示せず）
に通すことにより、デジタル出力信号Ｙから量子化ノイ
ズＱを分離することができる。これにより、アナログ入
力信号Ｘの高精度なディジタル値が得られる。
力信号Ｘ、Ｙ（ｚ）はデジタル出力信号Ｙ、Ｑ（ｚ）は
量子化ノイズを示す。 〔数１〕に示すように、量子化ノイズＱは（１−ｚ-1）
2 の変調を受け、２次のノイズシェーピングがなされ
る。したがって、サンプリング周波数がアナログ入力信
号Ｘの通過帯域に比べて十分高ければ、量子化器８０の
デジタル出力信号Ｙをディジタルフィルタ（図示せず）
に通すことにより、デジタル出力信号Ｙから量子化ノイ
ズＱを分離することができる。これにより、アナログ入
力信号Ｘの高精度なディジタル値が得られる。
【００１２】
【発明が解決しようとする課題】上述のように、ＣＣＩ
ＴＴ勧告Ｇ．７１１に述べられた音声周波数帯域信号の
ＰＣＭ符号化方式に基づく伝送特性を満たしたＡ−Ｄ変
換器をオーバーサンプリング・デルタ−シグマ変調型Ａ
−Ｄ変換器により実現しようとする際には、オーバーサ
ンプル比を１２８倍とし、２次デルタ−シグマ型変調器
により構成する必要がある。
ＴＴ勧告Ｇ．７１１に述べられた音声周波数帯域信号の
ＰＣＭ符号化方式に基づく伝送特性を満たしたＡ−Ｄ変
換器をオーバーサンプリング・デルタ−シグマ変調型Ａ
−Ｄ変換器により実現しようとする際には、オーバーサ
ンプル比を１２８倍とし、２次デルタ−シグマ型変調器
により構成する必要がある。
【００１３】一般に信号帯域内の量子化ノイズを低減す
る方法としては、以下の３通りが考えられる。 (a) 高次のデルタ−シグマ変調器を用いる。 (b) サンプリングレートをあげる。 (c） 量子化レベルを細かくする。
る方法としては、以下の３通りが考えられる。 (a) 高次のデルタ−シグマ変調器を用いる。 (b) サンプリングレートをあげる。 (c） 量子化レベルを細かくする。
【００１４】(a) のように、高次のデルタ−シグマ変調
器を用いた場合、信号帯域内の量子ノイズをより高周波
帯域においやることができ、信号帯域内の量子化ノイズ
を減少させる効率の良い方法である。 (b) のように、サンプリングレートをあげた場合、理論
上はいくらでも帯域内の量子化ノイズを減らすことが可
能であるが、これも、アナログ素子やデジタル素子のス
ピードおよび消費電力により限界がある。
器を用いた場合、信号帯域内の量子ノイズをより高周波
帯域においやることができ、信号帯域内の量子化ノイズ
を減少させる効率の良い方法である。 (b) のように、サンプリングレートをあげた場合、理論
上はいくらでも帯域内の量子化ノイズを減らすことが可
能であるが、これも、アナログ素子やデジタル素子のス
ピードおよび消費電力により限界がある。
【００１５】(c）のように、量子化レベルを１ビットで
はなく多値にすることで、量子化ノイズそのものを小さ
くすることができる。 (a) から(b) に示した方法により、ＣＣＩＴＴ勧告Ｇ．
７１１に述べられた音声周波数帯域信号のＰＣＭ符号化
方式に基づく伝送特性を満たしたＡ−Ｄ変換器を実現す
ることができる。
はなく多値にすることで、量子化ノイズそのものを小さ
くすることができる。 (a) から(b) に示した方法により、ＣＣＩＴＴ勧告Ｇ．
７１１に述べられた音声周波数帯域信号のＰＣＭ符号化
方式に基づく伝送特性を満たしたＡ−Ｄ変換器を実現す
ることができる。
【００１６】しかし、このような(a) 〜(c）に示す量子
化ノイズの低減方法は、必ずしも効率の良い方法とはい
えない。なぜなら、ＣＣＩＴＴ勧告Ｇ．７１１に述べら
れた音声周波数帯域信号のＰＣＭ符号化方式に基づく伝
送特性は、アナログ入力信号の振幅が大振幅の際に７ビ
ット程度の精度を要求し、また小振幅の際に１２ビット
程度の精度を要求しているためである。すなわち、アナ
ログ入力信号の大振幅側よりも小振幅側に高い精度を要
求しているが、従来の２次デルタ−シグマ変調型Ａ−Ｄ
変換器は、アナログ入力信号の振幅の大小に関係なく、
量子化ノイズを低減しようとしているためである。
化ノイズの低減方法は、必ずしも効率の良い方法とはい
えない。なぜなら、ＣＣＩＴＴ勧告Ｇ．７１１に述べら
れた音声周波数帯域信号のＰＣＭ符号化方式に基づく伝
送特性は、アナログ入力信号の振幅が大振幅の際に７ビ
ット程度の精度を要求し、また小振幅の際に１２ビット
程度の精度を要求しているためである。すなわち、アナ
ログ入力信号の大振幅側よりも小振幅側に高い精度を要
求しているが、従来の２次デルタ−シグマ変調型Ａ−Ｄ
変換器は、アナログ入力信号の振幅の大小に関係なく、
量子化ノイズを低減しようとしているためである。
【００１７】この発明の目的は、上記問題点に鑑み、Ｃ
ＣＩＴＴ勧告Ｇ．７１１に述べられた音声周波数帯域信
号のＰＣＭ符号化方式に基づく伝送特性を満たし、かつ
低消費電力で効率的なノイズシェーピングＡ−Ｄ変換器
を提供することである。
ＣＩＴＴ勧告Ｇ．７１１に述べられた音声周波数帯域信
号のＰＣＭ符号化方式に基づく伝送特性を満たし、かつ
低消費電力で効率的なノイズシェーピングＡ−Ｄ変換器
を提供することである。
【００１８】
【課題を解決するための手段】この発明のノイズシェー
ピングＡ−Ｄ変換器は、入力信号と予め設定された（ｎ
−１）個の基準電圧と比較して、入力信号をｎ個のディ
ジタル出力信号の何れかに量子化する量子化器と、量子
化器のディジタル出力信号を設定時間遅延させる遅延器
と、遅延器からのｎ値のディジタル出力信号をｎ値のア
ナログ信号に変換するＤ−Ａ変換器と、外部からのアナ
ログ入力信号とＤ−Ａ変換器から出力されたアナログ信
号との差信号を累積する信号累積手段とを備え、信号累
積手段の出力信号を量子化器への入力信号とするノイズ
シェーピングＡ−Ｄ変換器であって、量子化器への入力
値と量子化器からの出力値との差信号の振幅レベルが、
量子化器への絶対入力振幅値が小さい箇所ほど、小さく
なるように、量子化器の（ｎ−１）個の基準電圧と、ｎ
値の出力電圧の関係が定められることを特徴とする。
ピングＡ−Ｄ変換器は、入力信号と予め設定された（ｎ
−１）個の基準電圧と比較して、入力信号をｎ個のディ
ジタル出力信号の何れかに量子化する量子化器と、量子
化器のディジタル出力信号を設定時間遅延させる遅延器
と、遅延器からのｎ値のディジタル出力信号をｎ値のア
ナログ信号に変換するＤ−Ａ変換器と、外部からのアナ
ログ入力信号とＤ−Ａ変換器から出力されたアナログ信
号との差信号を累積する信号累積手段とを備え、信号累
積手段の出力信号を量子化器への入力信号とするノイズ
シェーピングＡ−Ｄ変換器であって、量子化器への入力
値と量子化器からの出力値との差信号の振幅レベルが、
量子化器への絶対入力振幅値が小さい箇所ほど、小さく
なるように、量子化器の（ｎ−１）個の基準電圧と、ｎ
値の出力電圧の関係が定められることを特徴とする。
【００１９】
【作用】この発明の構成によれば、量子化器への入力値
と量子化器からの出力値との差信号の振幅レベルが、量
子化器への絶対入力振幅値が小さい箇所ほど、小さくな
るように、量子化器の（ｎ−１）個の基準電圧と、ｎ値
の出力電圧の関係が定められる量子化器が備えられてい
るため、ノイズシェーピング器への、入力信号振幅が小
さければ小さいほど、量子化器で生ずる量子化ノイズの
絶対量を減少させることができる。
と量子化器からの出力値との差信号の振幅レベルが、量
子化器への絶対入力振幅値が小さい箇所ほど、小さくな
るように、量子化器の（ｎ−１）個の基準電圧と、ｎ値
の出力電圧の関係が定められる量子化器が備えられてい
るため、ノイズシェーピング器への、入力信号振幅が小
さければ小さいほど、量子化器で生ずる量子化ノイズの
絶対量を減少させることができる。
【００２０】したがって、従来の２次デルタ−シグマ変
調型Ａ−Ｄ変換器と比較して、簡単な回路構成で高効率
にノイズシェーピングを行うことができる。
調型Ａ−Ｄ変換器と比較して、簡単な回路構成で高効率
にノイズシェーピングを行うことができる。
【００２１】
【実施例】図１はこの発明の一実施例のノイズシェーピ
ングＡ−Ｄ変換器の構成を示すブロック図である。図１
において、１は加算器、３，５は遅延器、６はＤ−Ａ変
換器、８は量子化器である。１０は信号累積手段となる
加算器１および遅延器２からなる加算積分器であり、オ
ペアンプ等の能動素子により構成したものである。
ングＡ−Ｄ変換器の構成を示すブロック図である。図１
において、１は加算器、３，５は遅延器、６はＤ−Ａ変
換器、８は量子化器である。１０は信号累積手段となる
加算器１および遅延器２からなる加算積分器であり、オ
ペアンプ等の能動素子により構成したものである。
【００２２】図１に示すように、ノイズシェーピングＡ
−Ｄ変換器は、出力電圧値の相対比が±４，±１および
０の５値であるＤ−Ａ変換器６と、このＤ−Ａ変換器６
の出力信号とアナログ入力信号Ｘとの差を累算する加算
積分器１０と、この加算積分器１０の出力信号１０ａと
予め設定された４値の基準電圧とを比較し５値のディジ
タル出力信号Ｙを出力とするとともにディジタル出力信
号ＹをＤ−Ａ変換器６に入力する量子化器８とを備えた
ものである。
−Ｄ変換器は、出力電圧値の相対比が±４，±１および
０の５値であるＤ−Ａ変換器６と、このＤ−Ａ変換器６
の出力信号とアナログ入力信号Ｘとの差を累算する加算
積分器１０と、この加算積分器１０の出力信号１０ａと
予め設定された４値の基準電圧とを比較し５値のディジ
タル出力信号Ｙを出力とするとともにディジタル出力信
号ＹをＤ−Ａ変換器６に入力する量子化器８とを備えた
ものである。
【００２３】このように構成したノイズシェーピングＡ
−Ｄ変換器の動作を説明する。加算積分器１０により、
アナログ入力信号ＸとＤ−Ａ変換器６の出力信号との差
を遅延器３を介して加算器１に入力することによって累
算する。加算積分器１０により累積されたアナログ出
力、すなわち出力信号１０ａは、量子化器８に入力され
る。量子化器８は、加算積分器１０の出力信号１０ａの
電圧値と、４値の基準電圧とを比較し、５値のディジタ
ル出力信号Ｙを出力する。
−Ｄ変換器の動作を説明する。加算積分器１０により、
アナログ入力信号ＸとＤ−Ａ変換器６の出力信号との差
を遅延器３を介して加算器１に入力することによって累
算する。加算積分器１０により累積されたアナログ出
力、すなわち出力信号１０ａは、量子化器８に入力され
る。量子化器８は、加算積分器１０の出力信号１０ａの
電圧値と、４値の基準電圧とを比較し、５値のディジタ
ル出力信号Ｙを出力する。
【００２４】この量子化器８は、予め、基準電圧とし
て、アナログ入力信号Ｘの最大振幅（以下、「入力最大
振幅」という。）に対して±１／２および±１／１６の
４値を設定したものである。そして、加算積分器１０の
出力信号１０ａが、入力最大振幅の１／２以上の値であ
る場合には”１”を出力し、入力最大振幅の１／１６か
ら１／２の値である場合には”１／４”を出力し、入力
最大振幅の−１／１６から１／１６の値である場合に
は”０”を出力し、入力最大振幅の−１／２から−１／
１６の値である場合には”−１／４”を出力し、入力最
大振幅の−１／２以下の値である場合は、”−１”を出
力する。また、量子化器８の出力信号である５値のディ
ジタル出力信号Ｙは、遅延器５を介してＤ−Ａ変換器６
に入力信号として与えられる。Ｄ−Ａ変換器６は、遅延
器５を介して入力された量子化器８のディジタル出力信
号Ｙをアナログ変換する。このＤ−Ａ変換器６の出力電
圧値の相対比は±４，±１および０の５値である。これ
により、アナログ入力信号Ｘの量子化によって生じた量
子化ノイズに対して１次のノイズシェーピングがなされ
ることとなる。
て、アナログ入力信号Ｘの最大振幅（以下、「入力最大
振幅」という。）に対して±１／２および±１／１６の
４値を設定したものである。そして、加算積分器１０の
出力信号１０ａが、入力最大振幅の１／２以上の値であ
る場合には”１”を出力し、入力最大振幅の１／１６か
ら１／２の値である場合には”１／４”を出力し、入力
最大振幅の−１／１６から１／１６の値である場合に
は”０”を出力し、入力最大振幅の−１／２から−１／
１６の値である場合には”−１／４”を出力し、入力最
大振幅の−１／２以下の値である場合は、”−１”を出
力する。また、量子化器８の出力信号である５値のディ
ジタル出力信号Ｙは、遅延器５を介してＤ−Ａ変換器６
に入力信号として与えられる。Ｄ−Ａ変換器６は、遅延
器５を介して入力された量子化器８のディジタル出力信
号Ｙをアナログ変換する。このＤ−Ａ変換器６の出力電
圧値の相対比は±４，±１および０の５値である。これ
により、アナログ入力信号Ｘの量子化によって生じた量
子化ノイズに対して１次のノイズシェーピングがなされ
ることとなる。
【００２５】このように構成したノイズシェーピングＡ
−Ｄ変換器のシステム関数を〔数２〕，〔数３〕および
〔数４〕に示す。なお、アナログ入力信号ＸをＸ（ｚ）
とし、ディジタル出力信号ＹをＹ（ｚ）とし、量子化ノ
イズをＱ（ｚ）とした。入力最大振幅が１／４以上の時
は、
−Ｄ変換器のシステム関数を〔数２〕，〔数３〕および
〔数４〕に示す。なお、アナログ入力信号ＸをＸ（ｚ）
とし、ディジタル出力信号ＹをＹ（ｚ）とし、量子化ノ
イズをＱ（ｚ）とした。入力最大振幅が１／４以上の時
は、
【００２６】
【数２】
【００２７】なる。また、入力最大振幅が１／４以下の
時は、
時は、
【００２８】
【数３】
【００２９】なる。さらに、入力最大振幅が微小の時
は、
は、
【００３０】
【数４】
【００３１】となる。従来例で述べた〔数１〕で示す２
次のノイズシェーピングと比較して、〔数２〕に示すよ
うにアナログ入力信号Ｘの振幅が大きい時は、入力信号
帯域内の量子化ノイズは大きくなるが、アナログ入力信
号Ｘの振幅が小さい時は、〔数３〕および〔数４〕に示
すように、量子化ノイズの絶対量そのものが減少し、入
力信号帯域内の量子化ノイズはそれに比例し減少する。
次のノイズシェーピングと比較して、〔数２〕に示すよ
うにアナログ入力信号Ｘの振幅が大きい時は、入力信号
帯域内の量子化ノイズは大きくなるが、アナログ入力信
号Ｘの振幅が小さい時は、〔数３〕および〔数４〕に示
すように、量子化ノイズの絶対量そのものが減少し、入
力信号帯域内の量子化ノイズはそれに比例し減少する。
【００３２】また、〔数２〕に示すようにアナログ入力
信号Ｘの振幅が大きい時は、従来例で述べた〔数１〕で
示す２次のノイズシェーピングと比べ、入力信号帯域内
の量子化ノイズは大きくなるため、Ｓ／Ｎ（信号対総合
雑音比）が、従来のＡ−Ｄ変換器と比べ悪くなるが、音
声周波数帯域信号のＰＣＭ符号化方式についてＣＣＩＴ
Ｔ勧告Ｇ．７１１に述べられているように、アナログ入
力信号Ｘの振幅が大きい場合には、７ビット程度の精度
があれば良いため問題とならない。
信号Ｘの振幅が大きい時は、従来例で述べた〔数１〕で
示す２次のノイズシェーピングと比べ、入力信号帯域内
の量子化ノイズは大きくなるため、Ｓ／Ｎ（信号対総合
雑音比）が、従来のＡ−Ｄ変換器と比べ悪くなるが、音
声周波数帯域信号のＰＣＭ符号化方式についてＣＣＩＴ
Ｔ勧告Ｇ．７１１に述べられているように、アナログ入
力信号Ｘの振幅が大きい場合には、７ビット程度の精度
があれば良いため問題とならない。
【００３３】次に、図２はこの発明の一実施例のノイズ
シェーピングＡ−Ｄ変換器および従来の２次デルタ−シ
グマ型変調型Ａ−Ｄ変換器におけるアナログ入力信号Ｘ
の振幅とＳ／Ｎ（信号対総合雑音比）との関係を示す図
である。なお、オーバーサンプリング比は１２８倍とし
た。また、アナログ入力信号Ｘとして周波数１１２５
〔Ｈｚ〕の正弦波を入力し、入力振幅を０〔ｄＢ〕から
−６０〔ｄＢ〕まで変化させた。但し、図２に示す特性
は、図１および図３で示す量子化器８，８０により出力
したディジタル信号を５次のディジタルＬＰＦに通し、
高周波ノイズを取り除いた信号に対するものである。
シェーピングＡ−Ｄ変換器および従来の２次デルタ−シ
グマ型変調型Ａ−Ｄ変換器におけるアナログ入力信号Ｘ
の振幅とＳ／Ｎ（信号対総合雑音比）との関係を示す図
である。なお、オーバーサンプリング比は１２８倍とし
た。また、アナログ入力信号Ｘとして周波数１１２５
〔Ｈｚ〕の正弦波を入力し、入力振幅を０〔ｄＢ〕から
−６０〔ｄＢ〕まで変化させた。但し、図２に示す特性
は、図１および図３で示す量子化器８，８０により出力
したディジタル信号を５次のディジタルＬＰＦに通し、
高周波ノイズを取り除いた信号に対するものである。
【００３４】図２において、斜線部の外側が、ＣＣＩＴ
Ｔ勧告Ｇ．７１４による規格であり、従来のＡ−Ｄ変換
器および実施例のノイズシェーピングＡ−Ｄ変換器の両
方とも、この特性を満足していることがわかる。また、
点線で示されたものが、通常の１次のデルタ−シグマ変
調器を用いたＡ−Ｄ変換器の特性であり、これではＣＣ
ＩＴＴ勧告Ｇ．７１４による規格を満足できない。
Ｔ勧告Ｇ．７１４による規格であり、従来のＡ−Ｄ変換
器および実施例のノイズシェーピングＡ−Ｄ変換器の両
方とも、この特性を満足していることがわかる。また、
点線で示されたものが、通常の１次のデルタ−シグマ変
調器を用いたＡ−Ｄ変換器の特性であり、これではＣＣ
ＩＴＴ勧告Ｇ．７１４による規格を満足できない。
【００３５】従来例で述べた２次デルタ−シグマ変調型
Ａ−Ｄ変換器のノイズシェーピング特性は、実施例と比
較すると、アナログ入力信号Ｘの振幅が−３０〔ｄＢ〕
以上でＳ／Ｎの良い特性となっている。しかし、このデ
ィジタル出力信号に対しＧ．７１１で述べたＰＭＣ符号
化方式によりデータ圧縮がなされれば、論理上−３０
〔ｄＢ〕以上の入力振幅に対しては、Ｓ／Ｎが４４〔ｄ
Ｂ〕以上を上回ることがないため、実際上、−３０〔ｄ
Ｂ〕以上の振幅で４４〔ｄＢ〕以上のＳ／Ｎを確保する
ことは意味がない。また、−３０〔ｄＢ〕以下の入力振
幅に対しては、実施例は、従来例とほぼ同等の特性であ
ることがわかる。
Ａ−Ｄ変換器のノイズシェーピング特性は、実施例と比
較すると、アナログ入力信号Ｘの振幅が−３０〔ｄＢ〕
以上でＳ／Ｎの良い特性となっている。しかし、このデ
ィジタル出力信号に対しＧ．７１１で述べたＰＭＣ符号
化方式によりデータ圧縮がなされれば、論理上−３０
〔ｄＢ〕以上の入力振幅に対しては、Ｓ／Ｎが４４〔ｄ
Ｂ〕以上を上回ることがないため、実際上、−３０〔ｄ
Ｂ〕以上の振幅で４４〔ｄＢ〕以上のＳ／Ｎを確保する
ことは意味がない。また、−３０〔ｄＢ〕以下の入力振
幅に対しては、実施例は、従来例とほぼ同等の特性であ
ることがわかる。
【００３６】次に、この実施例のノイズシェーピングＡ
−Ｄ変換器と、図３に示す従来の２次デルタシグマ型Ａ
−Ｄ変換器とについて、消費電力の面で比較してみる。
一般にオペアンプ等の能動素子により加算積分器を構成
する場合、スルーレート，セットリングタイムおよび電
圧利得等に対する要求により、比較的大きな電力を必要
とするが、図１および図３から明らかなように、従来の
Ａ−Ｄ変換器は、加算積分器が２個必要なのに対し、実
施例のＡ−Ｄ変換器は１個必要なだけであり、消費電力
を低減することができる。
−Ｄ変換器と、図３に示す従来の２次デルタシグマ型Ａ
−Ｄ変換器とについて、消費電力の面で比較してみる。
一般にオペアンプ等の能動素子により加算積分器を構成
する場合、スルーレート，セットリングタイムおよび電
圧利得等に対する要求により、比較的大きな電力を必要
とするが、図１および図３から明らかなように、従来の
Ａ−Ｄ変換器は、加算積分器が２個必要なのに対し、実
施例のＡ−Ｄ変換器は１個必要なだけであり、消費電力
を低減することができる。
【００３７】また、図３に示す従来のＡ−Ｄ変換器の構
成では、２段目の加算積分器１１への入力信号ａの振幅
は、入力信号Ｘの振幅の約２倍となるため、加算積分器
１１のダイナミックレンジが大きくとれることが必要と
なる。これに対し、図１に示す実施例のＡ−Ｄ変換器
は、加算積分器１０に要求されるスペックが比較的緩
く、１個の加算積分器１０で構成できるが、かわりに比
較器が４個必要となる。しかし、比較器はオープンルー
プとして使用するため、発振防止用の補償用コンデンサ
が不要であり、低消費電力化が可能となる。
成では、２段目の加算積分器１１への入力信号ａの振幅
は、入力信号Ｘの振幅の約２倍となるため、加算積分器
１１のダイナミックレンジが大きくとれることが必要と
なる。これに対し、図１に示す実施例のＡ−Ｄ変換器
は、加算積分器１０に要求されるスペックが比較的緩
く、１個の加算積分器１０で構成できるが、かわりに比
較器が４個必要となる。しかし、比較器はオープンルー
プとして使用するため、発振防止用の補償用コンデンサ
が不要であり、低消費電力化が可能となる。
【００３８】以上説明したように、実施例のノイズシェ
ーピングＡ−Ｄ変換器によれば、信号累積手段となる加
算積分器１０により、出力電圧値の相対比が±４，±１
および０の５値であるＤ−Ａ変換器６の出力信号とアナ
ログ入力信号Ｘとの差を累算し、量子化器８により、加
算積分器１０の出力信号１０ａと予め設定した４値の基
準電圧とを比較し５値のディジタル出力信号Ｙを出力と
するとともにこのディジタル出力信号ＹをＤ−Ａ変換器
６に入力する。これにより、１次のデルタ−シグマ変調
による１次のノイズシェーピングでありながら、アナロ
グ入力信号Ｘが小振幅である際に生じた量子化ノイズの
絶対量を減少させることができる。したがって、従来の
２次デルタ−シグマ変調型Ａ−Ｄ変換器と比較して回路
構成が簡単で、かつ低消費電力化が可能である。
ーピングＡ−Ｄ変換器によれば、信号累積手段となる加
算積分器１０により、出力電圧値の相対比が±４，±１
および０の５値であるＤ−Ａ変換器６の出力信号とアナ
ログ入力信号Ｘとの差を累算し、量子化器８により、加
算積分器１０の出力信号１０ａと予め設定した４値の基
準電圧とを比較し５値のディジタル出力信号Ｙを出力と
するとともにこのディジタル出力信号ＹをＤ−Ａ変換器
６に入力する。これにより、１次のデルタ−シグマ変調
による１次のノイズシェーピングでありながら、アナロ
グ入力信号Ｘが小振幅である際に生じた量子化ノイズの
絶対量を減少させることができる。したがって、従来の
２次デルタ−シグマ変調型Ａ−Ｄ変換器と比較して回路
構成が簡単で、かつ低消費電力化が可能である。
【００３９】
【発明の効果】この発明のノイズシェーピングＡ−Ｄ変
換器によれば、量子化器への入力値と量子化器からの出
力値との差信号の振幅レベルが、量子化器への絶対入力
振幅値が小さい箇所ほど、小さくなるように、量子化器
の（ｎ−１）個の基準電圧と、ｎ値の出力電圧の関係が
定められる量子化器が備えられているため、ノイズシェ
ーピング器への、入力信号振幅が小さければ小さいほ
ど、量子化器で生ずる量子化ノイズの絶対量を減少させ
ることができる。
換器によれば、量子化器への入力値と量子化器からの出
力値との差信号の振幅レベルが、量子化器への絶対入力
振幅値が小さい箇所ほど、小さくなるように、量子化器
の（ｎ−１）個の基準電圧と、ｎ値の出力電圧の関係が
定められる量子化器が備えられているため、ノイズシェ
ーピング器への、入力信号振幅が小さければ小さいほ
ど、量子化器で生ずる量子化ノイズの絶対量を減少させ
ることができる。
【００４０】したがって、従来の２次デルタ−シグマ変
調型Ａ−Ｄ変換器に比較して、簡単な回路構成で高効率
にノイズシェーピングを行うことができる。その結果、
ＣＣＩＴＴ勧告Ｇ．７１１に述べられた音声周波数帯域
信号のＰＣＭ符号化方式の伝送特性を満たし、かつ低消
費電力で効率的なノイズシェーピングＡ−Ｄ変換器を得
ることができる。
調型Ａ−Ｄ変換器に比較して、簡単な回路構成で高効率
にノイズシェーピングを行うことができる。その結果、
ＣＣＩＴＴ勧告Ｇ．７１１に述べられた音声周波数帯域
信号のＰＣＭ符号化方式の伝送特性を満たし、かつ低消
費電力で効率的なノイズシェーピングＡ−Ｄ変換器を得
ることができる。
【図１】この発明の一実施例のノイズシェーピングＡ−
Ｄ変換器の構成を示すブロック図である。
Ｄ変換器の構成を示すブロック図である。
【図２】この発明の一実施例のノイズシェーピングＡ−
Ｄ変換器および従来の２次デルタ−シグマ型変調型Ａ−
Ｄ変換器におけるアナログ入力信号Ｘの振幅とＳ／Ｎ
（信号対総合雑音比）との関係を示す図である。
Ｄ変換器および従来の２次デルタ−シグマ型変調型Ａ−
Ｄ変換器におけるアナログ入力信号Ｘの振幅とＳ／Ｎ
（信号対総合雑音比）との関係を示す図である。
【図３】従来の２次デルタ−シグマ型変調型Ａ−Ｄ変換
器の構成を示すブロック図である。
器の構成を示すブロック図である。
６ Ｄ−Ａ変換器 ８ 量子化器 10 加算積分器（信号累積手段） Ｘ アナログ入力信号 Ｙ ディジタル出力信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中平 博幸 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 庄野 敏之 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭62−98918（ＪＰ，Ａ) 特開 平１−274509（ＪＰ，Ａ) 特開 平２−20933（ＪＰ，Ａ) 特開 平１−319330（ＪＰ，Ａ) 特開 平４−127606（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 3/04
Claims (1)
- 【請求項１】 入力信号と予め設定された（ｎ−１）個
の基準電圧と比較して、入力信号をｎ個のディジタル出
力信号の何れかに量子化する量子化器と、前記量子化器
のディジタル出力信号を設定時間遅延させる遅延器と、
前記遅延器からのｎ値のディジタル出力信号をｎ値のア
ナログ信号に変換するＤ−Ａ変換器と、外部からのアナ
ログ入力信号と前記Ｄ−Ａ変換器から出力されたアナロ
グ信号との差信号を累積する信号累積手段とを備え、前
記信号累積手段の出力信号を前記量子化器への入力信号
とするノイズシェーピングＡ−Ｄ変換器であって、 前記量子化器への入力値と前記量子化器からの出力値と
の差信号の振幅レベルが、前記量子化器への絶対入力振
幅値が小さい箇所ほど、小さくなるように、前記量子化
器の（ｎ−１）個の基準電圧と、ｎ値の出力電圧の関係
が定められることを特徴とする ノイズシェーピングＡ−
Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3206890A JP3040546B2 (ja) | 1991-08-19 | 1991-08-19 | ノイズシェーピングａ−ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3206890A JP3040546B2 (ja) | 1991-08-19 | 1991-08-19 | ノイズシェーピングａ−ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0548463A JPH0548463A (ja) | 1993-02-26 |
| JP3040546B2 true JP3040546B2 (ja) | 2000-05-15 |
Family
ID=16530749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3206890A Expired - Fee Related JP3040546B2 (ja) | 1991-08-19 | 1991-08-19 | ノイズシェーピングａ−ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3040546B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5528239A (en) * | 1992-04-17 | 1996-06-18 | Crystal Semiconductor Corporation | Low noise transmission of output data from a delta-sigma modulator |
| JP4840947B2 (ja) * | 2010-06-07 | 2011-12-21 | ルネサスエレクトロニクス株式会社 | Ａ／ｄ変換回路を内蔵した半導体集積回路 |
| JP2012023540A (ja) * | 2010-07-14 | 2012-02-02 | Asahi Kasei Electronics Co Ltd | マルチビットデルタシグマ変調器及びａｄコンバータ |
| JP6185244B2 (ja) | 2013-01-08 | 2017-08-23 | サトーホールディングス株式会社 | 用紙ガイド機構 |
-
1991
- 1991-08-19 JP JP3206890A patent/JP3040546B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0548463A (ja) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243345A (en) | Sigma-delta modulator having a plural order loop filter with successive filter sections of successively smaller signal excursion range | |
| US4772871A (en) | Delta sigma modulator circuit for an analog-to-digital converter | |
| US5745061A (en) | Method of improving the stability of a sigma-delta modulator employing dither | |
| Stewart et al. | Oversampling and sigma-delta strategies for data conversion | |
| US5736950A (en) | Sigma-delta modulator with tunable signal passband | |
| US7190295B2 (en) | Accumulator for adaptive sigma-delta modulation | |
| US5424739A (en) | Device and method for digitally shaping the quantization noise of an N-bit digital signal, such as for digital-to-analog conversion | |
| US6922161B2 (en) | Delta-Sigma modulator for reducing quantization noise and oversampling ratio (OSR) | |
| EP1488525B1 (en) | A system and method for adaptive sigma-delta modulation | |
| JPH05110442A (ja) | 高次シグマ−デルタ変調器の安定化方法および構成 | |
| JPH07162307A (ja) | アナログ−ディジタル変換器 | |
| US5629701A (en) | Cascaded Nth order (N>2) feedforward sigma-delta modulators | |
| EP0512619A1 (en) | Sampling frequency converter | |
| EP0506079A1 (en) | Sigma delta type digital/analog converter system with reduced quantization error | |
| JP3115265B2 (ja) | アナログ／デジタル変換装置 | |
| JP3040546B2 (ja) | ノイズシェーピングａ−ｄ変換器 | |
| JP3115264B2 (ja) | デジタル／アナログ変換装置 | |
| JP4141865B2 (ja) | モジュレータ | |
| TW408531B (en) | Signal processing method and device | |
| JPH04129334A (ja) | ディジタル・シグマデルタ変調器 | |
| JPH0376318A (ja) | ディジタル／アナログ変換器またはアナログ／ディジタル変換器におけるデルタシグマ変調回路 | |
| US5990818A (en) | Method and apparatus for processing sigma-delta modulated signals | |
| EP1665544B1 (en) | Accumulator for adaptive sigma-delta modulation | |
| JP3232865B2 (ja) | デジタル／アナログ信号変換装置 | |
| Adams et al. | A novel architecture for reducing the sensitivity of multibit sigma-delta ADCs to DAC nonlinearity |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |