JP3115265B2 - アナログ／デジタル変換装置 - Google Patents
アナログ／デジタル変換装置Info
- Publication number
- JP3115265B2 JP3115265B2 JP09251169A JP25116997A JP3115265B2 JP 3115265 B2 JP3115265 B2 JP 3115265B2 JP 09251169 A JP09251169 A JP 09251169A JP 25116997 A JP25116997 A JP 25116997A JP 3115265 B2 JP3115265 B2 JP 3115265B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- integrator
- bit
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0854—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of quantisation noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はアナログ／デジタル
変換装置に係り、特に信号に付加される量子化雑音を減
らしてその性能を向上させるようにしたアナログ／デジ
タル変換装置に関する。
変換装置に係り、特に信号に付加される量子化雑音を減
らしてその性能を向上させるようにしたアナログ／デジ
タル変換装置に関する。
【０００２】
【従来の技術】アナログとデジタル通信システム分野に
おいて、アナログ信号をデジタル化したりデジタル信号
をアナログ化する多くのＡ／ＤおよびＤ／Ａ変換技術が
開発されている。そのうちオーディオ信号帯域で多用さ
れている技術がオーバサンプリングを用いるデルタシグ
マ方法である。デルタシグマ方法は一定した帯域幅を有
するローパスフィルタ（ＬＰＦ）を用いて入力信号の周
波数帯域を制限し、帯域制限された信号をナイキスト周
波数以上のサンプリング周波数にオーバサンプリングす
る。かかるデルタシグマ方法を用いる従来のアナログ／
デジタル変換装置を図１に基づき説明する。
おいて、アナログ信号をデジタル化したりデジタル信号
をアナログ化する多くのＡ／ＤおよびＤ／Ａ変換技術が
開発されている。そのうちオーディオ信号帯域で多用さ
れている技術がオーバサンプリングを用いるデルタシグ
マ方法である。デルタシグマ方法は一定した帯域幅を有
するローパスフィルタ（ＬＰＦ）を用いて入力信号の周
波数帯域を制限し、帯域制限された信号をナイキスト周
波数以上のサンプリング周波数にオーバサンプリングす
る。かかるデルタシグマ方法を用いる従来のアナログ／
デジタル変換装置を図１に基づき説明する。
【０００３】差分器１１は、入力されるアナログ信号ｘ
とＤ／Ａ変換器１６から供給されるアナログ信号ｙとの
間の差分信号（ｘ−ｙ）を求める。この差分信号（ｘ−
ｙ）はローパスフィルタ１２に入力される。Ｈ（ｆ）と
表現される伝達関数を有するローパスフィルタ１２は差
分信号（ｘ−ｙ）をローパスフィルタリングする。
とＤ／Ａ変換器１６から供給されるアナログ信号ｙとの
間の差分信号（ｘ−ｙ）を求める。この差分信号（ｘ−
ｙ）はローパスフィルタ１２に入力される。Ｈ（ｆ）と
表現される伝達関数を有するローパスフィルタ１２は差
分信号（ｘ−ｙ）をローパスフィルタリングする。
【０００４】量子化部１３はローパスフィルタ１２によ
りローパスフィルタリングされた信号（（ｘ−ｙ）Ｈ
（ｆ））を１ビットの量子化ビット数に量子化するため
に、ナイキスト周波数より遥かに高い周波数をサンプリ
ング周波数Ｆｓとして使用するオーバサンプリング技法
を用いる。かかる量子化部１３は積算器１４およびサン
プラ１５を備え、アナログ信号を量子化して１ビットビ
ットストリームの形態で出力する。積算器１４はローパ
スフィルタ１２によりローパスフィルタリングされた信
号（（ｘ−ｙ）Ｈ（ｆ））に所定値ｇをかけ、サンプラ
１５はサンプリング周波数Ｆｓを用いて積算器１４の出
力信号（（ｘ−ｙ）Ｈ（ｆ）ｇ）をサンプリングして１
ビットの量子化ビット数と表現される１ビットデジタル
データを発生する。その結果、１ビットデジタルデータ
ｙが量子化部１３から１ビットビットストリームの形態
で出力される。１ビットデジタルデータｙはＤ／Ａ変換
器１６に入力される。Ｄ／Ａ変換器１６は１ビットアナ
ログ−デジタル変換器であって、量子化部１３から供給
される１ビットビットストリームをアナログ信号に変換
して差分器１１に供給する。
りローパスフィルタリングされた信号（（ｘ−ｙ）Ｈ
（ｆ））を１ビットの量子化ビット数に量子化するため
に、ナイキスト周波数より遥かに高い周波数をサンプリ
ング周波数Ｆｓとして使用するオーバサンプリング技法
を用いる。かかる量子化部１３は積算器１４およびサン
プラ１５を備え、アナログ信号を量子化して１ビットビ
ットストリームの形態で出力する。積算器１４はローパ
スフィルタ１２によりローパスフィルタリングされた信
号（（ｘ−ｙ）Ｈ（ｆ））に所定値ｇをかけ、サンプラ
１５はサンプリング周波数Ｆｓを用いて積算器１４の出
力信号（（ｘ−ｙ）Ｈ（ｆ）ｇ）をサンプリングして１
ビットの量子化ビット数と表現される１ビットデジタル
データを発生する。その結果、１ビットデジタルデータ
ｙが量子化部１３から１ビットビットストリームの形態
で出力される。１ビットデジタルデータｙはＤ／Ａ変換
器１６に入力される。Ｄ／Ａ変換器１６は１ビットアナ
ログ−デジタル変換器であって、量子化部１３から供給
される１ビットビットストリームをアナログ信号に変換
して差分器１１に供給する。
【０００５】このような図１のアナログ／デジタル変換
装置はナイキスト周波数より遥かに高い周波数をサンプ
リング周波数Ｆｓとして使用するオーバサンプリング技
法を採用するにもかかわらず、サンプラ１５から出力さ
れる１ビットビットストリームは依然として量子化過程
で付加される量子化雑音ｑを収録している。この量子化
雑音ｑを分析するために、図１のアナログ／デジタル変
換装置の有する伝達関数を量子化部１３により発生され
た１ビットデジタルデータｙに関連して表現すれば次の
式（１）となる。
装置はナイキスト周波数より遥かに高い周波数をサンプ
リング周波数Ｆｓとして使用するオーバサンプリング技
法を採用するにもかかわらず、サンプラ１５から出力さ
れる１ビットビットストリームは依然として量子化過程
で付加される量子化雑音ｑを収録している。この量子化
雑音ｑを分析するために、図１のアナログ／デジタル変
換装置の有する伝達関数を量子化部１３により発生され
た１ビットデジタルデータｙに関連して表現すれば次の
式（１）となる。
【０００６】
【数２】 上記式（１）をｙについて整理すれば、次の式（２）の
ように表現される。
ように表現される。
【０００７】
【数３】 ここで、Ｈ（ｆ）はローパスフィルタ１２の伝達関数で
ある。Ｈ（ｆ）ｇが‘１’より十分大きければ量子化過
程で発生される量子化雑音ｑは次の式（３）で示せる。
ある。Ｈ（ｆ）ｇが‘１’より十分大きければ量子化過
程で発生される量子化雑音ｑは次の式（３）で示せる。
【０００８】
【数４】 式（３）で表現される量子化雑音はローパスフィルタ１
２の伝達関数Ｈ（ｆ）に反比例する。すなわち、図２に
示したグラフに例示した通り、量子化雑音ｑは高い周波
数に行くほどさらに大きくなる。特に、積算器１４の係
数ｇが一定した場合、式（３）で表現される量子化雑音
はローパスフィルタ１２の伝達関数Ｈ（ｆ）により決定
される。したがって、周波数が高くなるほどＨ（ｆ）の
サイズが縮まって量子化雑音が大きくなる。
２の伝達関数Ｈ（ｆ）に反比例する。すなわち、図２に
示したグラフに例示した通り、量子化雑音ｑは高い周波
数に行くほどさらに大きくなる。特に、積算器１４の係
数ｇが一定した場合、式（３）で表現される量子化雑音
はローパスフィルタ１２の伝達関数Ｈ（ｆ）により決定
される。したがって、周波数が高くなるほどＨ（ｆ）の
サイズが縮まって量子化雑音が大きくなる。
【０００９】Ｈ（ｆ）が‘１’の場合、量子化雑音が最
小となり、次の式（４）のように示せる。
小となり、次の式（４）のように示せる。
【数５】
【００１０】しかし、高周波領域に行くほど量子化雑音
のサイズは大きくなる反面、信号のサイズは小さくなる
ので、量子化雑音により高周波信号が妨害される問題点
がある。これにより、入力されるアナログ信号をデジタ
ル信号に変換し得る帯域が狭くなる。
のサイズは大きくなる反面、信号のサイズは小さくなる
ので、量子化雑音により高周波信号が妨害される問題点
がある。これにより、入力されるアナログ信号をデジタ
ル信号に変換し得る帯域が狭くなる。
【００１１】ひいては、現在より高いサンプリング周波
数を求めるオーディオ機器、例えば、約１００ｋＨｚを
最大帯域幅に定めているスーパオーディオ概念の次世代
オーディオ機器は、現在より一層高い信号対雑音比（Ｓ
ＮＲ）を求める。したがって、かかるオーディオ機器に
前述したアナログ／デジタル変換装置を使用する場合、
前述した量子化雑音の問題はさらに深刻になる。
数を求めるオーディオ機器、例えば、約１００ｋＨｚを
最大帯域幅に定めているスーパオーディオ概念の次世代
オーディオ機器は、現在より一層高い信号対雑音比（Ｓ
ＮＲ）を求める。したがって、かかるオーディオ機器に
前述したアナログ／デジタル変換装置を使用する場合、
前述した量子化雑音の問題はさらに深刻になる。
【００１２】
【発明が解決しようとする課題】本発明は前述した問題
点を解決するために案出されたもので、その目的は入力
されるアナログ信号をデジタル信号に変換する際発生す
る量子化雑音を減少させアナログ−デジタル変換の性能
を向上させ得るようにしたアナログ／デジタル変換装置
を提供することである。
点を解決するために案出されたもので、その目的は入力
されるアナログ信号をデジタル信号に変換する際発生す
る量子化雑音を減少させアナログ−デジタル変換の性能
を向上させ得るようにしたアナログ／デジタル変換装置
を提供することである。
【００１３】
【課題を解決するための手段】前述した目的を達成する
ためにアナログ／デジタル（Ａ／Ｄ）変換装置は、入力
されるアナログ信号と所定のフィードバック入力される
アナログ信号との間の差分信号を発生する差分器と、前
記差分器により発生された差分信号を帯域通過フィルタ
リングし、フィルタリングされた信号を出力するフィル
タ手段と、前記差分器により発生された差分信号に第１
係数をかけ、その結果信号を出力する第１積算器と、前
記フィルタ手段の出力信号と前記第１積算器の出力信号
とを加算し、その結果信号を出力する加算器と、量子化
部から出力する１ビットデジタルデータの１ビットビッ
トストリームをデジタル／アナログ変換し前記差分器に
フィードバック入力するＤ／Ａ変換器と、前記加算器の
出力信号を１ビットの量子化ビット数で表現される１ビ
ットデジタルデータに量子化し、量子化された１ビット
デジタルデータからなる１ビットビットストリームを出
力する量子化部とを含む。
ためにアナログ／デジタル（Ａ／Ｄ）変換装置は、入力
されるアナログ信号と所定のフィードバック入力される
アナログ信号との間の差分信号を発生する差分器と、前
記差分器により発生された差分信号を帯域通過フィルタ
リングし、フィルタリングされた信号を出力するフィル
タ手段と、前記差分器により発生された差分信号に第１
係数をかけ、その結果信号を出力する第１積算器と、前
記フィルタ手段の出力信号と前記第１積算器の出力信号
とを加算し、その結果信号を出力する加算器と、量子化
部から出力する１ビットデジタルデータの１ビットビッ
トストリームをデジタル／アナログ変換し前記差分器に
フィードバック入力するＤ／Ａ変換器と、前記加算器の
出力信号を１ビットの量子化ビット数で表現される１ビ
ットデジタルデータに量子化し、量子化された１ビット
デジタルデータからなる１ビットビットストリームを出
力する量子化部とを含む。
【００１４】第１積算器は前記量子化部が前記フィルタ
手段の出力信号のみを量子化する場合に比べて相対的に
低い量子化雑音を発生させる条件を満たす大きさの第１
係数を有する。
手段の出力信号のみを量子化する場合に比べて相対的に
低い量子化雑音を発生させる条件を満たす大きさの第１
係数を有する。
【００１５】
【発明の実施の形態】以下、添付した図面に基づき本発
明の望ましい一実施形態を詳述する。本発明の一実施形
態によるアナログ／デジタル変換装置を示す図３を参照
すれば、差分器３１は図１の差分器１１と同様な動作を
行うもので、入力されるアナログ信号ｘとＤ／Ａ変換器
３８よりフィードバック入力されるアナログ信号ｙとの
差分を求め、その差分信号（ｘ−ｙ）を積算器３２とフ
ィルタ３３に出力する。積算器３２は入力される差分信
号（ｘ−ｙ）に一定係数ｇ’をかけ、その結果から得ら
れた信号（（ｘ−ｙ）ｇ’）は加算器３４に入力され
る。フィルタ３４は伝達関数Ｈ（ｆ）と表現される一定
した帯域幅を有するローパスフィルタ（ＬＰＦ）または
ハイパスフィルタ（ＨＰＦ）で具現されるもので、入力
される差分信号（ｘ−ｙ）をフィルタリングし、帯域制
限された信号（（ｘ−ｙ）Ｈ（ｆ））を発生する。帯域
制限された信号は加算器３４に入力される。
明の望ましい一実施形態を詳述する。本発明の一実施形
態によるアナログ／デジタル変換装置を示す図３を参照
すれば、差分器３１は図１の差分器１１と同様な動作を
行うもので、入力されるアナログ信号ｘとＤ／Ａ変換器
３８よりフィードバック入力されるアナログ信号ｙとの
差分を求め、その差分信号（ｘ−ｙ）を積算器３２とフ
ィルタ３３に出力する。積算器３２は入力される差分信
号（ｘ−ｙ）に一定係数ｇ’をかけ、その結果から得ら
れた信号（（ｘ−ｙ）ｇ’）は加算器３４に入力され
る。フィルタ３４は伝達関数Ｈ（ｆ）と表現される一定
した帯域幅を有するローパスフィルタ（ＬＰＦ）または
ハイパスフィルタ（ＨＰＦ）で具現されるもので、入力
される差分信号（ｘ−ｙ）をフィルタリングし、帯域制
限された信号（（ｘ−ｙ）Ｈ（ｆ））を発生する。帯域
制限された信号は加算器３４に入力される。
【００１６】加算器３４は積算器３２から供給される信
号（（ｘ−ｙ）ｇ’）とフィルタ３３から供給される帯
域制限された信号（（ｘ−ｙ）Ｈ（ｆ））とを加算し、
その結果を量子化部３５に出力する。加算器３４の出力
信号を受信する量子化部３５は積算器３６およびサンプ
ラ３７を備える。この量子化部３５はナイキスト周波数
より遥かに高い周波数をサンプリング周波数Ｆｓとして
使うオーバサンプリング技法を用いて、加算器３４から
供給される信号を１ビットの量子化ビット数で表現され
る１ビットデジタルデータに量子化させる。さらに詳し
くは、積算器３６は加算器３４から出力される信号
（（ｘ−ｙ）ｇ’＋（ｘ−ｙ）Ｈ（ｆ））に一定係数ｇ
をかけ、その結果をサンプラ３７に出力する。サンプラ
３７は積算器３６から供給される信号（［（ｘ−ｙ）
ｇ’＋（ｘ−ｙ）Ｈ（ｆ）］ｇ）をサンプリング周波数
Ｆｓでサンプリングして１ビットデジタルデータｙを発
生する。その結果、量子化部３５から１ビットデジタル
データがビットストリーム形態で出力される。Ｄ／Ａ変
換器３８は量子化部３５から受信される１ビットデジタ
ルデータｙの１ビットビットストリームをアナログ信号
に変換して差分器３１にフィードバック入力する。
号（（ｘ−ｙ）ｇ’）とフィルタ３３から供給される帯
域制限された信号（（ｘ−ｙ）Ｈ（ｆ））とを加算し、
その結果を量子化部３５に出力する。加算器３４の出力
信号を受信する量子化部３５は積算器３６およびサンプ
ラ３７を備える。この量子化部３５はナイキスト周波数
より遥かに高い周波数をサンプリング周波数Ｆｓとして
使うオーバサンプリング技法を用いて、加算器３４から
供給される信号を１ビットの量子化ビット数で表現され
る１ビットデジタルデータに量子化させる。さらに詳し
くは、積算器３６は加算器３４から出力される信号
（（ｘ−ｙ）ｇ’＋（ｘ−ｙ）Ｈ（ｆ））に一定係数ｇ
をかけ、その結果をサンプラ３７に出力する。サンプラ
３７は積算器３６から供給される信号（［（ｘ−ｙ）
ｇ’＋（ｘ−ｙ）Ｈ（ｆ）］ｇ）をサンプリング周波数
Ｆｓでサンプリングして１ビットデジタルデータｙを発
生する。その結果、量子化部３５から１ビットデジタル
データがビットストリーム形態で出力される。Ｄ／Ａ変
換器３８は量子化部３５から受信される１ビットデジタ
ルデータｙの１ビットビットストリームをアナログ信号
に変換して差分器３１にフィードバック入力する。
【００１７】量子化雑音に関連して図３のアナログ／デ
ジタル変換装置と図１のアナログ／デジタル変換装置と
の差を説明すれば次の通りである。図３のアナログ／デ
ジタル変換装置は量子化部３５により発生された１ビッ
トデジタルデータｙに関連して次の式（５）で表現され
る伝達関数を有する。
ジタル変換装置と図１のアナログ／デジタル変換装置と
の差を説明すれば次の通りである。図３のアナログ／デ
ジタル変換装置は量子化部３５により発生された１ビッ
トデジタルデータｙに関連して次の式（５）で表現され
る伝達関数を有する。
【００１８】
【数６】 上記式（５）はｙについて次の式（６）のように整理さ
れる。
れる。
【数７】 ここで、Ｈ（ｆ）はフィルタ３３の伝達関数であって、
（ｇ’＋Ｈ（ｆ））ｇが‘１’より十分大きければ量子
化過程を通して発生される量子化雑音ｑは次の式（７）
と示せる。
（ｇ’＋Ｈ（ｆ））ｇが‘１’より十分大きければ量子
化過程を通して発生される量子化雑音ｑは次の式（７）
と示せる。
【００１９】
【数８】 フィルタ３３がローパスフィルタ（ＬＰＦ）の場合、上
記式（７）と表現される量子化雑音は図４において相対
的に下方に位置した周波数−量子化雑音特性曲線を満た
す。フィルタ３３の伝達関数Ｈ（ｆ）および積算器３２
の係数ｇ’の両方が、‘１’の場合、式（７）の量子化
雑音は最小となり、これは次の式（８）と表現される。
記式（７）と表現される量子化雑音は図４において相対
的に下方に位置した周波数−量子化雑音特性曲線を満た
す。フィルタ３３の伝達関数Ｈ（ｆ）および積算器３２
の係数ｇ’の両方が、‘１’の場合、式（７）の量子化
雑音は最小となり、これは次の式（８）と表現される。
【００２０】
【数９】 したがって、図３の装置は同様の伝達関数Ｈ（ｆ）を有
するローパスフィルタ（ＬＰＦ）を使用する図１のアナ
ログ／デジタル変換装置に比べて、相対的に小さい量子
化雑音を有する。図４において相対的に上方に位置した
周波数−量子化雑音特性曲線は、従来の図１の装置の有
する特性曲線である。積算器３２の係数ｇ’が‘１’よ
り大きくなれば量子化雑音はさらに小さくなる。ひいて
は、量子化雑音の増加率も従来の図１の装置に比べて低
い特性を有するので、量子化雑音の少ない通過帯域を従
来よりさらに広く定められる。
するローパスフィルタ（ＬＰＦ）を使用する図１のアナ
ログ／デジタル変換装置に比べて、相対的に小さい量子
化雑音を有する。図４において相対的に上方に位置した
周波数−量子化雑音特性曲線は、従来の図１の装置の有
する特性曲線である。積算器３２の係数ｇ’が‘１’よ
り大きくなれば量子化雑音はさらに小さくなる。ひいて
は、量子化雑音の増加率も従来の図１の装置に比べて低
い特性を有するので、量子化雑音の少ない通過帯域を従
来よりさらに広く定められる。
【００２１】一方、フィルタ３３がハイパスフィルタ
（ＨＰＦ）の場合、量子化雑音は図５において相対的に
低い周波数−量子化雑音特性曲線を満たす。したがっ
て、図１のアナログ／デジタル変換装置に比べて、相対
的に小さい量子化雑音を有することになる。すなわち、
入力される信号の帯域が高周波に行くほどフィルタ３３
の伝達関数Ｈ（ｆ）が増加するので量子化雑音が少なく
なる。また、積算器３２，３６の係数ｇ’，ｇが一定し
た場合、量子化雑音はフィルタ３３の伝達関数Ｈ（ｆ）
により決定され、周波数が高くなるほどＨ（ｆ）のサイ
ズが大きくなって量子化雑音が減る。Ｈ（ｆ）が最小値
‘０’を有し積算器３２の係数ｇ’が‘１’の場合、量
子化雑音は最大となり式（４）と同様な関係で表現さ
れ、図１のアナログ／デジタル変換装置における量子化
雑音の最小と等しくなる。そして、積算器３２の係数
ｇ’が‘１’より大きくなれば量子化雑音は次の式
（９）と表現され、一層小さくなる。
（ＨＰＦ）の場合、量子化雑音は図５において相対的に
低い周波数−量子化雑音特性曲線を満たす。したがっ
て、図１のアナログ／デジタル変換装置に比べて、相対
的に小さい量子化雑音を有することになる。すなわち、
入力される信号の帯域が高周波に行くほどフィルタ３３
の伝達関数Ｈ（ｆ）が増加するので量子化雑音が少なく
なる。また、積算器３２，３６の係数ｇ’，ｇが一定し
た場合、量子化雑音はフィルタ３３の伝達関数Ｈ（ｆ）
により決定され、周波数が高くなるほどＨ（ｆ）のサイ
ズが大きくなって量子化雑音が減る。Ｈ（ｆ）が最小値
‘０’を有し積算器３２の係数ｇ’が‘１’の場合、量
子化雑音は最大となり式（４）と同様な関係で表現さ
れ、図１のアナログ／デジタル変換装置における量子化
雑音の最小と等しくなる。そして、積算器３２の係数
ｇ’が‘１’より大きくなれば量子化雑音は次の式
（９）と表現され、一層小さくなる。
【００２２】
【数１０】 したがって、ハイパスフィルタ（ＨＰＦ）を使用する場
合、図３の装置は図５のグラフに示したように全周波数
領域で従来より小さい量子化雑音を有することになる。
合、図３の装置は図５のグラフに示したように全周波数
領域で従来より小さい量子化雑音を有することになる。
【００２３】
【発明の効果】以上述べたように、本発明によるアナロ
グ／デジタル変換装置は隣接した２つのアナログ信号の
差分信号についてローパスフィルタまたはハイパスフィ
ルタでフィルタリングする動作と別個のサイズ調節動作
を行い、サイズ調節された信号とフィルタリングされた
信号を加算した結果を量子化する。したがって、全周波
数領域について量子化雑音を減らせて通過帯域の幅を広
められる効果を奏する。その結果、さらに高い信号対雑
音比を求める次世代オーディオ機器にも適合した性能を
提供する。
グ／デジタル変換装置は隣接した２つのアナログ信号の
差分信号についてローパスフィルタまたはハイパスフィ
ルタでフィルタリングする動作と別個のサイズ調節動作
を行い、サイズ調節された信号とフィルタリングされた
信号を加算した結果を量子化する。したがって、全周波
数領域について量子化雑音を減らせて通過帯域の幅を広
められる効果を奏する。その結果、さらに高い信号対雑
音比を求める次世代オーディオ機器にも適合した性能を
提供する。
【００２４】また、本発明によるアナログ／デジタル変
換装置は、従来のアナログ／デジタル変換装置からハー
ドウェア的に少しの変形のみで具現できるので、ほとん
ど同一な製作コストおよび製作工程でも遥かに良好な性
能のアナログ／デジタル変換装置を生産できる。
換装置は、従来のアナログ／デジタル変換装置からハー
ドウェア的に少しの変形のみで具現できるので、ほとん
ど同一な製作コストおよび製作工程でも遥かに良好な性
能のアナログ／デジタル変換装置を生産できる。
【図１】 従来のアナログ／デジタル変換装置を示した
構成図である。
構成図である。
【図２】 図１に示した装置における周波数−量子化雑
音特性曲線のグラフを示した図である。
音特性曲線のグラフを示した図である。
【図３】 本発明の望ましい実施形態によるアナログ／
デジタル変換装置を示す構成図である。
デジタル変換装置を示す構成図である。
【図４】 図３の装置のフィルタがローパスフィルタを
用いる場合の周波数−量子化雑音特性曲線のグラフを示
す図である。
用いる場合の周波数−量子化雑音特性曲線のグラフを示
す図である。
【図５】 図３の装置のフィルタがハイパスフィルタを
用いる場合の周波数−量子化雑音特性曲線のグラフを示
す図である。
用いる場合の周波数−量子化雑音特性曲線のグラフを示
す図である。
３１ 差分器 ３２，３６ 積算器 ３３ フィルタ（フィルタ手段） ３４ 加算器 ３５ 量子化部 ３７ サンプラ ３８ Ｄ／Ａ変換器
フロントページの続き (56)参考文献 特開 昭61−193517（ＪＰ，Ａ) 特開 昭62−98918（ＪＰ，Ａ) 特開 平１−233920（ＪＰ，Ａ) 特開 平２−226818（ＪＰ，Ａ) 特開 平５−37381（ＪＰ，Ａ) 特開 平６−120837（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 3/02
Claims (7)
- 【請求項１】 入力されるアナログ信号と所定のフィー
ドバック入力されるアナログ信号との間の差分信号を発
生する差分器と、 前記差分器により発生された差分信号を帯域通過フィル
タリングし、フィルタリングされた信号を出力するフィ
ルタ手段と、 前記差分器により発生された差分信号に第１係数をか
け、その結果信号を出力する第１積算器と、 前記フィルタ手段の出力信号と前記第１積算器の出力信
号とを加算し、その結果信号を出力する加算器と、 量子化部から出力する１ビットデジタルデータの１ビッ
トビットストリームをデジタル／アナログ変換して前記
差分器へフィードバック入力するＤ／Ａ変換器と、 前記加算器の出力信号を１ビットの量子化ビット数で表
現される１ビットデジタルデータに量子化し、量子化さ
れた１ビットデジタルデータからなる１ビットビットス
トリームを出力する量子化部とを含むことを特徴とする
アナログ／デジタル変換装置。 - 【請求項２】 前記第１積算器は前記量子化部が前記フ
ィルタ手段の出力信号のみを量子化する場合に比べて相
対的に低い量子化雑音を発生させる条件を満たす大きさ
の第１係数を有することを特徴とする請求項１に記載の
アナログ／デジタル変換装置。 - 【請求項３】 前記量子化部は前記加算器から出力する
信号に第２係数をかけ、その結果信号を出力する第２積
算器と、 前記第２積算器の出力信号をオーバサンプリングして１
ビットデジタルデータを発生するサンプラを含み、 前記第１積算器、前記第２積算器および前記フィルタ手
段は前記量子化部の量子化動作により付加される量子化
雑音の大きさが、（ｇ’＋Ｈ（ｆ））ｇが‘１’より十
分大きい条件を満たす次の式を満たすように設計され、 【数１】 ここでｇ’は第１係数、ｇは第２係数、そしてＨ（ｆ）
は前記フィルタ手段の伝達関数であることを特徴とする
請求項２に記載のアナログ／デジタル変換装置。 - 【請求項４】 前記フィルタ手段はローパスフィルタで
あり、前記第１係数は少なくとも‘１’の大きさを有す
ることを特徴とする請求項３に記載のアナログ／デジタ
ル変換装置。 - 【請求項５】 前記フィルタ手段および前記第１積算器
は、付加される量子化雑音の最小大きさを（１／（１＋
２ｇ））ｑに制限するためにフィルタ手段の伝達関数Ｈ
（ｆ）の最大値および前記第１係数の最小値の両方が
‘１’となるよう設計されていることを特徴とする請求
項４に記載のアナログ／デジタル変換装置。 - 【請求項６】 前記フィルタ手段はハイパスフィルタで
あり、前記第１係数は少なくとも‘１’の大きさを有す
ることを特徴とする請求項３に記載のアナログ／デジタ
ル変換装置。 - 【請求項７】 前記フィルタ手段および前記第１積算器
は付加される量子化雑音の最大大きさを（１／（１＋
ｇ））ｑに制限するためにフィルタ手段の伝達関数Ｈ
（ｆ）の最小値が‘０’となり、前記第１係数の最小値
が‘１’となるよう設計されていることを特徴とする請
求項６に記載のアナログ／デジタル変換装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960040240A KR19980021417A (ko) | 1996-09-16 | 1996-09-16 | 아날로그 디지탈(a d)변환장치 |
| KR199640240 | 1996-09-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107639A JPH10107639A (ja) | 1998-04-24 |
| JP3115265B2 true JP3115265B2 (ja) | 2000-12-04 |
Family
ID=19473978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09251169A Expired - Fee Related JP3115265B2 (ja) | 1996-09-16 | 1997-09-16 | アナログ／デジタル変換装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6034629A (ja) |
| JP (1) | JP3115265B2 (ja) |
| KR (1) | KR19980021417A (ja) |
| CN (1) | CN1110901C (ja) |
| GB (1) | GB2317287B (ja) |
| MY (1) | MY124114A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0654972U (ja) * | 1992-12-28 | 1994-07-26 | 株式会社イナックス | 逆止弁 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69734645T2 (de) * | 1996-11-07 | 2006-07-27 | Koninklijke Philips Electronics N.V. | Datenverarbeitung von einem bitstromsignal |
| US6518905B2 (en) | 2000-12-21 | 2003-02-11 | Wright State University | Parallel time interleaved delta sigma modulator |
| CN1326404C (zh) * | 2004-02-23 | 2007-07-11 | 四川长虹电器股份有限公司 | 自动色温调整方法及装置 |
| JP4410128B2 (ja) * | 2004-03-12 | 2010-02-03 | パナソニック株式会社 | 周波数変調装置及びポーラ変調送信装置 |
| US7706495B2 (en) * | 2004-03-12 | 2010-04-27 | Panasonic Corporation | Two-point frequency modulation apparatus |
| US8426821B2 (en) | 2005-03-01 | 2013-04-23 | Scantech International Pty Ltd. | On-belt analyser system |
| CN101662284B (zh) * | 2008-08-29 | 2011-10-26 | 凌通科技股份有限公司 | 低成本模数转换器以及模数转换方法 |
| CN105334378A (zh) * | 2014-08-07 | 2016-02-17 | 苏州普源精电科技有限公司 | 前置差分测量电路及具有该电路的测量装置 |
| CN106374924B (zh) * | 2015-07-22 | 2021-05-25 | 三星电子株式会社 | 使用模数转换器执行共模电压补偿的半导体器件 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI88765C (fi) * | 1991-04-09 | 1993-06-28 | Nokia Mobile Phones Ltd | Foerfarande och arrangemang foer stabilering av en hoegre grads sigma-delta-modulator |
| GB2271896B (en) * | 1992-10-23 | 1995-08-23 | Marconi Gec Ltd | Analogue-to-digital converters |
| GB2281828B (en) * | 1993-09-14 | 1997-08-06 | Marconi Gec Ltd | Analogue-to-digital converters and digital modulators |
| US5442353A (en) * | 1993-10-25 | 1995-08-15 | Motorola, Inc. | Bandpass sigma-delta analog-to-digital converter (ADC), method therefor, and receiver using same |
| US5742246A (en) * | 1996-03-22 | 1998-04-21 | National Science Council | Stabilizing mechanism for sigma-delta modulator |
| US5757300A (en) * | 1996-10-22 | 1998-05-26 | General Electric Company | Feed-forward bandpass delta-sigma converter with tunable center frequency |
-
1996
- 1996-09-16 KR KR1019960040240A patent/KR19980021417A/ko not_active Application Discontinuation
-
1997
- 1997-09-15 GB GB9719420A patent/GB2317287B/en not_active Expired - Fee Related
- 1997-09-16 MY MYPI97004303A patent/MY124114A/en unknown
- 1997-09-16 CN CN97120557A patent/CN1110901C/zh not_active Expired - Fee Related
- 1997-09-16 US US08/931,258 patent/US6034629A/en not_active Expired - Fee Related
- 1997-09-16 JP JP09251169A patent/JP3115265B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0654972U (ja) * | 1992-12-28 | 1994-07-26 | 株式会社イナックス | 逆止弁 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1110901C (zh) | 2003-06-04 |
| JPH10107639A (ja) | 1998-04-24 |
| US6034629A (en) | 2000-03-07 |
| KR19980021417A (ko) | 1998-06-25 |
| CN1179650A (zh) | 1998-04-22 |
| GB2317287B (en) | 1998-10-28 |
| GB2317287A (en) | 1998-03-18 |
| GB9719420D0 (en) | 1997-11-12 |
| MY124114A (en) | 2006-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6922161B2 (en) | Delta-Sigma modulator for reducing quantization noise and oversampling ratio (OSR) | |
| Stewart et al. | Oversampling and sigma-delta strategies for data conversion | |
| JP3138011B2 (ja) | マルチプル・シグマ−デルタ変調器を有するアナログ・デジタル信号変換器 | |
| JP4261585B2 (ja) | デルタシグマ・アナログデジタル変換器 | |
| JP5154659B2 (ja) | フィードバックパスにおいてビット数の減少したマルチビットシグマ・デルタ変調器 | |
| US6326911B1 (en) | Method and apparatus for dithering idle channel tones in delta-sigma analog-to-digital converters | |
| EP1936811A2 (en) | Sigma-delta modulators | |
| US7453382B2 (en) | Method and apparatus for A/D conversion | |
| JP3115265B2 (ja) | アナログ／デジタル変換装置 | |
| US5838270A (en) | Second order and cascaded 2-1 oversampled modulators with improved dynamic range | |
| JP4901112B2 (ja) | 帯域デルタ−シグマ・アナログ−デジタル変換器 | |
| CN101919163A (zh) | 在反馈路径中比特数减少的多比特西格玛-德尔塔调制器 | |
| JP3769339B2 (ja) | 可変サンプリングレートを有するデータ変換器および方法 | |
| JP3115264B2 (ja) | デジタル／アナログ変換装置 | |
| CN111900992A (zh) | 一种基于增量调制的模数转换器 | |
| JP2744006B2 (ja) | 非線形ａ／ｄ変換回路及び非線形ａ／ｄ変換方法 | |
| EP1678832B1 (en) | Delta sigma modulator with integral decimation | |
| US20040128606A1 (en) | Adaptive sigma-delta modulation with improved dynamic range | |
| JPH11504497A (ja) | 複雑さを低減した信号変換器 | |
| JP3040546B2 (ja) | ノイズシェーピングａ−ｄ変換器 | |
| JP2002510455A (ja) | 信号処理方法および装置 | |
| JP2008530890A (ja) | Ａｄ変換装置 | |
| JP3812774B2 (ja) | １ビット信号処理装置 | |
| CN212486486U (zh) | 一种基于增量调制的模数转换器 | |
| JPH11274937A (ja) | Δς変調器およびそのδς変調器が適用された帯域通過フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |