CN106374924B - 使用模数转换器执行共模电压补偿的半导体器件 - Google Patents

使用模数转换器执行共模电压补偿的半导体器件 Download PDF

Info

Publication number
CN106374924B
CN106374924B CN201610570989.9A CN201610570989A CN106374924B CN 106374924 B CN106374924 B CN 106374924B CN 201610570989 A CN201610570989 A CN 201610570989A CN 106374924 B CN106374924 B CN 106374924B
Authority
CN
China
Prior art keywords
chip
signal
semiconductor device
voltage
common mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610570989.9A
Other languages
English (en)
Other versions
CN106374924A (zh
Inventor
李宗祐
赵丙学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150131414A external-priority patent/KR20170011939A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106374924A publication Critical patent/CN106374924A/zh
Application granted granted Critical
Publication of CN106374924B publication Critical patent/CN106374924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H03F3/45937—Measuring at the loading circuit of the differential amplifier
    • H03F3/45941—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45136—One differential amplifier in IC-block form being shown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45438—Indexing scheme relating to differential amplifiers the CMCL uses digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了一种包括第一芯片的半导体器件，第一芯片通过将第一信号线和第二信号线连接来产生单个信号，并将单个信号输出到第三信号线，其中第一信号线和第二信号线被分别提供差分信号。由第一电源电压驱动第一芯片。半导体器件还包括含有模数转换器(ADC)的第二芯片，模数转换器经由第三信号线接收所述单个信号，将所述单个信号与参考电压进行比较，并基于所述比较输出数字信号。半导体器件还包括控制器，监视所述数字信号并将参考电压调整为近似等同于第一电源电压。

Description

使用模数转换器执行共模电压补偿的半导体器件
本申请基于35U.S.C.§119(a)要求2015年7月22日向韩国知识产权局(KIPO)提交的韩国专利申请No.10-2015-0103869以及2015年9月17日向KIPO提交的韩国专利申请No.10-2015-0131414的优先权，在此将上述申请的公开一并引入作为参考。
技术领域
本公开总体涉及半导体器件，更具体地，涉及一种使用模数转换器(ADC)执行共模电压补偿的尺寸减小的半导体器件。
背景技术
随着半导体器件的尺寸通常变得越来越小，也进行了研究以减小含有半导体元件的半导体封装的物理尺寸。
发明内容
本公开的一个方面提供了一种由于半导体封装(或半导体芯片)的端子(例如，焊球)的数量减少而减小尺寸的半导体器件。
根据本公开的一个方面，提供了一种半导体器件，包括：第一芯片，通过将第一信号线和第二信号线连接来产生单个信号，并将所述单个信号输出到第三信号线，其中第一信号线和第二信号线被分别提供有差分信号。由第一电源电压来驱动第一芯片。半导体器件还包括含有模数转换器(ADC)的第二芯片，ADC经由第三信号线接收所述单个信号，将所述单个信号与参考电压进行比较，并基于所述比较输出数字信号。半导体器件还包括控制器，监视所述数字信号并将参考信号调整为近似等同于第一电源电压。
根据本公开的另一方面，提供了一种半导体器件，包括共模电压产生器，接收差分信号并根据所述差分信号输出共模电压。半导体器件还包括ADC，从共模电压产生器接收所述共模电压，将所述共模电压与参考电压进行比较，以及基于所述比较输出数字信号。半导体器件还包括控制器，监视数字信号，并基于所述数字信号来调整参考电压和共模电压中的至少一个。
根据本公开的另一方面，提供了一种包括第一芯片的半导体器件，其中所述第一芯片根据差分信号产生单个信号并输出所述单个信号。所述半导体器件还包括第二芯片，其中所述第二芯片接收所述单个信号，基于所述单个信号与参考电压的比较来产生数字信号，确定所述数字信号是否在预定范围内，当所述数字信号在预定范围之外时调整所述参考电压，以及当所述数字信号在预定范围内时执行模数转换操作。
附图说明
根据下文结合附图的详细描述，本发明的上述以及其他方面、特征以及优点将更加清楚，在附图中：
图1A是包括使用差分信号彼此进行通信的芯片的半导体器件的框图；
图1B是示出了当经由单端接口将两个芯片相连时使用的电压补偿方法的构思图；
图2是根据本公开实施例的半导体器件的框图；
图3是根据本公开实施例的图2所示的第一芯片的部分电路图；
图4是根据本公开实施例的图2所示的第二芯片的部分电路图；
图5是示出了根据本公开实施例的半导体器件的操作的流程图；
图6是示出了根据本公开实施例的半导体器件的操作的图；
图7是根据本公开另一实施例的半导体器件的框图；
图8是示出了根据本公开另一实施例的半导体器件的操作的流程图；
图9是根据本公开另一实施例的半导体器件的框图；以及
图10是示出了根据本公开另一实施例的半导体器件的操作的流程图。
具体实施方式
参考附图，详细地描述了本公开的实施例。虽然示出在不同的附图中，但是相同或相似的元件可以用相同或相似的附图标记来表示。可以省略对本领域公知结构或处理的详细描述，以免混淆本公开的主题。
除非明确指出或与上下文明确矛盾，否则应将在描述本公开的上下文中使用的术语“一”、“一个”、“该”和类似表述理解为涵盖单数和复数形式。除非明确指出，否则应将术语“包括”、“具有”、“包含”和“含有”理解为开放型术语(即，意味着“包括但不限于”)。
除非另外定义，否则这里使用的所有术语(包括技术和科学术语)具有本公开所属领域的普通技术人员通常所理解的相同意义。应注意，除非明确规定，否则使用这里所提供的任何和所有示例或示例性术语仅是为了更好地说明本公开，而不是为了限制本公开的范围。此外，除非另外定义，否则不应过度解读通用字典中限定的所有术语。
参考透视图、横截面视图和/或平面视图描述了本公开实施例。因此，可以根据制造技术和/或容限来修改示例视图的轮廓。也就是说，本公开的实施例不是为了限制本公开的范围，而是涵盖可能由于制造工艺的改变而引起的所有改变和修改。因此，以示意形式示出了附图所示的区域，区域的形状仅是为了说明，而不是为了限制。
图1A是包括使用差分信号彼此进行通信的芯片在内的半导体器件的框图。
参考图1A，半导体器件99包括第一芯片990和第二芯片992。第一芯片990和第二芯片992可以彼此分离，如图1A所示。
第一芯片990是从外部源接收无线电信号的射频(RF)芯片，第二芯片992是将从RF芯片接收的模拟信号转换为数字信号的模数转换器(ADC)芯片。
第一芯片990和第二芯片992通过第一信号线994a和第二信号线994b彼此电连接。也就是说，第一芯片990和第二芯片992可以经由第一信号线994a和第二信号线994b彼此交换信号。
例如，可以将差分信号提供给第一信号线994a和第二信号线994b。也就是说，当将具有正极性(+)的信号提供给第一信号线994a时，将具有负极性(-)的信号提供给第二信号线994b。
为了使用差分信号彼此通信，第一芯片990和第二芯片992中的每个均包括至少两个端子。具体地，第一芯片990包括与第一信号线994a相连的第一端子990a以及与第二信号线994b相连的第二端子990b。第二芯片992包括与第一信号线994a相连的第一端子992a以及与第二信号线994b相连的第二端子992b。
为了减小半导体器件99的尺寸，应减小第一芯片990和第二芯片992的尺寸。如果图1A的第一芯片990和第二芯片992经由单端接口相连，则可以减少第一芯片990和第二芯片992的端子数目。也就是说，可以物理上减小第一芯片990和第二芯片992的尺寸。
然而，如果第一芯片990和第二芯片992经由单端接口彼此相连，则它们无法使用差分信号来彼此通信，如图1A的半导体器件99中所示。而是，第一芯片990和第二芯片992应使用单个信号彼此进行通信。本文中，所述单个信号是指通过对差分信号执行操作或使用预定方法组合差分信号而产生的信号。
当第一芯片990和第二芯片992使用单个信号彼此通信时，需要补偿共模电压，以便确保信号处理的可靠性，如下文参考图1B详细所述。
图1B是示出了当经由单端接口将两个芯片相连时使用的电压补偿方法的构思图。
在图1B中，由第一电源电压VDD1驱动的第一芯片通过引起第一差分信号P和第二差分信号Q短路，来产生单个信号R。第一芯片向由第二电源电压VDD2驱动的第二芯片提供所产生的单个信号R。然而，根据第一差分信号P和第二差分信号Q产生单个信号R的方法不限于上述方法，且各种其他方法可以用于产生单个信号R。
理想地，如果第一电源电压VDD1和第二电源电压VDD2相等，则第二芯片将单个信号R诠释为如图1B的(b)所示。也就是说，将第一芯片的共模电压VDD1/2识别为与第二芯片的共模电压VDD2/2处于相同电平。因此，不管第一芯片是输出电压高于共模电压VDD1/2的信号还是电压低于共模电压VDD1/2的信号，第二芯片均可以准确地诠释该信号。
如果第二电源电压VDD2大于第一电源电压VDD1，则第二芯片将单个信号R诠释为如图1B的(a)所示。也就是说，将第二芯片的共模电压VDD2/2识别为其电平比第一芯片的共模电压VDD1/2的电平高。因此，不管第一芯片是输出电压高于共模电压VDD1/2的信号还是电压低于共模电压VDD1/2的信号，第二芯片都可以将该信号诠释为其电平低于共模电压VDD2/2的电平。在这种情况下，应降低第二芯片的第二电源电压VDD2的电压电平，直到第一芯片的共模电压VDD1/2被识别为与第二芯片的共模电压VDD2/2处于相同电平为止。
如果第二电源电压VDD2小于第一电源电压VDD1，则第二芯片将单个信号R诠释为如图1B的(c)所示。也就是说，将第二芯片的共模电压VDD2/2识别为其电平比第一芯片的共模电压VDD1/2的电平低。因此，不管第一芯片是输出电压高于共模电压VDD1/2的信号还是电压低于共模电压VDD1/2的信号，第二芯片都可以将该信号诠释为其电平高于共模电压VDD2/2的电平。在这种情况下，应增加第二芯片的第二电源电压VDD2的电压电平，直到第一芯片的共模电压VDD1/2被识别为与第二芯片的共模电压VDD2/2处于相同电平为止。
下文中，描述尺寸减小的且能够容易执行共模电压补偿的半导体器件。
图2是根据本公开实施例的半导体器件的框图。图3是根据本公开实施例的图2所示的第一芯片的部分电路图。图4是根据本公开实施例的图2所示的第二芯片的部分电路图。
参考图2，半导体器件1包括第一芯片100和第二芯片200。第一芯片100由第一电源电压VDD1驱动，第二芯片200由第二电源电压VDD2驱动。第一芯片100和第二芯片200可以彼此分离，如图2所示。
第一芯片100是从外部源接收无线电信号的RF芯片，第二芯片200是将从RF芯片接收的模拟信号转换为数字信号的ADC芯片。在本公开的一些实施例中，如果半导体器件1是调制解调器，则第一芯片100可以用作该调制解调器的接收器，且第二芯片200可以用作该调制解调器的信号处理器。然而，本公开的技术主旨不限于此，可以根据需要改变第一芯片100和第二芯片200的类型。
第一芯片100和第二芯片200经由信号线190电连接。也就是说，第一芯片100和第二芯片200使用单端接口，其中经由作为单个信号线的信号线190来交换信号。
例如，可以将单个信号提供给信号线190。通过对在第一芯片100中使用的差分信号执行操作，或通过使用预定方法组合差分信号，来产生单个信号。也就是说，单个信号可以是通过对在第一芯片100中使用的差分信号执行操作而产生的信号，所述差分信号具有正极性(+)和负极性(-)(参见图3)，或单个信号可以是通过使用预定方法组合差分信号而产生的。
为了使用该单个信号彼此通信，第一芯片100和第二芯片200中的每个均包括单个端子。具体地，第一芯片100包括与信号线190相连的第一端子100a，且第二芯片200包括与信号线190相连的第二端子200a。
由于相较于图1A的半导体器件99的第一芯片990和第二芯片992中的每个，半导体器件1的第一芯片100和第二芯片200中的每个均包括更少数量的端子(例如，焊球)，所以能够减小第一芯片100和第二芯片200的尺寸。因此，同样可以减小半导体器件1的尺寸，半导体器件1包括第一芯片100和第二芯片200。
半导体器件1包括用于第一芯片100和第二芯片200之间的共模电压补偿的控制器。尽管控制器210在图2中位于第二芯片200内以便改善补偿效率，然而本公开的技术主旨不限于此。当为了更高的补偿效率而必要时，控制器210可以与第一芯片100和第二芯片200相分离。此外，当为了更高的补偿效率而必要时，控制器210可以布置在第一芯片100内。
控制器210产生并输出用于第一芯片100和第二芯片200之间的共模电压补偿的控制信号。例如，第一控制信号CS1提供给第一芯片100，第二控制信号CS2用在第二芯片200(参见图4)中。
根据本公开的实施例，经由通信线将第一控制信号CS1提供给第一芯片100，所述通信线不使用第一芯片100的第一端子100a和第二芯片200的第二端子200a。
参考图3，第一芯片100包括共模电压产生器105。共模电压产生器105包括开关SW1以及放大器110。
基于第一控制信号CS1，开关SW1将第一信号线102和第二信号线104连接，其中第一信号线102被提供正极性(+)的差分信号，第二信号线104被提供负极性(-)的差分信号。具体地，当第一控制信号CS1处于第一状态时，开关SW1可以将第一信号线102和第二信号线104相连，且当第一控制信号CS1处于第二状态时，开关SW1可以不将第一信号线102和第二信号线104相连。
开关SW1可以包括例如由第一控制信号CS1进行选通控制的晶体管，然而，本公开的技术主旨不限于此。
放大器110可以对经由第一信号线102和第二信号线104接收到的信号进行放大，并向信号线190输出经放大的信号。当接通开关SW1时，放大器110可以对经由第一信号线102和第二信号线104接收的共模电压进行放大，并向信号线190输出经放大的共模电压。当断开开关SW1时，放大器110可以将经由第一信号线102和第二信号线104接收的差分信号转换为单个信号，放大所述单个信号，并向信号线190输出经放大的单个信号。根据本公开实施例，放大器110可以包括差分转单端放大器。
经由第一端子100a将放大器110的输出提供给信号线190。
参考图4，第二芯片200包括ADC 220、缓冲器电路230和可变电流源240。
ADC 220通过将经由与信号线190相连的第二端子200a接收到的放大器100的输出与由参考电阻器R3产生的参考电压VREF进行比较，来输出数字信号N(参见图6)。参考电压VREF可以与从可变电流源240输出的电流量成正比。可以将从ADC 220输出的数字信号N提供给控制器210。
ADC 220可以响应于操作控制信号ACS进行操作。可以例如从控制器210提供操作控制信号ACS。然而，本公开的技术主旨不限于此，且除控制器210之外的其他电路也可以向ADC 220提供操作控制信号ACS。
电阻器R1和电容器C1布置在ADC 220和第二端子200a之间。电阻器R1被串联布置在ADC 220和第二端子200a之间，电容器C1的一个端子与ADC 220相连，另一端子与地相连。
电容器C3与参考电阻器R3并联连接，可变电流源240与参考电阻器R3串联连接。
根据本公开的实施例，ADC 220可以包括但不限于连续接近寄存器(SAR)ADC，所述SAR ADC对数据进行比较并通过重复执行模数转换来确定数字编码的位。
缓冲器电路230可以对由参考电阻器R3产生的参考电压VREF就进行缓冲，并向ADC220提供缓冲的参考电压VREF。
缓冲器电路230包括比较器232、晶体管T1和电阻器R2及电容器C2，其中比较器232的第一输入端与参考电阻器R3相连，第二输入端与ADC220相连，晶体管T1由比较器232的输出来进行选通控制，电阻器R2及电容器C2与比较器232的输入端子和输出端子相连。
可变电流源240可以根据从控制器210接收到的第二控制信号CS2，来调整输出电流量。具体地，当控制器210通过监视ADC 220的输出，将第一状态下的第二控制信号CS2提供给可变电流源240时，可变电流源240可以增加输出电流量。此外，当控制器210通过监视ADC 220的输出，将第二状态下的第二控制信号CS2提供给可变电流源240，可变电流源240可以减小输出电流的量。
下文将参考图5和6来详细描述本公开的半导体器件1的操作。
图5是示出了根据本公开实施例的半导体器件的操作的流程图。图6是示出了根据本公开实施例的半导体器件的操作的图。
参考图5，在步骤S100，闭合开关。例如，控制器210将第一状态下的第一控制信号CS1发送给开关SW1，从而将第一信号线102和第二信号线104相连，其中第一信号线102被提供正极性(+)的差分信号，第二信号线104被提供负极性(-)的差分信号。
因此，将具有共模电压的信号(例如，图1B中的R)提供给第一信号线102和第二信号线104。放大器110经由信号线190将该信号输出给第二芯片200。
返回参考图5，在步骤S110，设置从可变电流源输出的初始电流量。如图6所示，控制器210通过将第三状态下的第二控制信号CS发送给可变电流源240，来设置从可变电流源240输出的初始电流量。
在图5的步骤S120，运行ADC。参考图6，控制器210将操作控制信号ACS提供给ADC220。ADC 220通过将放大器110的输出与参考电压VR EF进行比较，来输出数字信号N，其中所述参考电压VREF是由参考电阻器R3根据从可变电流源240输出的初始电流量而产生的，且放大器110的输出被提供给信号线190。
返回参考图5，在步骤S130，读取ADC的输出，且在步骤S140，确定所读取的ADC的输出是否在预定范围内(即，大于或等于第一值K1且小于或等于第二值K2)。
如图6所示，控制器210确定数字信号N是否在预定范围内，其中所述数字信号N是通过将放大器的输出110h与参考电压VREF进行比较而产生的。也就是说，控制器210确定数字信号N是否大于或等于第一值K1且小于或等于第二值K2。
当从最小值到最大值依次排列数字信号N的潜在值时，第一值K1和第二值K2位于这些潜在值的中部。
例如，当数字信号N包括两位，且从最小值00到最大值11依次排列数字信号的潜在值时，即，按照00、01、10和11的顺序排列时，第一值K1可以是01，第二值K2可以是10。
在另一示例中，当数字信号N包括三位且从最小值000到最大值111依次排列数字信号的潜在值时，即，按照000、001、010、011、100、101、110和111的顺序排列时，第一值K1可以是011，第二值K2可以是100。
当ADC 220输出包括M位的数字信号N时(M是4或更大的自然数)，也可以如上所述地确定第一值K1和第二值K2。
返回参考图5，当读取的ADC的输出在预定范围外(即，小于第一值K1或大于第二值K2)时，在步骤S150，改变从可变电流源输出的电流量。
如图6所示，数字信号N小于第一值K1的情况对应于图1B的(a)。也就是说，尽管第一芯片100输出具有共模电压(例如，VDD1/2)的信号，然而第二芯片200不将所述信号诠释为共模电压(例如，VDD2/2)，而将所述信号诠释为低于共模电压(例如，VDD2/2)的电压。这种现象可能发生在由参考电阻器R3产生的参考电压VREF大于第一电源电压VDD1的情况下。
因此，控制器210通过将第二状态下的第二控制信号CS2提供给可变电流源240，来减小从可变电流源240输出的电流量。当减小从可变电流源240输出的电流量时，由参考电阻器R3产生的参考电压VREF的幅度减小。
数字信号N大于第二值K2的情况对应于图1B的(c)。也就是说，尽管第一芯片100输出具有共模电压(例如，VDD1/2)的信号，然而第二芯片200不将所述信号诠释为共模电压(例如，VDD2/2)，而将所述信号诠释为高于共模电压(例如，VDD2/2)的电压。这种现象可能发生在由参考电阻器R3产生的参考电压VREF小于第一电源电压VDD1的情况下。
因此，控制器210通过将第一状态下的第二控制信号CS2提供给可变电流源240，来增加从可变电流源240输出的电流量。当增加从可变电流源240输出的电流量时，由参考电阻器R3产生的参考电压VREF的幅度增大。
控制器210可以重复操作S110到S140，直到从ADC 220输出的数字信号N在第一值K1和第二值K2之间。
再次参考图5，当确定所读取的ADC的输出在预定范围内时，在步骤S160，执行模数转换。
如果从ADC 220输出的数字信号N大于或等于第一值K1且小于或等于第二值K2，作为重复操作S110到S150的结果，实现图1B的(b)的状态。也就是说，当第一芯片100输出具有共模电压(例如，VDD1/2)的信号，第二芯片200将所述信号诠释为共模电压(例如，VDD2/2)。
因此，第一芯片100可以通过单端接口(例如，信号线190)输出信号，且包括在第二芯片200中的ADC 200可以接收该信号并对该信号执行模数转换。
半导体器件1可以使用ADC 220来执行共模电压补偿，且可以通过减少第一芯片100和第二芯片200中每一个所包括的端子的数目，来减小半导体器件1的尺寸。
图7是示出了根据本公开实施例的半导体器件的框图。
参考图7，半导体器件2包括第一芯片100和第二芯片300。第一芯片100由第一电源电压VDD1驱动，第二芯片300由第二电源电压VDD2驱动。第一芯片100和第二芯片300彼此分离，如图7所示。
第一芯片100将差分信号转换为单个信号，并经由第一端子100a输出该单个信号。第二芯片200经由第二端子300a接收所述单个信号，并向ADC 320发送接收到的单个信号。也就是说，第一芯片100和第二芯片300使用单端接口，其中经由单个信号线来交换信号。
控制器310监视从ADC 320输出的数字信号N，且产生并输出用于第一芯片100和第二芯片300之间的共模电压补偿的控制信号。例如，第一控制信号CS1提供给第一芯片100，第二控制信号CS2用在第二芯片300中。
第二芯片300包括分压器340。分压器340包括固定电阻器RA和可变电阻器RB。固定电阻器RA的电阻值是固定的，可变电阻器RB的电阻值根据从控制器310输出的第二控制信号CS2而改变。
第二电源电压VDD2的一部分被提供给ADC 320作为参考电压(例如，图6中的VREF)，所述第二电源电压VDD2的一部分是根据固定电阻器RA的电阻值和可变电阻器RB的电阻值的比率向可变电阻器RB分配的部分。
图8是示出了根据本公开另一实施例的半导体器件的操作的流程图。
参考图8，在步骤S200，闭合开关，参考图5的步骤S100详细描述了该步骤。
在步骤S120，设置可变电阻器的初始电阻值。例如，控制器310通过向可变电阻器RB发送第三状态下的第二控制电压CS2，来设置可变电阻器RB的初始电阻值。
在步骤S220，运行ADC。例如，由控制器310控制ADC 320，以通过将第一芯片100的输出与根据可变电阻器RB的初始电阻值分配的参考电压进行比较，输出数字信号。
在步骤S230读取ADC的输出，并在步骤S240确定所读取的ADC的输出是否在预定范围内，以上结合图5的步骤S140详细描述了该过程。
当读取的ADC的输出在预定范围外时，在步骤S250，改变可变电阻器的电阻值。
如果从ADC 320输出的数字信号N小于第一值K1，则控制器310通过将第二状态下的第二控制信号CS2提供给可变电阻器RB来减小可变电阻器RB的电阻值。当减小可变电阻器RB的电阻值时，减小了向可变电阻器RB分配的电压的幅度。也就是说，减小了参考电压的幅度。
如果从ADC 320输出的数字信号N大于第二值K2，则控制器310通过将第一状态下的第二控制信号CS2提供给可变电阻器RB来增加可变电阻器RB的电阻值。当增加可变电阻器RB的电阻值时，增大了向可变电阻器RB分配的电压的幅度。也就是说，增大了参考电压的幅度。
控制器310重复操作S210到S240，直到从ADC 320输出的数字信号N大于或等于第一值K1且小于或等于第二值K2。
当确定所读取的ADC的输出在预定范围内时，在步骤S260，执行模数转换。
图9是示出了根据本公开另一实施例的半导体器件的框图。
参考图9，半导体器件3包括第一芯片400和第二芯片500。第一芯片400由第一电源电压VDD1驱动，第二芯片500由第二电源电压VDD2驱动。第一芯片400和第二芯片500彼此分离，如图9所示。
第一芯片400将差分信号转换为单个信号，并经由第一端子400a输出该单个信号。第二芯片200经由第二端子500a接收所述单个信号，并向ADC 520发送接收到的单个信号。也就是说，第一芯片400和第二芯片500使用单端接口，其中经由单个信号线来交换信号。
控制器510监视从ADC 520输出的数字信号N，且产生并输出用于第一芯片400和第二芯片500之间的共模电压补偿的控制信号。在图9的实施例中，第一控制信号CS1和第二控制信号CS2均从控制器510输出并被提供给第一芯片400。
具体地，第一控制信号CS1用于确定包括在第一芯片400中的开关SW-1的接通或断开，且第二控制信号CS2用于确定包括在第一芯片400中的放大器DSA的增益。
在图9中，控制器510布置在第二芯片500中，然而，控制器510也可以布置在第一芯片400中。
图10是示出了根据本公开另一实施例的半导体器件的操作的流程图。
参考图10，在步骤S300，闭合开关，参考图5的步骤S100详细描述了该步骤。
在步骤S320，设置放大器的初始增益。例如，控制器510通过向放大器DSA发送第三状态下的第二控制电压CS2，来设置放大器DSA的初始增益。
在步骤S320，运行ADC。例如，由控制器510控制ADC 520，以通过将第一芯片400的放大器DSA的输出与第二芯片500的参考电压(例如，图6中的VREF)进行比较，输出数字信号N。第二芯片500的参考电压可以小于或等于第二电源电压VDD2。
在步骤S330读取ADC的输出，并在步骤S340确定所读取的ADC的输出是否在预定范围内，以上结合图5的步骤S140详细描述了该过程。
当读取的ADC的输出在预定范围外时，在步骤S350，改变放大器的增益。
如果从ADC 520输出的数字信号N小于第一值K1，则控制器510通过将第二状态下的第二控制信号CS2提供给放大器DSA来增大放大器DSA的增益。当增大放大器的增益时，增大了从ADC 520输出的数字信号N的值。
如果从ADC 520输出的数字信号N大于第二值K2，则控制器510通过将第一状态下的第二控制信号CS2提供给放大器DSA来减小放大器DSA的增益。当减小放大器DSA的增益时，减小了从ADC 520输出的数字信号N的值。
控制器510重复操作S310到S340，直到从ADC 320输出的数字信号N大于或等于第一值K1且小于或等于第二值K2。
当确定所读取的ADC的输出在预定范围内时，在步骤S360，执行模数转换。
尽管已经参照本公开的一些实施例示出并描述了本公开，但是本领域技术人员将理解，在不背离如由所附的权利要求所限定的本公开的精神和范围的前提下，可以进行形式和细节的各种改变。

Claims (20)

1.一种半导体器件，包括：
第一芯片，通过将第一信号线和第二信号线连接来产生单个信号，并将所述单个信号输出到第三信号线，其中第一信号线和第二信号线被分别提供有差分信号，其中所述第一芯片由第一电源电压驱动；
第二芯片，包括模数转换器ADC，其中所述模数转换器经由第三信号线接收所述单个信号，将所述单个信号与参考电压进行比较，并基于所述比较输出数字信号；以及
控制器，监视所述数字信号并将参考电压调整为近似等同于第一电源电压。
2.根据权利要求1所述的半导体器件，其中所述第二芯片还包括可变电流源，所述参考电压与从所述可变电流源输出的电流量成正比，且所述控制器基于对所述数字信号的监视来调整从所述可变电流源输出的电流量。
3.根据权利要求1所述的半导体器件，其中所述第二芯片还包括分压器，所述分压器包括可变电阻器，从第二电源电压向所述可变电阻器施加所述参考电压，且所述控制器基于对所述数字信号的监视来调整所述可变电阻器的电阻值。
4.根据权利要求1所述的半导体器件，其中所述控制器布置在所述第二芯片中。
5.根据权利要求4所述的半导体器件，其中所述第一芯片包括响应于第一控制信号将第一信号线和第二信号线连接的开关，且所述控制器将第一控制信号提供给所述开关，并使用与第一控制信号不同的第二控制信号来调整所述参考电压。
6.根据权利要求5所述的半导体器件，其中所述控制器将所述参考电压设置为第一电压，闭合所述开关，且当数字信号在预定范围外时将所述参考电压设置为与第一电压不同的第二电压。
7.根据权利要求1所述的半导体器件，其中所述第一芯片包括接收模拟无线电信号的射频RF芯片，且第二芯片包括将模拟无线电信号转换为数字信号的ADC芯片。
8.根据权利要求1所述的半导体器件，其中所述单个信号包括差分信号的共模电压。
9.一种半导体器件，包括：
共模电压产生器，接收差分信号并根据差分信号输出共模电压；
ADC，从共模电压产生器接收共模电压，将共模电压与参考电压进行比较，并基于所述比较输出数字信号；以及
控制器，监视所述数字信号，并基于所述数字信号调整参考信号和共模电压中的至少一个。
10.根据权利要求9所述的半导体器件，其中所述共模电压产生器包括对共模电压进行放大的放大器，且所述控制器基于对所述数字信号的监视来调整所述放大器的增益。
11.根据权利要求9所述的半导体器件，其中共模电压产生器、ADC和控制器中的两个或更多个位于相同芯片中。
12.根据权利要求9所述的半导体器件，其中所述控制器在共模电压产生器输出共模电压之前将参考电压设置为第一电压，并且当数字信号在预定范围外时将参考电压设置为第二电压，其中所述数字信号作为共模电压和第一电压的比较结果而输出。
13.根据权利要求9所述的半导体器件，其中共模电压产生器布置在第一芯片中，且ADC布置在与第一芯片分离的第二芯片中。
14.根据权利要求13所述的半导体器件，其中通过使用向第一芯片提供的第一电源电压来形成所述共模电压，且通过使用向第二芯片提供的第二电源电压来形成所述参考电压。
15.根据权利要求9所述的半导体器件，其中共模电压产生器包括第一信号线、第二信号线以及开关，所述第一信号线和所述第二信号线被分别提供有差分信号，且所述开关由所述控制器来控制以将第一信号线和第二信号线连接。
16.一种半导体器件，包括：
第一芯片，根据差分信号产生单个信号并输出所述单个信号；
第二芯片，接收所述单个信号，基于所述单个信号与参考电压的比较来产生数字信号，确定所述数字信号是否在预定范围内，当所述数字信号在预定范围外时调整所述参考电压，且当所述数字信号在所述预定范围内时执行模数转换操作。
17.根据权利要求16所述的半导体器件，其中第二芯片调整所述参考电压，使得所述数字信号在所述预定范围内。
18.根据权利要求16所述的半导体器件，其中所述预定范围是处于所述数字信号的潜在值的中部的范围。
19.根据权利要求16所述的半导体器件，其中第二芯片包括端子、模数转换器ADC和控制器。
20.根据权利要求19所述的半导体器件，其中第一芯片包括开关，其中所述开关由所述控制器控制以将差分信号的相应线连接或断开。
CN201610570989.9A 2015-07-22 2016-07-19 使用模数转换器执行共模电压补偿的半导体器件 Active CN106374924B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20150103869 2015-07-22
KR10-2015-0103869 2015-07-22
KR1020150131414A KR20170011939A (ko) 2015-07-22 2015-09-17 아날로그 디지털 컨버터를 이용하여 공통모드 전압 보상을 수행하는 반도체 장치
KR10-2015-0131414 2015-09-17

Publications (2)

Publication Number Publication Date
CN106374924A CN106374924A (zh) 2017-02-01
CN106374924B true CN106374924B (zh) 2021-05-25

Family

ID=57837940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610570989.9A Active CN106374924B (zh) 2015-07-22 2016-07-19 使用模数转换器执行共模电压补偿的半导体器件

Country Status (2)

Country Link
US (1) US9853652B2 (zh)
CN (1) CN106374924B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10009036B2 (en) * 2016-09-09 2018-06-26 Samsung Electronics Co., Ltd System and method of calibrating input signal to successive approximation register (SAR) analog-to-digital converter (ADC) in ADC-assisted time-to-digital converter (TDC)
US11908517B2 (en) * 2021-10-25 2024-02-20 Nanya Technology Corporation Memory device and method for operating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101048938A (zh) * 2004-10-21 2007-10-03 模拟设备股份有限公司 连续时间∑－△模数转换器的输入共模电压反馈电路
US7973649B2 (en) * 2002-09-10 2011-07-05 Lojack Operating Company Lp Method of an apparatus for sensing the unauthorized movement of vehicles and the like and generating an alarm or warning of vehicle theft
EP2662983A1 (en) * 2012-05-09 2013-11-13 Nxp B.V. Analogue-to-digital converter
CN104685790A (zh) * 2012-08-31 2015-06-03 德克萨斯仪器股份有限公司 用于减小流水线型adc的面积和功率的电路和方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980021417A (ko) * 1996-09-16 1998-06-25 김광호 아날로그 디지탈(a d)변환장치
EP0866561A1 (fr) 1997-03-18 1998-09-23 Koninklijke Philips Electronics N.V. Dispositif de conversion analogique/numérique muni d'un agencement de calibration.
JP3597812B2 (ja) * 2001-11-21 2004-12-08 株式会社半導体理工学研究センター 擬似差動増幅回路及び擬似差動増幅回路を使用したａ／ｄ変換器
JP2005086108A (ja) * 2003-09-10 2005-03-31 Renesas Technology Corp 半導体集積回路
DE102004005793A1 (de) * 2004-02-06 2005-08-25 Daimlerchrysler Ag Steuergerät mit Signalwandler
CN101080871A (zh) * 2004-12-17 2007-11-28 松下电器产业株式会社 增益可变的模拟数字变换器及其增益调整方法和系统
US8094056B2 (en) 2006-02-02 2012-01-10 Clariphy Communications, Inc. Analog-to-digital converter
JP2008017300A (ja) * 2006-07-07 2008-01-24 Nec Electronics Corp 半導体集積回路装置および入力回路
JP4497213B2 (ja) * 2008-02-21 2010-07-07 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4564559B2 (ja) * 2008-10-20 2010-10-20 株式会社半導体理工学研究センター 差分増幅回路とそれを用いたａｄ変換装置
US7940199B2 (en) 2008-11-25 2011-05-10 Mediatek Inc. Method for calibrating analog-to-digital converting circuits
JP2010199798A (ja) * 2009-02-24 2010-09-09 Renesas Electronics Corp アナログデジタル変換回路
US8421541B2 (en) 2009-06-27 2013-04-16 Qualcomm Incorporated RF single-ended to differential converter
US8417202B1 (en) 2009-09-03 2013-04-09 Marvell International Ltd. Circuits, architectures, apparatuses, systems, algorithms, methods and software for on-chip gain calibration
CN101882929B (zh) * 2010-06-30 2012-12-05 中国电子科技集团公司第五十八研究所 流水线模数转换器输入共模电压偏移补偿电路
TW201218644A (en) * 2010-10-26 2012-05-01 Ping-Ying Wang Voltage converter
GB201102562D0 (en) 2011-02-14 2011-03-30 Nordic Semiconductor Asa Analogue-to-digital converter
US8537912B2 (en) * 2011-02-24 2013-09-17 Futurewei Technologies, Inc. Extremely high speed broadband access over copper pairs
US9059779B2 (en) * 2012-11-27 2015-06-16 Aviacomm Inc. Serial digital interface between an RF transceiver and a baseband chip
WO2014122645A1 (en) * 2013-02-06 2014-08-14 Microsemi Corp. - Analog Mixed Signal Group, Ltd. Multiplexed sigma delta modulator
KR101919635B1 (ko) * 2014-02-24 2018-11-19 매그나칩 반도체 유한회사 적분형 아날로그-디지털 변환기
US9148169B2 (en) * 2014-02-25 2015-09-29 Freescale Semiconductor, Inc. Multiple bit sigma-delta modulator with a common mode compensated quantizer
US9397680B2 (en) * 2014-10-31 2016-07-19 eTopus Technology Inc. Receiver with adjustable reference voltages
EP3059867B1 (en) * 2015-02-19 2020-07-08 Stichting IMEC Nederland Circuit and method for dac mismatch error detection and correction in an adc

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973649B2 (en) * 2002-09-10 2011-07-05 Lojack Operating Company Lp Method of an apparatus for sensing the unauthorized movement of vehicles and the like and generating an alarm or warning of vehicle theft
CN101048938A (zh) * 2004-10-21 2007-10-03 模拟设备股份有限公司 连续时间∑－△模数转换器的输入共模电压反馈电路
EP2662983A1 (en) * 2012-05-09 2013-11-13 Nxp B.V. Analogue-to-digital converter
CN104685790A (zh) * 2012-08-31 2015-06-03 德克萨斯仪器股份有限公司 用于减小流水线型adc的面积和功率的电路和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A 0.039 mm^2 Inverter-Based 1.82 mW 68.6 dB-SNDR 10 MHz-BW CT-Sigma\Delta-ADC in 65 nm CMOS Using Power- and Area-Efficient Design Techniques;Sebastian Zeller 等;《IEEE Journal of Solid-State Circuits》;20140610;第49卷(第7期);第1548-1560页 *

Also Published As

Publication number Publication date
US20170026051A1 (en) 2017-01-26
US9853652B2 (en) 2017-12-26
CN106374924A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
JP7414412B2 (ja) 動的に出力電圧を変更するスイッチングレギュレータ、及び、それを含む電源回路
US9577664B2 (en) Efficient processing and detection of balanced codes
US8766719B2 (en) Digitally-controlled power amplifier with bandpass filtering/transient waveform control and related digitally-controlled power amplifier cell
US20100066450A1 (en) High-Speed Low-Power Differential Receiver
US9184763B2 (en) Capacitive digital to analog converter
JP2006303744A (ja) 高周波電力増幅装置
CN106374924B (zh) 使用模数转换器执行共模电压补偿的半导体器件
JP2018198391A (ja) 電気伝送ケーブルモジュールおよび伝送損失補償回路
CN115754457A (zh) 一种功率放大器的功率检测电路
US8340576B2 (en) Electronic circuit for communicating through capacitive coupling
CN1893264B (zh) 一种自偏压信号限幅器及其限幅方法
JP6358267B2 (ja) 積分器、デルタシグマ変調器および通信装置
TW201742372A (zh) 功率放大電路
CN101399545A (zh) 低功率缓冲电路
US8618837B2 (en) Multi-stage digitally-controlled power amplifier
KR20180038286A (ko) 송신 장치 및 이를 포함하는 시스템
US10425101B1 (en) Biphase mark coding transceiver
US20220385314A1 (en) Power amplifier circuit, radio frequency circuit, communication device, radio frequency module, and amplification method
US11638830B2 (en) Voltage converter for medical devices
US11642538B2 (en) Voltage converting device
CN110739918A (zh) 一种射频放大器
CN101615891A (zh) 射频功率放大器电路、功率控制芯片及射频功率放大方法
KR101762923B1 (ko) 오디오 장치 및 오디오 출력 포트
KR20170011939A (ko) 아날로그 디지털 컨버터를 이용하여 공통모드 전압 보상을 수행하는 반도체 장치
CN110858761A (zh) 用于检测信号损失的多路复用积分放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant